CN116435352B - 一种功率器件原胞结构、功率器件及其制备方法 - Google Patents

一种功率器件原胞结构、功率器件及其制备方法 Download PDF

Info

Publication number
CN116435352B
CN116435352B CN202310576995.5A CN202310576995A CN116435352B CN 116435352 B CN116435352 B CN 116435352B CN 202310576995 A CN202310576995 A CN 202310576995A CN 116435352 B CN116435352 B CN 116435352B
Authority
CN
China
Prior art keywords
gate
grooves
power device
grid
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310576995.5A
Other languages
English (en)
Other versions
CN116435352A (zh
Inventor
吴振兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Beiyinkai Microelectronics Co ltd
Original Assignee
Beijing Beiyinkai Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Beiyinkai Microelectronics Co ltd filed Critical Beijing Beiyinkai Microelectronics Co ltd
Priority to CN202310576995.5A priority Critical patent/CN116435352B/zh
Publication of CN116435352A publication Critical patent/CN116435352A/zh
Application granted granted Critical
Publication of CN116435352B publication Critical patent/CN116435352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种功率器件原胞结构、功率器件及其制备方法，其中功率器件原胞结构包括：若干个栅极沟槽及栅极沟槽分别对应的栅极；栅极沟槽包括：并列设置且互相独立的若干个第一沟槽和若干个第二沟槽；第一沟槽与栅极汇流条连接，第二沟槽两端浮空设置；栅极包括：与第一沟槽相对应的第一栅极、与第二沟槽相对应的第二栅极。通过采用假栅极结构将原胞区的Trench间互相独立开来，使Trench的栅极氧化层产生浮空效果，不计入在Cge内，也不计入在Cies内，进一步大幅降低输入电容，此外，还可以通过调节假栅极的数量来调节输入电容和反馈电容。

Description

一种功率器件原胞结构、功率器件及其制备方法
技术领域
本发明涉及功率器件制造技术领域，特别涉及一种功率器件原胞结构、功率器件及其制备方法。
背景技术
如图1所示，主流IGBT和MOSFET等功率器件的正面原胞结构大都已经采用槽栅型原胞结构，因为槽栅型原胞结构的功率器件相比早期的平面型(Planar)原胞结构，具有垂直于芯片表面的纵向沟道，能够大幅提高芯片的电流密度。
在IGBT和MOSFET的制备过程中会使芯片内部产生氧化层和PN结，它们的存在使芯片内部产生了寄生电容。如图2所示，IGBT三个电极间产生的寄生电容分别用Cgc、Cge和Cce来表示。根据IGBT在工作时的电特性，又将IGBT电容定义为输入电容：Cies＝Cgc+Cge；反馈电容(米勒电容)：Cres＝Cgc；输出电容：Coes＝Cgc+Cce。
如图3所示，IGBT开启的过程大致分为如下四个阶段：1、栅极Gate接收到电压信号后，开始通过Cge给栅极充电，使得栅极电压Vg很快提升到IGBT的阈值电压Vth,也就是IGBT的沟道开启；2、栅极继续对Cgc和Cge充电，沟道持续打开，IGBT的ce电流迅速增加，达到最大负载电流IC，Vg继续提高，此时Vg达到弥勒电压；3、Vg达到弥勒电压后，栅极继续对Cgc充电，Vce电压持续升高，此时弥勒电压值会保持不变一段时间，被称作弥勒平台，此时往往会有较大dV/dt产生；4、当Vce达到母线电压VCC后，栅极继续对Cge充电，Vge逐渐提升到信号电压。
IGBT的原胞设计方式对以栅极电容的数值影响较大，氧化层的面积、PN结的浓度深度等都会对寄生电容造成影响。不同的设计方式下，可能IGBT寄生电容参数差异较大，影响IGBT的开关速度、开关损耗、驱动电路的驱动功率、驱动电路的设计方式等因素。
目前，主流的技术是通过假栅极的原胞结构来调节栅极电容。如图4所示，多根Trench通过多晶硅相连接，形成一个实际原胞结构。该原胞的中间部分Trench边上没有有源区注入，也不开孔，实际上不导通。只在两侧有源区注入且形成导电沟道。上述结构对Cies调节作用有限，但是对于调节反馈电容的作用比较显著，Cres＝Cgc，是由栅极底部氧化层电容和原胞内部P阱区与N-衬底形成的耗尽层电容串联组成的。在高Vce值的情况下，耗尽层电容值远小于氧化层电容，此时反馈电容基本由耗尽层电容决定。上述原胞结构在高Vce的情况下，只有左右两侧有源区会形成耗尽层，提供器件耐压。中间的假栅极区域不参与耗尽，因此从芯片全局的角度看，Cres能够显著得到改善。
现有技术虽能改善反馈电容，但是对于输入电容基本没有改善作用。由于输入电容是有栅极到发射极的电容并联总和，实际上基本等于薄薄的栅氧化层电容。由于假栅极虽然没有可开启沟道，但是它们也都连接了栅极电位，所以Cge会比较大，换言之输入电容Cies会比较大。也就是说，如果随着芯片面积的加大或者原胞密度的提高，IGBT开启往往需要很强的驱动电流才能使芯片较快的达到阈值电压以及后续的开启。如IGBT栅极接收到开启信号后电压变化可以用下式表示：
从上式可见，Cge越大，则Vge上升速度越慢。
发明内容
本发明实施例的目的是提供一种功率器件原胞结构、功率器件及其制备方法，通过采用假栅极结构将原胞区的Trench间互相独立开来，使Trench的栅极氧化层产生浮空效果，不计入在Cge内，也不计入在Cies内，进一步大幅降低输入电容，此外，还可以通过调节假栅极的数量来调节输入电容和反馈电容。
为解决上述技术问题，本发明实施例的第一方面提供了一种功率器件原胞结构，包括：若干个栅极沟槽及所述栅极沟槽分别对应的栅极；
所述栅极沟槽包括：并列设置且互相独立的若干个第一沟槽和若干个第二沟槽；
所述第一沟槽与栅极汇流条连接，所述第二沟槽两端浮空设置；
所述栅极包括：与所述第一沟槽相对应的第一栅极、与所述第二沟槽相对应的第二栅极。
进一步地，所述第一沟槽为第一预设长度，所述第二沟槽为第二预设长度；
所述第一预设长度和所述第二预设长度的长度差为预设数值。
进一步地，两个所述第一沟槽之间设有至少两个所述第二沟槽；
所述功率器件的输入电容值Ci和反馈电容值Cr与两个所述第一沟槽之间的所述第二沟槽的数量负相关；
所述输入电容值Ci的计算公式为：
Ci＝A·Cu；
其中，A为芯片的面积因子，Cu为芯片原胞区并联连接的每个重复单元的总输入电容值；
Cu＝Ci1+nCi2；
Ci＝(Ci1+nCi2)·[A/(1+n)]；
其中，Ci1为所述第一沟槽的输入电容值，Ci2为所述第二沟槽的输入电容值，n为所述第二沟槽的数量；
所述反馈电容值Cr的计算公式为：
Cr＝(Cr1+nCr2)·[A/(1+n)]；
其中，Cr为所述芯片的反馈电容值，Cr1为所述第一沟槽的反馈电容值，Cr2为所述第二沟槽的反馈电容值。
进一步地，所述第二沟槽两端通过通孔与有源区的多晶硅层连接，所述有源区的多晶硅层通过通孔与功率器件的有源区发射机连接。
相应地，本发明实施例的第二方面提供了一种功率器件，为包括上述功率器件原胞结构的IGBT或MOSFET。
相应地，本发明实施例的第三方面提供了一种功率器件制备方法，其特征在于，用于制造上述功率器件，包括如下步骤：
在硅表面刻蚀得到若干条平行设置的沟槽，所述沟槽包括并列设置且互相独立的若干个第一沟槽和若干个第二沟槽，所述第二沟槽与所述第一沟槽的水平方向的长度差为预设数值；
通过氧化工艺在所述沟槽和所述硅表面形成第一氧化层，得到栅氧化层；
在所述栅氧化层上淀积多晶硅材料，并填充所述第一沟槽和第二沟槽，得到第一栅极和第二栅极；
对所述多晶硅材料进行刻蚀，得到功率器件源级区域的插指形栅极汇流条，所述插指形栅极汇流条与若干个所述第一栅极沟槽连接，并汇流至栅极PAD；
在所述第一栅极和所述第二栅极的顶部淀积第二氧化层，对所述第一栅极和所述第二栅极进行覆盖保护；
在所述第一栅极和所述源极区域设置通孔；
在所述第二氧化层顶部淀积第一金属层，通过所述通孔分别与所述栅极区和所述源极区连接；
对所述第一金属层进行刻蚀，得到所述功率器件中电气隔离的栅极和源极。
进一步地，所述多晶硅材料为低阻高掺杂多晶硅材料。
进一步地，所述在所述第二氧化层顶部淀积第一金属层，包括：
采用溅射方式或蒸镀方式在所述第二氧化层顶部淀积所述第一金属层。
相应地，本发明实施例的第四方面提供了一种功率器件，为包括上述原胞结构的IGBT或MOSFET。
相应地，本发明实施例的第五方面提供了一种功率器件制备方法，用于制备上述功率器件，包括如下步骤：
在硅表面刻蚀得到若干条平行设置的沟槽，所述沟槽包括并列设置且互相独立的若干个第一沟槽和若干个第二沟槽，所述第二沟槽与所述第一沟槽的水平方向的长度差为预设数值；
通过氧化工艺在所述沟槽和所述硅表面形成第一氧化层，得到栅氧化层；
在所述栅氧化层上淀积多晶硅材料，并填充所述第一沟槽和第二沟槽，得到第一栅极和第二栅极；
对所述多晶硅材料进行刻蚀，得到功率器件源级区域的插指形栅极汇流条，所述插指形栅极汇流条与若干个所述第一栅极沟槽连接，并汇流至栅极PAD；
所述若干个第二栅极与多晶硅短接区连接，所述多晶硅短接区位于发射极区域中并通过刻蚀工艺与多晶硅汇流条断开连接；
在所述第一栅极和所述第二栅极的顶部淀积第二氧化层，对所述第一栅极和所述第二栅极进行覆盖保护；
在所述第一栅极和所述源极区域设置通孔；
以溅射或蒸镀方式在所述第二氧化层顶部淀积第一金属层，通过所述通孔分别与所述栅极区和所述源极区连接；
对所述第一金属层进行刻蚀，得到所述功率器件中电气隔离的栅极和源极。
本发明实施例的上述技术方案具有如下有益的技术效果：
通过采用假栅极结构将原胞区的Trench间互相独立开来，使Trench的栅极氧化层产生浮空效果，不计入在Cge内，也不计入在Cies内，进一步大幅降低输入电容，此外，还可以通过调节假栅极的数量来调节输入电容和反馈电容。
附图说明
图1是现有的功率器件栅槽型原胞结构版示意图；
图2是现有的IGBT寄生电容示意图一；
图3是现有的IGBT寄生电容示意图二；
图4是现有的原胞结构示意图；
图5是本发明实施例提供的功率器件原胞结构示意图一；
图6是本发明实施例提供的功率器件原胞结构示意图二；
图7是本发明实施例提供的浮空型假栅极版图示意图；
图8是本发明实施例提供的短接到源极的假栅极版图示意图一；
图9是本发明实施例提供的短接到源极的假栅极版图示意图二。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
请参照图5，本发明实施例的第一方面提供了一种功率器件原胞结构，包括：若干个栅极沟槽及栅极沟槽分别对应的栅极；栅极沟槽包括：并列设置且互相独立的若干个第一沟槽和若干个第二沟槽；第一沟槽与栅极汇流条连接，第二沟槽两端浮空设置；栅极包括：与第一沟槽相对应的第一栅极、与第二沟槽相对应的第二栅极。
本发明提供了一种新型的假栅极原胞结构，以及其版图实现方式和工艺实现方法，使其在现有技术调节反馈电容Cgc的基础上同时能够调节电容Cge。从原胞结构上，本发明将原胞区的Trench间互相独立开来，这样能够减小一部分平铺在芯片表面的薄栅氧化层产生的Cge；虽然表面依然有一层厚氧化层存在，但是由于氧化层厚度远大于栅极氧化层厚度，厚氧化层产生的电容几乎可忽略。不将假栅极连接至栅极G，可以将假栅极浮空，或者与发射极E相连，都能够使该根Trench的栅极氧化层产生浮空效果，不计入在Cge内，也不计入在Cies内，进一步大幅降低输入电容。从反馈电容方面看，由于假栅极两侧不存在有源区注入与开孔，同样P+层不参与耐压耗尽，同样能够降低和调节Cres。
进一步地，第一沟槽为第一预设长度，第二沟槽为第二预设长度；第一预设长度和第二预设长度的长度差为预设数值。
进一步地，请参照图6，两个第一沟槽之间设有至少两个第二沟槽；功率器件的输入电容值和反馈电容值与两个第一沟槽之间的第二沟槽的数量负相关。
以芯片的输入电容Ci为例，由于芯片的原胞区由无数个重复单元并联组成，所以芯片的输入电容Ci与每个重复单元Cu存在如下关系，Ci＝A·Cu；其中A为该芯片的面积因子。由于每个单元由一个第一沟槽和若干个(n个)第二沟槽组成，Cu＝Ci1+nCi2,那么芯片的输入电容与第一沟槽和第二沟槽的容值和数量的关系如下：
Ci＝(Ci1+nCi2)·[A/(1+n)]；
其中，A为芯片的面积因子，Cu为芯片原胞区并联连接的每个重复单元的总输入电容值，Ci1为所述第一沟槽的输入电容值，Ci2为所述第二沟槽的输入电容值，n为所述第二沟槽的数量。
当第二沟槽用工艺手段与发射极短接后，C2几乎为0可以忽略，上式变为：
Ci＝C1·[A/(1+n)]。
此外，反馈电容值Cr的计算公式为：
Cr＝(Cr1+nCr2)·[A/(1+n)]；
其中，Cr为芯片的反馈电容值，Cr1为第一沟槽的反馈电容值，Cr2为第二沟槽的反馈电容值。
由上得出：功率器件的输入电容值Ci和反馈电容值Cr与两个第一沟槽之间的第二沟槽的数量负相关的结论。
此外，还可以根据设计需求增加假栅极的数量，假栅极浮空或者连接到发射极上，调节假栅极与栅极的比例，进而调节IGBT的输入电容和反馈电容，上述内容同样能够得出反馈电容值与第二沟槽数量成负相关的关系。
相应地，本发明实施例的第二方面提供了一种功率器件，为包括上述功率器件原胞结构的IGBT或MOSFET。
具体的，IGBT器件有三个电极：栅极G、发射极和集电极C；其中，栅极和发射极通过正面工艺形成，集电极通过背面工艺形成。MOSFET有三个电极：栅极G、源极S和漏极D。与IGBT的正面结构基本一致，电极名称叫法稍有差别。本发明适用IGBT和MOSFET，所以称源极S或发射极E都合适。
相应地，本发明实施例的第三方面提供了一种功率器件制备方法，其特征在于，用于制造上述功率器件，包括如下步骤：
步骤S110，在硅表面刻蚀得到若干条平行设置的沟槽，沟槽包括并列设置且互相独立的若干个第一沟槽和若干个第二沟槽，第二沟槽与第一沟槽的水平方向的长度差为预设数值。
步骤S120，通过氧化工艺在沟槽和硅表面形成第一氧化层，得到栅氧化层。
步骤S130，在栅氧化层上淀积多晶硅材料，并填充第一沟槽和第二沟槽，得到第一栅极和第二栅极。
步骤S140，对多晶硅材料进行刻蚀，得到功率器件源级区域的插指形栅极汇流条，插指形栅极汇流条与若干个第一栅极沟槽连接，并汇流至栅极PAD。
步骤S150，在第一栅极和第二栅极的顶部淀积第二氧化层，对第一栅极和第二栅极进行覆盖保护。
步骤S160，在第一栅极和源极区域设置通孔。
步骤S170，在第二氧化层顶部淀积第一金属层，通过通孔分别与栅极区和源极区连接。
步骤S180，对第一金属层进行刻蚀，得到功率器件中电气隔离的栅极和源极。
请参照图7，上述功率器件的制备方法可以得到浮空型假栅极版图，栅极Trench与芯片内的栅极汇流条相连，汇流条可以是多晶硅，也可以是金属层，具体采用相应的工艺实现。部分沟槽没有与栅极相连，也没有与有源区内的发射极相连，也就是说没有接任何电位，是浮空的。浮空的假栅极由氧化层覆盖隔离，假栅极虽然由氧化层包围，但是该电容不计入Cge.假栅极内无导通原胞，不参与耐压耗尽，所以Ccg根据假栅极所占面积的比例确定。真栅极与浮空假栅极的数量比例根据设计需求确定，以此达到调节输入电容和反馈电容的目的。
进一步地，多晶硅材料为低阻高掺杂多晶硅材料。
进一步地，步骤S170，在第二氧化层顶部淀积第一金属层，包括：
步骤S171，采用溅射方式或蒸镀方式在第二氧化层顶部淀积第一金属层。
此外，本发明实施例第一方面中的功率器件原胞结构中，第二沟槽两端还可以通过通孔与有源区的多晶硅层连接，有源区的多晶硅层通过通孔与功率器件的有源区发射机连接。
相应地，本发明实施例的第四方面还提供了一种功率器件，为包括上述功率器件原胞结构的IGBT或MOSFET。
相应地，本发明实施例的第五方面提供了一种功率器件制备方法，用于制备上述功率器件，包括如下步骤：
步骤S210，在硅表面刻蚀得到若干条平行设置的沟槽，沟槽包括并列设置且互相独立的若干个第一沟槽和若干个第二沟槽，第二沟槽与第一沟槽的水平方向的长度差为预设数值。
步骤S220，通过氧化工艺在沟槽和硅表面形成第一氧化层，得到栅氧化层。
步骤S230，在栅氧化层上淀积多晶硅材料，并填充第一沟槽和第二沟槽，得到第一栅极和第二栅极。
步骤S240，对多晶硅材料进行刻蚀，得到功率器件源级区域的插指形栅极汇流条，插指形栅极汇流条与若干个第一栅极沟槽连接，并汇流至栅极PAD。
步骤S250，若干个第二栅极与多晶硅短接区连接，多晶硅短接区位于发射极区域中并通过刻蚀工艺与多晶硅汇流条断开连接。
具体的，每个重复原胞单元里包含的若干个所述第二栅极，不与栅极汇流条相连，而是连接至一个多晶硅短接区；该短接区位于发射极区域并与多晶硅汇流条通过同一个刻蚀工艺断开；在后续氧化工艺后，通过在短接区上刻蚀金属通孔，使得第二栅极通过多晶硅短接区与发射极金属相连。
步骤S260，在第一栅极和第二栅极的顶部淀积第二氧化层，对第一栅极和第二栅极进行覆盖保护。
步骤S270，在第一栅极和源极区域设置通孔。
步骤S280，以溅射或蒸镀方式在第二氧化层顶部淀积第一金属层，通过通孔分别与栅极区和源极区连接。
步骤S290，对第一金属层进行刻蚀，得到功率器件中电气隔离的栅极和源极。
请参照图8和图9，上述功率器件的制备方法可以得到接源极型假栅极版图，适用于多晶硅汇流条的芯片制备工艺。芯片上的栅极Trench连接到由多晶硅层形成的汇流条(黄色)；多晶硅汇流条上存在氧化层，需开通孔(深蓝色)，使得多晶硅汇流条与表面金属层相连。部分假栅极Trench没有连接到汇流条，而是连接到有源区内的多晶硅层，多晶硅表面的氧化层上开通孔，直接连到IGBT的有源区发射极。
假栅极接到发射极后，在IGBT开通的过程中，栅极不会接源极的假栅充电，因此，这些假栅极不会对Cge产生贡献。同样，假栅极内无导通原胞，不参与耐压耗尽，所以对Ccg也没有贡献。通过调节真栅极与接源极的假栅极的数量比例，亦可以达到调节输入电容和反馈电容的目的。
其中，Trench为沟槽，沟槽栅结构的IGBT和MOSFET等通过在衬底表面刻蚀出梳齿状沟槽，来形成正面原胞结构和纵向导电沟道。
本申请技术方案利用假栅极将若干跟Trench连接在一起，改成独立Trench结构，减少了平铺在芯片表面的多晶硅下面的栅极氧化层对寄生电容Cge的影响；并进一步地通过两种假栅极结构，均可同时实现降低寄生电容Cge和Cgc的目的，达到调节输入电容和反馈电容的作用。
较小的输入电容可以提高IGBT的开关速度，同时可以降低驱动电流的大小，使得对驱动芯片和驱动电路的依赖降低。较小的反馈电容使得IGBT可以应对开通过程中较大的dv/dt，同样可以降低对驱动电路的依赖性，比如在较大dv/dt环境下为了降低IGBT的误导通，往往需要复杂的-8V/+15V的负压驱动电路，而调节良好的Cgc与Cge值与比例可以使用简单的0V/+15V驱动电路即可。
此外，调节真栅极与假栅极的数量与比例可以调节输入电容和反馈电容与芯片动静态参数之间的关系，在IGBT设计过程中提供了很大的灵活性。
上述假栅极可以浮空、可以接发射极、也可以与真栅极同时存在，结构设计也很灵活，并且提出了对应的可调节寄生电容的版图设计方式：浮空型假栅极的版图、接集电极的假栅极版图。
本发明实施例旨在保护一种功率器件原胞结构、功率器件及其制备方法，其中功率器件原胞结构包括：若干个栅极沟槽及栅极沟槽分别对应的栅极；栅极沟槽包括：并列设置且互相独立的若干个第一沟槽和若干个第二沟槽；第一沟槽与栅极汇流条连接，第二沟槽两端浮空设置；栅极包括：与第一沟槽相对应的第一栅极、与第二沟槽相对应的第二栅极。上述技术方案具备如下效果：
(1)将现有假栅极技术由若干根Trench连体在一起，改成独立Trench的结构，这样能够减少平铺在芯片表面的多晶硅层下面的栅极氧化层对Cge的贡献；
(2)提出两种假栅极方式(浮空或接发射极)，均能够同时降低Cge和Cgc,以达到调节输入电容和反馈电容的作用；
(3)通过调节真栅极与假栅极的数量与比例可以调节输入电容和反馈电容与芯片动静态参数之间的关系，在IGBT设计过程中提供很大的灵活性；
(4)假栅极设置方式可以浮空或接发射极，也可以与真栅极同时存在，结构设计更加灵活；
(5)对应两种可调节寄生电容的版图设计方式：浮空型假栅极的版图、接集电极的假栅极版图，还对应提出了真栅极、浮空型假栅极、接集电极的假栅极三种同时存在的情况。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。

Claims (9)

1.一种功率器件原胞结构，其特征在于，包括：若干个栅极沟槽及所述栅极沟槽分别对应的栅极；
所述栅极沟槽包括：并列设置且互相独立的若干个第一沟槽和若干个第二沟槽；
所述第一沟槽与栅极汇流条连接，所述第二沟槽两端浮空设置；
所述栅极包括：与所述第一沟槽相对应的第一栅极、与所述第二沟槽相对应的第二栅极；
两个所述第一沟槽之间设有至少两个所述第二沟槽；
所述功率器件的输入电容值Ci和反馈电容值Cr与两个所述第一沟槽之间的所述第二沟槽的数量负相关；
所述输入电容值Ci的计算公式为：
Ci＝A·Cu；
其中，A为芯片的面积因子，Cu为芯片原胞区并联连接的每个重复单元的总输入电容值；
Cu＝Ci1+nCi2；
Ci＝(Ci1+nCi2)·[A/(1+n)]；
其中，Ci1为所述第一沟槽的输入电容值，Ci2为所述第二沟槽的输入电容值，n为所述第二沟槽的数量；
所述反馈电容值Cr的计算公式为：
Cr＝(Cr1+nCr2)·[A/(1+n)]；
其中，Cr为所述芯片的反馈电容值，Cr1为所述第一沟槽的反馈电容值，Cr2为所述第二沟槽的反馈电容值。
2.根据权利要求1所述的功率器件原胞结构，其特征在于，
所述第一沟槽为第一预设长度，所述第二沟槽为第二预设长度；
所述第一预设长度和所述第二预设长度的长度差为预设数值。
3.根据权利要求1所述的功率器件原胞结构，其特征在于，
所述第二沟槽两端通过通孔与有源区的多晶硅层连接，所述有源区的多晶硅层通过通孔与功率器件的有源区发射极连接。
4.一种功率器件，其特征在于，为包括权利要求1或2所述的功率器件原胞结构的IGBT或MOSFET。
5.一种功率器件制备方法，其特征在于，用于制造如权利要求4所述的功率器件，包括如下步骤：
在硅表面刻蚀得到若干条平行设置的沟槽，所述沟槽包括并列设置且互相独立的若干个第一沟槽和若干个第二沟槽，所述第一沟槽与所述第二沟槽长度的差值为预设数值；
通过氧化工艺在所述沟槽和所述硅表面形成第一氧化层，得到栅氧化层；
在所述栅氧化层上淀积多晶硅材料，并填充所述第一沟槽和第二沟槽，得到第一栅极和第二栅极；
对所述多晶硅材料进行刻蚀，得到功率器件源极区域的插指形栅极汇流条，所述插指形栅极汇流条与若干个所述第一栅极沟槽连接，并汇流至栅极PAD；
在所述第一栅极和所述第二栅极的顶部淀积第二氧化层，对所述第一栅极和所述第二栅极进行覆盖保护；
在所述第一栅极和所述源极区域设置通孔；
在所述第二氧化层顶部淀积第一金属层，通过所述通孔分别与所述栅极区和所述源极区连接；
对所述第一金属层进行刻蚀，得到所述功率器件中电气隔离的栅极和源极。
6.根据权利要求5所述的功率器件制备方法，其特征在于，
所述多晶硅材料为低阻高掺杂多晶硅材料，通过在淀积多晶硅的过程原位掺杂工艺实现，施主载流子浓度达到1e20cm-3。
7.根据权利要求5所述的功率器件制备方法，其特征在于，所述在所述第二氧化层顶部淀积第一金属层，包括：
采用溅射方式或蒸镀方式在所述第二氧化层顶部淀积所述第一金属层。
8.一种功率器件，其特征在于，为包括权利要求3所述的功率器件原胞结构的IGBT或MOSFET。
9.一种功率器件制备方法，其特征在于，用于制造如权利要求8所述的功率器件，包括如下步骤：
在硅表面刻蚀得到若干条平行设置的沟槽，所述沟槽包括并列设置且互相独立的若干个第一沟槽和若干个第二沟槽，所述第二沟槽与所述第一沟槽的水平方向的长度差为预设数值；
通过氧化工艺在所述沟槽和所述硅表面形成第一氧化层，得到栅氧化层；
在所述栅氧化层上淀积多晶硅材料，并填充所述第一沟槽和第二沟槽，得到第一栅极和第二栅极；
对所述多晶硅材料进行刻蚀，得到功率器件源级区域的插指形栅极汇流条，所述插指形栅极汇流条与若干个所述第一栅极沟槽连接，并汇流至栅极PAD；
若干个第二栅极与多晶硅短接区连接，所述多晶硅短接区位于发射极区域中并通过刻蚀工艺与多晶硅汇流条断开连接；
在所述第一栅极和所述第二栅极的顶部淀积第二氧化层，对所述第一栅极和所述第二栅极进行覆盖保护；
在所述第一栅极和源极区域设置通孔；
以溅射或蒸镀方式在所述第二氧化层顶部淀积第一金属层，通过所述通孔分别与所述栅极区和所述源极区连接；
对所述第一金属层进行刻蚀，得到所述功率器件中电气隔离的栅极和源极。
CN202310576995.5A 2023-05-19 2023-05-19 一种功率器件原胞结构、功率器件及其制备方法 Active CN116435352B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310576995.5A CN116435352B (zh) 2023-05-19 2023-05-19 一种功率器件原胞结构、功率器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310576995.5A CN116435352B (zh) 2023-05-19 2023-05-19 一种功率器件原胞结构、功率器件及其制备方法

Publications (2)

Publication Number Publication Date
CN116435352A CN116435352A (zh) 2023-07-14
CN116435352B true CN116435352B (zh) 2023-11-24

Family

ID=87083476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310576995.5A Active CN116435352B (zh) 2023-05-19 2023-05-19 一种功率器件原胞结构、功率器件及其制备方法

Country Status (1)

Country Link
CN (1) CN116435352B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109755300A (zh) * 2018-11-28 2019-05-14 株洲中车时代电气股份有限公司 一种沟槽igbt芯片
CN110379852A (zh) * 2019-08-21 2019-10-25 江苏中科君芯科技有限公司 能降低米勒电容的沟槽型igbt器件
CN111129129A (zh) * 2018-10-30 2020-05-08 株洲中车时代电气股份有限公司 陪栅浮空型沟槽栅igbt芯片
CN111916495A (zh) * 2020-06-18 2020-11-10 南瑞联研半导体有限责任公司 一种沟槽型igbt芯片有源区边缘结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009005914B4 (de) * 2008-01-28 2014-02-13 Denso Corporation Halbleitervorrichtung mit Halbleiterelement mit isoliertem Gate und bipolarer Transistor mit isoliertem Gate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129129A (zh) * 2018-10-30 2020-05-08 株洲中车时代电气股份有限公司 陪栅浮空型沟槽栅igbt芯片
CN109755300A (zh) * 2018-11-28 2019-05-14 株洲中车时代电气股份有限公司 一种沟槽igbt芯片
CN110379852A (zh) * 2019-08-21 2019-10-25 江苏中科君芯科技有限公司 能降低米勒电容的沟槽型igbt器件
CN111916495A (zh) * 2020-06-18 2020-11-10 南瑞联研半导体有限责任公司 一种沟槽型igbt芯片有源区边缘结构

Also Published As

Publication number Publication date
CN116435352A (zh) 2023-07-14

Similar Documents

Publication Publication Date Title
US4590509A (en) MIS high-voltage element with high-resistivity gate and field-plate
US4729001A (en) Short-channel field effect transistor
CN109713037B (zh) 一种绝缘栅双极性晶体管器件及其制备方法
CN110459599A (zh) 具有深埋层的纵向浮空场板器件及制造方法
JP2000031497A (ja) 横形ｉｇｂｔとその製造方法
CN110600537B (zh) 一种具有pmos电流嵌位的分离栅cstbt及其制作方法
JPH0697428A (ja) スィッチオフ能力を有するｍｏｓ制御パワー半導体装置およびその製造方法
US11393901B2 (en) Cell layouts for MOS-gated devices for improved forward voltage
CN110491937B (zh) 一种具有自偏置分离栅结构igbt
US4786958A (en) Lateral dual gate thyristor and method of fabricating same
CN112382658B (zh) 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法
EP0071335B1 (en) Field effect transistor
CN109075191A (zh) 半导体装置
KR970008576A (ko) Soi 기판 상의 cmos 집적회로 및 이의 형성 방법
CN116435352B (zh) 一种功率器件原胞结构、功率器件及其制备方法
CN111261698B (zh) 一种消除电压折回现象的rc-ligbt器件
CN110752257B (zh) 一种mos栅控晶闸管及其制造方法
KR102042834B1 (ko) 전력 반도체 소자 및 그 제조방법
CN112750902B (zh) 一种高抗短路能力的沟槽栅igbt
CN107731913A (zh) 分立双矩形栅控u形沟道源漏双隧穿晶体管及其制造方法
CN112786695B (zh) 一种***栅沟槽功率半导体器件
CN107516671B (zh) 一种改善关断特性的栅控晶闸管器件
CN117832273A (zh) 一种低隧穿泄漏电流的功率器件及其制造方法
CN105977288B (zh) 具有超势垒集电极结构的ligbt器件及其制造方法
CN104409489A (zh) 高集成凹槽绝缘栅隧穿双极增强晶体管及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant