CN116434816A - 芯片内置Flash存储器自检方法、装置和计算机设备 - Google Patents

芯片内置Flash存储器自检方法、装置和计算机设备 Download PDF

Info

Publication number
CN116434816A
CN116434816A CN202310480718.4A CN202310480718A CN116434816A CN 116434816 A CN116434816 A CN 116434816A CN 202310480718 A CN202310480718 A CN 202310480718A CN 116434816 A CN116434816 A CN 116434816A
Authority
CN
China
Prior art keywords
flash
self
checking
judging
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310480718.4A
Other languages
English (en)
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Vango Technologies Inc
Original Assignee
Hangzhou Vango Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Vango Technologies Inc filed Critical Hangzhou Vango Technologies Inc
Priority to CN202310480718.4A priority Critical patent/CN116434816A/zh
Publication of CN116434816A publication Critical patent/CN116434816A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1206—Location of test circuitry on chip or wafer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本申请涉及一种芯片内置Flash存储器自检方法、装置、计算机设备和存储介质，其中该方法包括：芯片上电，所述芯片内置有Flash自检模块并通过获取外部硬件生成的配置值进行Flash测试；判断管脚EN是否为0，若EN＝0则不做Flash自检操作，若EN＝1则读取管脚IO配置信息；判断MODE管脚是否为0，若MODE＝0则进行擦/写入/读出/判断操作，若MODE＝1仅进行读出/判断操作，Flash自检模块读取Flash信息并做CRC校验；待Flash自检结束后判断测试结果，若结果正确则将DONE管脚拉高为1，若结果错误则将ERR管脚拉高为1。本发明有效地提高了Flash存储器的测试效率以及测试的便捷性。

Description

芯片内置Flash存储器自检方法、装置和计算机设备
技术领域
本发明涉及芯片测试技术领域，特别是涉及一种芯片内置Flash存储器自检方法、装置、计算机设备和存储介质。
背景技术
随着当前移动存储技术的快速发展和移动存储市场的高速扩大，Flash型存储器的用量迅速增长。为保证芯片长期可靠的工作，在产品出厂前对Flash存储器进行高速和细致地测试。
Flash存储器只能将存储单元内的数据从“1”写为“0”，而不能从“0”写为“1”，若想实现“0”->“1”操作，只能把整个扇区或整个存储器的数据擦除，而擦除操作要花费大量的时间。此外，Flash存储器还有其他特性，比如读写速度慢、写数据之前要先写入状态字、很多Flash只适于顺序读写而不适于跳转操作等，这些特点都制约了Flash存储器的测试。然而，在现有技术中需要机台通过jtag接口下发命令，对芯片的各项功能依次做测试，而Flash测试占用了整个测试的大部分时间，进而导致整体的测试效率低下。
发明内容
基于此，有必要针对上述技术问题，提供一种芯片内置Flash存储器自检方法、装置、计算机设备和存储介质。
一种芯片内置Flash存储器自检方法，所述方法包括：
芯片上电，所述芯片内置有Flash自检模块并通过获取外部硬件生成的配置值进行Flash测试；
判断管脚EN是否为0，若EN＝0则不做Flash自检操作，若EN＝1则读取管脚IO配置信息；
判断MODE管脚是否为0，若MODE＝0则进行擦/写入/读出/判断操作，若MODE＝1仅进行读出/判断操作，Flash自检模块读取Flash信息并做CRC校验；
判断INFO管脚是否为0，若INFO＝0则对主存储区进行读/写/页擦除/全擦除操作，若INFO＝1则对信息存储区进行读/写/页擦除操作并对主存储区和信息存储区进行全擦除操作；
从最低位依次判断Data[3:0]管脚代码是否为1，若该位为1则对Flash执行写对应的数值操作；
待Flash自检结束后判断测试结果，若结果正确则将DONE管脚拉高为1，若结果错误则将ERR管脚拉高为1。
在其中一个实施例中，所述判断管脚EN是否为0，若EN＝0则不做Flash自检操作，若EN＝1则读取管脚IO配置信息的步骤还包括：
当EN＝0时可由上位机通过jtag写Flash自检模块寄存器，使能Flash自检并写入配置信息。
在其中一个实施例中，所述若MODE＝1仅进行读出/判断操作，Flash自检模块读取Flash信息并做CRC校验的步骤还包括：
将读取的Flash信息与Flash内保存的CRC值进行对比，若两者相同则Flash自检正常，若两者不同则Flash自检错误。
在其中一个实施例中，所述从最低位依次判断Data[3:0]管脚代码是否为1，若该位为1则对Flash执行写对应的数值操作的步骤包括：
Flash自检模块从Data[3:0]管脚的最低位开始判断；
若判断第一位为1时，执行以0xFFFFFFFF为标准数据进行写并判断结果；
若判断第二位为1时，重新擦除Flash，执行以0x55AA55AA为标准数据进行写并判断结果；
若判断第三位为1时，重新擦除Flash，执行以0xAA55AA55为标准数据进行写并判断结果；
若判断第四位为1时，重新擦除Flash，执行以0x00000000为标准数据进行写并判断结果。
一种芯片内置Flash存储器自检装置，所述装置包括：
启动模块，所述启动模块用于芯片上电，所述芯片内置有Flash自检模块并通过获取外部硬件生成的配置值进行Flash测试；
第一判断模块，所述第一判断模块用于判断管脚EN是否为0，若EN＝0则不做Flash自检操作，若EN＝1则读取管脚IO配置信息；
第二判断模块，所述第二判断模块用于判断MODE管脚是否为0，若MODE＝0则进行擦/写入/读出/判断操作，若MODE＝1仅进行读出/判断操作，Flash自检模块读取Flash信息并做CRC校验；
第三判断模块，所述第三判断模块用于判断INFO管脚是否为0，若INFO＝0则对主存储区进行读/写/页擦除/全擦除操作，若INFO＝1则对信息存储区进行读/写/页擦除操作并对主存储区和信息存储区进行全擦除操作；
第四判断模块，所述第四判断模块用于从最低位依次判断Data[3:0]管脚代码是否为1，若该位为1则对Flash执行写对应的数值操作；
第五判断模块，所述第五判断模块用于待Flash自检结束后判断测试结果，若结果正确则将DONE管脚拉高为1，若结果错误则将ERR管脚拉高为1。
在其中一个实施例中，所述第一判断模块还用于：
当EN＝0时可由上位机通过jtag写Flash自检模块寄存器，使能Flash自检并写入配置信息。
在其中一个实施例中，所述第二判断模块还用于：
将读取的Flash信息与Flash内保存的CRC值进行对比，若两者相同则Flash自检正常，若两者不同则Flash自检错误。
在其中一个实施例中，所述第四判断模块还用于：
Flash自检模块从Data[3:0]管脚的最低位开始判断；
若判断第一位为1时，执行以0xFFFFFFFF为标准数据进行写并判断结果；
若判断第二位为1时，重新擦除Flash，执行以0x55AA55AA为标准数据进行写并判断结果；
若判断第三位为1时，重新擦除Flash，执行以0xAA55AA55为标准数据进行写并判断结果；
若判断第四位为1时，重新擦除Flash，执行以0x00000000为标准数据进行写并判断结果。
一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述任意一项方法的步骤。
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述任意一项方法的步骤。
上述芯片内置Flash存储器自检方法、装置、计算机设备和存储介质，芯片内置有Flash自检模块，Flash自检模块可以通过获取外部硬件生成的配置值进行Flash测试，因此整个Flash测试由芯片硬件完成，不擦除Flash也可以使用Flash自检模块测试Flash正确性，不占用机台测试时间，提高了测试效率。同时，Flash测试配置可以由外部硬件生成无需机台配置，也可以由机台通过jtag写寄存器配置。此外，如果将测试管脚封装出来，芯片出厂后也可以通过管脚进行Flash测试，提高了测试的便捷性。
附图说明
图1为一个实施例中内置Flash存储器芯片的构架图；
图2为一个实施例中芯片内置Flash存储器自检方法的流程示意图；
图3为另一个实施例中芯片内置Flash存储器自检方法的流程示意图；
图4为一个实施例中芯片内置Flash存储器自检装置的结构框图；
图5为一个实施例中计算机设备的内部结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
目前，现有技术需要机台通过jtag接口下发命令，对芯片的各项功能依次做测试，而Flash测试占用了整个测试的大部分时间。本方案将Flash测试由芯片硬件完成，可与其他测试项并行执行，不占用机台测试时间，大大提高测试效率。
具体地，参考图1所示的内置Flash存储器芯片的构架图。芯片内部包含一个Flash自检模块，根据配置值进行Flash测试。配置值可由机台通过jtag写Flash自检模块寄存器配置，也可以通过管脚IO上拉/下拉至1或0。
具体的管脚IO功能说明如下：
1、MODE：0，进行擦/写入/读出/判断操作；1，仅进行读出/判断操作。
2、Data[3:0]：
xxx1：FAT以0x00000000为标准数据进行写或判断；
xx1x，以0x55AA55AA为标准数据进行写或判断；
x1xx，以0xAA55AA55为标准数据进行写或判断；
1xxx，以0xFFFFFFFF为标准数据进行写或判断。
3、EN：0，不使能FLASH自动测试；1，使能。
4、INFO：0，对主存储区进行读、写、页擦除、全擦除等操作；1，对信息存储区进行读、写、页擦除等操作，对主存储区和信息存储区进行全擦除操作。
5、DONE＝1表示测试完成。
6、ERR＝1表示测试异常。
可以理解的是，外部可用跳线帽或开关，接VDD为1，接GND为0；DONE和ERR可接LED灯显示测试结果。Flash测试由芯片硬件完成，不占用机台测试时间，并且将测试管脚封装出来，芯片出厂后也可以进行Flash测试。
在一个实施例中，如图2所示，提供了一种芯片内置Flash存储器自检方法，该方法包括：
步骤202，芯片上电，所述芯片内置有Flash自检模块并通过获取外部硬件生成的配置值进行Flash测试；
步骤204，判断管脚EN是否为0，若EN＝0则不做Flash自检操作，若EN＝1则读取管脚IO配置信息；
步骤206，判断MODE管脚是否为0，若MODE＝0则进行擦/写入/读出/判断操作，若MODE＝1仅进行读出/判断操作，Flash自检模块读取Flash信息并做CRC校验；
步骤208，判断INFO管脚是否为0，若INFO＝0则对主存储区进行读/写/页擦除/全擦除操作，若INFO＝1则对信息存储区进行读/写/页擦除操作并对主存储区和信息存储区进行全擦除操作；
步骤210，从最低位依次判断Data[3:0]管脚代码是否为1，若该位为1则对Flash执行写对应的数值操作；
步骤212，待Flash自检结束后判断测试结果，若结果正确则将DONE管脚拉高为1，若结果错误则将ERR管脚拉高为1。
在本实施例中，提供了一种芯片内置Flash存储器自检方法，该方法中的测试芯片构架如图1所示，其具体的芯片Flash自检步骤如下：
首先，芯片上电，接着判断EN(使能)管脚，若EN＝0，则不做Flash自检操作；若EN＝1，则读取管脚IO配置信息。
在其中一个实施例中，判断管脚EN是否为0，若EN＝0则不做Flash自检操作，若EN＝1则读取管脚IO配置信息的步骤还包括：当EN＝0时可由上位机通过jtag写Flash自检模块寄存器，使能Flash自检并写入配置信息。
具体地，可以理解的是，当EN＝0时，亦可由上位机通过jtag写Flash自检模块寄存器，使能Flash自检和写入配置信息。
接着，判断MODE管脚：当Flash内有信息时，会在Flash地址最后写入CRC值。此时MODE＝1仅进行读出/判断操作，即Flash自检模块读取Flash信息并做CRC校验，与Flash内保存的CRC值进行对比。
在其中一个实施例中，若MODE＝1仅进行读出/判断操作，Flash自检模块读取Flash信息并做CRC校验的步骤还包括：将读取的Flash信息与Flash内保存的CRC值进行对比，若两者相同则Flash自检正常，若两者不同则Flash自检错误。具体地，两者相同时则Flash自检正常，两者不同则Flash自检错误。当MODE＝0，则进行擦/写入/读出/判断操作。
进一步地判断INFO管脚，为0时，对主存储区进行读、写、页擦除、全擦除等操作；为1时，对信息存储区进行读、写、页擦除等操作，对主存储区和信息存储区进行全擦除操作。
具体地，一般Flash会有两块存储区，信息存储区和主存储区。其中，信息存储区保存芯片的配置信息，由芯片厂家设置，一般不会更改；主存储区保存用户程序和数据，可由用户操作。
进一步地判断Data[3:0]，每一位代码不同的写的值，若该位为1，则对Flash写该数值操作，若为1111则循环执行四种不同的数值读写操作。
最后，Flash自检模块操作结束，结果正确则DONE管脚拉高为1，错误则ERR管脚拉高为1。此外，操作结果机台也可以通过jtag读Flash自检模块寄存器得到。
在上述实施例中，芯片内置有Flash自检模块，Flash自检模块可以通过获取外部硬件生成的配置值进行Flash测试，因此整个Flash测试由芯片硬件完成，不擦除Flash也可以使用Flash自检模块测试Flash正确性，不占用机台测试时间，提高了测试效率。同时，Flash测试配置可以由外部硬件生成无需机台配置，也可以由机台通过jtag写寄存器配置。此外，如果将测试管脚封装出来，芯片出厂后也可以通过管脚进行Flash测试，提高了测试的便捷性。
在一个实施例中，如图3所示，提供了一种芯片内置Flash存储器自检方法，该方法中从最低位依次判断Data[3:0]管脚代码是否为1，若该位为1则对Flash执行写对应的数值操作的步骤包括：
步骤302，Flash自检模块从Data[3:0]管脚的最低位开始判断；
步骤304，若判断第一位为1时，执行以0xFFFFFFFF为标准数据进行写并判断结果；
步骤306，若判断第二位为1时，重新擦除Flash，执行以0x55AA55AA为标准数据进行写并判断结果；
步骤308，若判断第三位为1时，重新擦除Flash，执行以0xAA55AA55为标准数据进行写并判断结果；
步骤310，若判断第四位为1时，重新擦除Flash，执行以0x00000000为标准数据进行写并判断结果。
具体地，以一个示例对上述步骤的实现过程进行说明如下：
若DATA[3:0]＝0110，则Flash检验模块会从最低位开始判断，判断到第二位为1时，执行以0x55AA55AA为标准数据进行写并判断结果；执行完成后，再判断第三位为1时，重新擦除Flash，执行以0xAA55AA55为标准数据进行写并判断结果。
如果DATA＝1111则执行4次写操作并判断结果。值得说明的是，在上述步骤的执行过程中，Flash每次写之前都需要擦除操作，然后再写，最后再进行判断结果；这样循环4次。
应该理解的是，虽然图1-3的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1-3中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中，如图4所示，提供了一种芯片内置Flash存储器自检装置400，该装置包括：
启动模块401，所述启动模块用于芯片上电，所述芯片内置有Flash自检模块并通过获取外部硬件生成的配置值进行Flash测试；
第一判断模块402，所述第一判断模块用于判断管脚EN是否为0，若EN＝0则不做Flash自检操作，若EN＝1则读取管脚IO配置信息；
第二判断模块403，所述第二判断模块用于判断MODE管脚是否为0，若MODE＝0则进行擦/写入/读出/判断操作，若MODE＝1仅进行读出/判断操作，Flash自检模块读取Flash信息并做CRC校验；
第三判断模块404，所述第三判断模块用于判断INFO管脚是否为0，若INFO＝0则对主存储区进行读/写/页擦除/全擦除操作，若INFO＝1则对信息存储区进行读/写/页擦除操作并对主存储区和信息存储区进行全擦除操作；
第四判断模块405，所述第四判断模块用于从最低位依次判断Data[3:0]管脚代码是否为1，若该位为1则对Flash执行写对应的数值操作；
第五判断模块406，所述第五判断模块用于待Flash自检结束后判断测试结果，若结果正确则将DONE管脚拉高为1，若结果错误则将ERR管脚拉高为1。
在一个实施例中，第一判断模块402还用于：
当EN＝0时可由上位机通过jtag写Flash自检模块寄存器，使能Flash自检并写入配置信息。
在一个实施例中，第二判断模块403还用于：
将读取的Flash信息与Flash内保存的CRC值进行对比，若两者相同则Flash自检正常，若两者不同则Flash自检错误。
在一个实施例中，第四判断模块405还用于：
Flash自检模块从Data[3:0]管脚的最低位开始判断；
若判断第一位为1时，执行以0xFFFFFFFF为标准数据进行写并判断结果；
若判断第二位为1时，重新擦除Flash，执行以0x55AA55AA为标准数据进行写并判断结果；
若判断第三位为1时，重新擦除Flash，执行以0xAA55AA55为标准数据进行写并判断结果；
若判断第四位为1时，重新擦除Flash，执行以0x00000000为标准数据进行写并判断结果。
关于芯片内置Flash存储器自检装置的具体限定可以参见上文中对于芯片内置Flash存储器自检方法的限定，在此不再赘述。
在一个实施例中，提供了一种计算机设备，其内部结构图可以如图5所示。该计算机设备包括通过***总线连接的处理器、存储器以及网络接口。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作***、计算机程序和数据库。该内存储器为非易失性存储介质中的操作***和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种芯片内置Flash存储器自检方法。
本领域技术人员可以理解，图5中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
在一个实施例中，提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现以上各个方法实施例中的步骤。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以上各个方法实施例中的步骤。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一种非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种芯片内置Flash存储器自检方法，所述方法包括：
芯片上电，所述芯片内置有Flash自检模块并通过获取外部硬件生成的配置值进行Flash测试；
判断管脚EN是否为0，若EN＝0则不做Flash自检操作，若EN＝1则读取管脚IO配置信息；
判断MODE管脚是否为0，若MODE＝0则进行擦/写入/读出/判断操作，若MODE＝1仅进行读出/判断操作，Flash自检模块读取Flash信息并做CRC校验；
判断INFO管脚是否为0，若INFO＝0则对主存储区进行读/写/页擦除/全擦除操作，若INFO＝1则对信息存储区进行读/写/页擦除操作并对主存储区和信息存储区进行全擦除操作；
从最低位依次判断Data[3:0]管脚代码是否为1，若该位为1则对Flash执行写对应的数值操作；
待Flash自检结束后判断测试结果，若结果正确则将DONE管脚拉高为1，若结果错误则将ERR管脚拉高为1。
2.根据权利要求1所述的芯片内置Flash存储器自检方法，其特征在于，所述判断管脚EN是否为0，若EN＝0则不做Flash自检操作，若EN＝1则读取管脚IO配置信息的步骤还包括：
当EN＝0时可由上位机通过jtag写Flash自检模块寄存器，使能Flash自检并写入配置信息。
3.根据权利要求2所述的芯片内置Flash存储器自检方法，其特征在于，所述若MODE＝1仅进行读出/判断操作，Flash自检模块读取Flash信息并做CRC校验的步骤还包括：
将读取的Flash信息与Flash内保存的CRC值进行对比，若两者相同则Flash自检正常，若两者不同则Flash自检错误。
4.根据权利要求3所述的芯片内置Flash存储器自检方法，其特征在于，所述从最低位依次判断Data[3:0]管脚代码是否为1，若该位为1则对Flash执行写对应的数值操作的步骤包括：
Flash自检模块从Data[3:0]管脚的最低位开始判断；
若判断第一位为1时，执行以0xFFFFFFFF为标准数据进行写并判断结果；
若判断第二位为1时，重新擦除Flash，执行以0x55AA55AA为标准数据进行写并判断结果；
若判断第三位为1时，重新擦除Flash，执行以0xAA55AA55为标准数据进行写并判断结果；
若判断第四位为1时，重新擦除Flash，执行以0x00000000为标准数据进行写并判断结果。
5.一种芯片内置Flash存储器自检装置，其特征在于，所述装置包括：
启动模块，所述启动模块用于芯片上电，所述芯片内置有Flash自检模块并通过获取外部硬件生成的配置值进行Flash测试；
第一判断模块，所述第一判断模块用于判断管脚EN是否为0，若EN＝0则不做Flash自检操作，若EN＝1则读取管脚IO配置信息；
第二判断模块，所述第二判断模块用于判断MODE管脚是否为0，若MODE＝0则进行擦/写入/读出/判断操作，若MODE＝1仅进行读出/判断操作，Flash自检模块读取Flash信息并做CRC校验；
第三判断模块，所述第三判断模块用于判断INFO管脚是否为0，若INFO＝0则对主存储区进行读/写/页擦除/全擦除操作，若INFO＝1则对信息存储区进行读/写/页擦除操作并对主存储区和信息存储区进行全擦除操作；
第四判断模块，所述第四判断模块用于从最低位依次判断Data[3:0]管脚代码是否为1，若该位为1则对Flash执行写对应的数值操作；
第五判断模块，所述第五判断模块用于待Flash自检结束后判断测试结果，若结果正确则将DONE管脚拉高为1，若结果错误则将ERR管脚拉高为1。
6.根据权利要求5所述的芯片内置Flash存储器自检装置，其特征在于，所述第一判断模块还用于：
当EN＝0时可由上位机通过jtag写Flash自检模块寄存器，使能Flash自检并写入配置信息。
7.根据权利要求6所述的芯片内置Flash存储器自检装置，其特征在于，所述第二判断模块还用于：
将读取的Flash信息与Flash内保存的CRC值进行对比，若两者相同则Flash自检正常，若两者不同则Flash自检错误。
8.根据权利要求7所述的芯片内置Flash存储器自检装置，其特征在于，所述第四判断模块还用于：
Flash自检模块从Data[3:0]管脚的最低位开始判断；
若判断第一位为1时，执行以0xFFFFFFFF为标准数据进行写并判断结果；
若判断第二位为1时，重新擦除Flash，执行以0x55AA55AA为标准数据进行写并判断结果；
若判断第三位为1时，重新擦除Flash，执行以0xAA55AA55为标准数据进行写并判断结果；
若判断第四位为1时，重新擦除Flash，执行以0x00000000为标准数据进行写并判断结果。
9.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至4中任一项所述方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至4中任一项所述的方法的步骤。
CN202310480718.4A 2023-04-28 2023-04-28 芯片内置Flash存储器自检方法、装置和计算机设备 Pending CN116434816A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310480718.4A CN116434816A (zh) 2023-04-28 2023-04-28 芯片内置Flash存储器自检方法、装置和计算机设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310480718.4A CN116434816A (zh) 2023-04-28 2023-04-28 芯片内置Flash存储器自检方法、装置和计算机设备

Publications (1)

Publication Number Publication Date
CN116434816A true CN116434816A (zh) 2023-07-14

Family

ID=87084027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310480718.4A Pending CN116434816A (zh) 2023-04-28 2023-04-28 芯片内置Flash存储器自检方法、装置和计算机设备

Country Status (1)

Country Link
CN (1) CN116434816A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117608911A (zh) * 2024-01-24 2024-02-27 苏州旗芯微半导体有限公司 微控制器***及其通信方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117608911A (zh) * 2024-01-24 2024-02-27 苏州旗芯微半导体有限公司 微控制器***及其通信方法
CN117608911B (zh) * 2024-01-24 2024-04-16 苏州旗芯微半导体有限公司 微控制器***及其通信方法

Similar Documents

Publication Publication Date Title
KR100328615B1 (ko) 메모리 시험장치
US6388919B2 (en) Memory controller for flash memory system and method for writing data to flash memory device
CN112331253B (zh) 一种芯片的测试方法、终端和存储介质
US8201037B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
CN116434816A (zh) 芯片内置Flash存储器自检方法、装置和计算机设备
CN116880782B (zh) 一种内嵌式存储器及其测试方法
CN117079700A (zh) 基于ufs存储设备的多状态性能测试方法和装置
KR100875294B1 (ko) 프로그래밍시 블럭단위의 상태 레지스터를 확인하는 플래시메모리와 그 방법
US20170154681A1 (en) Memory control method and apparatus
CN114333976A (zh) 大容量闪存芯片测试方法、装置、电子设备及存储介质
US20150095728A1 (en) Testing method for reducing number of overkills by repeatedly writing data to addresses in a non-volatile memory
CN110444243A (zh) 存储设备读错误纠错能力的测试方法、***及存储介质
CN103714861B (zh) 存储器故障诊断装置、存储器故障诊断方法
CN112542209A (zh) 非易失性芯片错误注入验证方法、装置、存储介质和终端
CN117389811A (zh) 基于断电模式的状态转换测试测试方法及相关组件
CN113421605B (zh) 一种电能表存储器寿命测试方法及装置
JP4359327B2 (ja) 半導体集積回路装置、ｉｃカードおよび検査装置
CN113257328A (zh) 存储器测试装置及其测试方法
CN114153670A (zh) 一种随机测试方法、装置、设备及存储介质
CN110619918B (zh) 一种ftl掉电测试方法、***、装置及存储介质
CN113835944A (zh) 快速判断固态硬盘链路速率的测试方法、装置及计算机设备
CN107305790B (zh) 一种非挥发性存储器的自测试方法和装置
JP4882633B2 (ja) メモリ試験装置およびメモリ試験方法
US9263147B2 (en) Method and apparatus for concurrent test of flash memory cores
CN112464499B (zh) 非易失芯片擦写数据检查方法、装置、存储介质和终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination