CN116418324B - 一种相位插值器和相位插值方法 - Google Patents
一种相位插值器和相位插值方法 Download PDFInfo
- Publication number
- CN116418324B CN116418324B CN202310507265.XA CN202310507265A CN116418324B CN 116418324 B CN116418324 B CN 116418324B CN 202310507265 A CN202310507265 A CN 202310507265A CN 116418324 B CN116418324 B CN 116418324B
- Authority
- CN
- China
- Prior art keywords
- adjustment circuit
- clock signal
- waveform slope
- waveform
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000005070 sampling Methods 0.000 claims description 13
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000011084 recovery Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供一种相位插值器和相位插值方法，利用第一波形斜率调整电路和第二波形斜率调整电路分别对第一相位的第一时钟信号和第二相位的第二时钟信号的波形进行斜率调整，并结合斜率反馈电路判断第一波形斜率调整电路具体将第一时钟信号的斜率调整到何种程度为止，具体基于斜率反馈电路判断第一波形斜率调整电路输出的时钟信号的波形斜率是否满足预设条件，在不满足预设条件的情况下同步调整第一波形斜率调整电路和第二波形斜率调整电路的电路参数，使得第一波形斜率调整电路和第二波形斜率调整电路输出的时钟信号的波形斜率满足预设条件，从而保证相位插值器的线性度在工艺角或温度变化的情况下也能满足预设线性度要求。
Description
技术领域
本发明涉及集成电路技术领域，尤其涉及一种相位插值器和相位插值方法。
背景技术
相位插值器（Phase Interpolator，PI）电路在高速数模混合电路(如锁相环（PLL，Phase Locked Loop）电路、时钟数据恢复（CDR，Clock Data Recovery）电路、串行链路收发器等)中起着重要作用。其中，相位插值器是一种具有两个周期性输入信号的电路，这些信号通常具有相同的振荡周期，并且是从相同的源得出的。此处，这两个输入信号通常称为时钟信号的0°和45°或者0°和90°。
在利用相位插值器获取处于输入信号的相位之间的某一相位的时钟信号时，通常是通过输入的phase0和phase90（或phase0和phase45等） 波形之间的重叠区域（overlap）使其控制输出驱动器（driver）的强度实现相位插值。此种方式在单一的工艺角和温度状态下，相位插值器可以实现相对较好的线性度。然而，随着工艺角和/或温度的变化，输入信号phase0和phase90之间的overlap会发生不同程度的变化，而该变化将导致相位插值器输出的时钟信号相位的线性度变差。
发明内容
本发明提供一种相位插值器和相位插值方法，用以解决现有技术中相位插值器输出的时钟信号相位的线性度受到工艺角和温度影响导致线性度变差的缺陷。
本发明提供一种相位插值器，包括：
针对第一相位的第一时钟信号的第一波形斜率调整电路和斜率反馈电路，针对第二相位的第二时钟信号的第二波形斜率调整电路，以及包含多个并列的多路选择器的相位插值电路；
其中，用于调整输入时钟信号的波形斜率的所述第一波形斜率调整电路和所述第二波形斜率调整电路的输出端与所述相位插值电路中的每个多路选择器的输入端相连，所述相位插值电路用于输出第三相位的第三时钟信号；所述第一波形斜率调整电路的输出端和相应的斜率反馈电路的输入端相连，所述斜率反馈电路用于判断所述第一波形斜率调整电路输出的时钟信号的波形斜率是否满足预设条件，判断结果用于调整所述第一波形斜率调整电路的电路参数；所述第一波形斜率调整电路与所述第二波形斜率调整电路的结构和电路参数相同。
根据本发明提供的一种相位插值器，所述第一波形斜率调整电路或所述第二波形斜率调整电路具体包括：串联的驱动器和数模转换器；其中，所述数模转换器是基于RC低通滤波器构建的，所述斜率反馈电路判断所述第一波形斜率调整电路输出的时钟信号的波形斜率是否满足预设条件所得到的判断结果用于调整所述数模转换器的电路参数。
根据本发明提供的一种相位插值器，所述斜率反馈电路判断所述第一波形斜率调整电路输出的时钟信号的波形斜率是否满足预设条件所得到的判断结果用于调整所述数模转换器的电阻值或电容值。
根据本发明提供的一种相位插值器，所述驱动器包括串联的一个PMOS晶体管和一个NMOS晶体管。
根据本发明提供的一种相位插值器，所述斜率反馈电路包括一个比较器，所述比较器用于将所述第一波形斜率调整电路当前输出的时钟信号波形与预设的固定阈值进行对比，并输出当前对比结果；其中，当基于所述第二相位的第二时钟信号对所述当前对比结果进行采样的结果为0时，表明所述第一波形斜率调整电路输出的时钟信号的波形斜率满足预设条件。
本发明还提供一种基于如上述任一种所述相位插值器的相位插值方法，包括：
针对第一相位的第一时钟信号的第一波形斜率调整电路和针对第二相位的第二时钟信号的第二波形斜率调整电路接收到相应时钟信号后，基于所述第一波形斜率调整电路的当前电路参数和所述第二波形斜率调整电路的当前电路参数对相应时钟信号的波形进行斜率调整，得到所述第一波形斜率调整电路输出的第四时钟信号和所述第二波形斜率调整电路输出的第五时钟信号；
相位插值电路中的多个并列的多路选择器接收到所述第四时钟信号和所述第五时钟信号后，基于所述多路选择器进行信号选择，并基于信号选择结果合成得到第三相位的第三时钟信号；
针对第一相位的第一时钟信号的斜率反馈电路接收到所述第一波形斜率调整电路输出的第四时钟信号后，判断所述第四时钟信号的波形斜率是否满足预设条件，并基于所述斜率反馈电路的判断结果调整所述第一波形斜率调整电路与所述第二波形斜率调整电路的电路参数。
根据本发明提供的一种相位插值方法，所述针对第一相位的第一时钟信号的斜率反馈电路接收到所述第一波形斜率调整电路输出的第四时钟信号后，判断所述第四时钟信号的波形斜率是否满足预设条件，具体包括：
基于所述斜率反馈电路中的比较器将所述第一波形斜率调整电路当前输出的第四时钟信号的波形与预设的固定阈值进行对比，并输出当前对比结果；
若基于所述第二相位的第二时钟信号对所述比较器输出的当前对比结果进行采样的结果为0，则确定所述第一波形斜率调整电路当前输出的第四时钟信号的波形斜率满足预设条件；
否则，确定所述第一波形斜率调整电路当前输出的第四时钟信号的波形斜率不满足预设条件。
根据本发明提供的一种相位插值方法，所述基于所述斜率反馈电路的判断结果调整所述第一波形斜率调整电路与所述第二波形斜率调整电路的电路参数，具体包括：
在确定所述第一波形斜率调整电路当前输出的第四时钟信号的波形斜率不满足预设条件时，调整所述第一波形斜率调整电路与所述第二波形斜率调整电路中数模转换器的电阻值或电容值。
根据本发明提供的一种相位插值方法，所述调整所述第一波形斜率调整电路与所述第二波形斜率调整电路中数模转换器的电阻值或电容值，具体包括：
基于预设步长增加或降低所述第一波形斜率调整电路与所述第二波形斜率调整电路中数模转换器的电阻值或电容值。
根据本发明提供的一种相位插值方法，所述预设步长是基于所述相位插值器的线性度误差阈值确定的，所述相位插值器的线性度误差阈值越小，所述预设步长越小。
本发明提供的一种相位插值器和相位插值方法，利用第一波形斜率调整电路和第二波形斜率调整电路分别对第一相位的第一时钟信号和第二相位的第二时钟信号的波形进行斜率调整，并结合斜率反馈电路判断第一波形斜率调整电路具体将第一时钟信号的斜率调整到何种程度为止，具体基于斜率反馈电路判断第一波形斜率调整电路输出的时钟信号的波形斜率是否满足预设条件，在不满足预设条件的情况下同步调整第一波形斜率调整电路和第二波形斜率调整电路的电路参数，使得第一波形斜率调整电路和第二波形斜率调整电路输出的时钟信号的波形斜率满足预设条件，从而保证相位插值器的线性度满足预设线性度要求；此外，即使工艺角或温度发生了变化，上述斜率反馈电路也能即时捕捉到上述工艺角或温度变化导致的第一波形斜率调整电路输出的时钟信号波形斜率的变化，从而即时调整第一波形斜率调整电路与第二波形斜率调整电路的电路参数，使其分别输出的第四时钟信号和第五时钟信号的波形斜率能够再次满足预设条件，保证相位插值器的线性度不受工艺角或温度变化的影响而受损。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的相位插值器的电路结构示意图；
图2是本发明提供的第一波形斜率调整电路或第二波形斜率调整电路的电路结构示意图；
图3是本发明提供的相位插值方法的流程示意图；
图4是本发明提供的波形斜率判断方法的流程示意图；
附图标记：
110：第一波形斜率调整电路；120：斜率反馈电路；
130：第二波形斜率调整电路；140：相位插值电路；
150：多路选择器；210：驱动器；220：数模转换器。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在利用相位插值器获取处于输入信号的相位之间的某一相位的时钟信号时，通常是通过输入的phase0和phase90（或phase0和phase45等） 波形之间的overlap使其控制输出驱动器的强度实现相位插值。此种方式在单一的工艺角和温度状态下，相位插值器可以实现相对较好的线性度。然而，随着工艺角和/或温度的变化，输入信号phase0和phase90之间的overlap会发生不同程度的变化，而该变化将导致相位插值器输出的时钟信号相位的线性度变差。
对此，本发明提供一种相位插值器。图1是本发明提供的相位插值器的电路结构示意图，如图1所示，该相位插值器包括：针对第一相位的第一时钟信号的第一波形斜率调整电路110和斜率反馈电路120，针对第二相位的第二时钟信号的第二波形斜率调整电路130，以及包含多个并列的多路选择器150的相位插值电路140。
其中，第一相位和第二相位不同，在一些实施例中，第一相位可以为0°，第二相位可以为90°。第一波形斜率调整电路110和第二波形斜率调整电路130的电路结构和电路参数是保持相同的，这两个波形斜率调整电路均用于调整输入时钟信号的波形斜率，即输入时钟信号的slew rate。具体而言，第一波形斜率调整电路110用于调整第一时钟信号的波形斜率，第二波形斜率调整电路130用于调整第二时钟信号的波形斜率。此处，由于第一波形斜率调整电路110和第二波形斜率调整电路130的电路结构和电路参数是保持相同的，因此经由第一波形斜率调整电路110和第二波形斜率调整电路130调整后的时钟信号除了相位不同外，其波形斜率是相同的。
第一波形斜率调整电路110和第二波形斜率调整电路130的输出端与相位插值电路140中的每个多路选择器150的输入端相连，使得相位插值电路140中的各个多路选择器150可以进行信号选择，根据各个多路选择器150选择的时钟信号进行合成，可以生成第三相位的第三时钟信号，其中第三相位介于第一相位和第二相位之间（包含第一相位和第二相位）。当将第一波形斜率调整电路110输出的第一相位的第四时钟信号和第二波形斜率调整电路130输出的第二相位的第五时钟信号输入至各个多路选择器150后，每个多路选择器150均会根据控制信号从第四时钟信号和第五时钟信号中进行选择，多个多路选择器150的不同选择结果可以生成不同相位的时钟信号。此处，为了确保外部电路的性能，需要确保相位插值器的线性度满足预设要求，而相位插值器的线性度由上述第四时钟信号和第五时钟信号的波形斜率决定，如若需要满足预设的线性度要求，可以通过调整第一时钟信号和第二时钟信号的波形斜率使得调整后得到的第四时钟信号和第五时钟信号的斜率满足预设条件来实现。
因此，可以通过引入斜率反馈电路120辅助对第一时钟信号的斜率进行调整，第一波形斜率调整电路110具体将第一时钟信号的斜率调整到何种程度为止由斜率反馈电路120判断。其中，第一波形斜率调整电路110的输出端和相应的斜率反馈电路120的输入端相连，斜率反馈电路120可以判断第一波形斜率调整电路110输出的时钟信号的波形斜率是否满足预设条件，而判断结果可以用于调整第一波形斜率调整电路110的电路参数。
在一些实施例中，斜率反馈电路120包括一个比较器，该比较器用于将第一波形斜率调整电路110当前输出的时钟信号波形与预设的固定阈值（如0.9倍的电源电源）进行对比，并输出当前对比结果。其中，固定阈值可以基于预设线性度在单一工艺角和温度条件下预先实验得到，若任一时钟信号波形的上升沿能在固定时间内达到该固定阈值，则表明该时钟信号波形的斜率满足预设条件。因此，为了确认第一波形斜率调整电路110当前输出的第四时钟信号的波形斜率是否满足预设条件，可以基于比较器输出的当前对比结果，利用第二相位的第二时钟信号（例如phase90的时钟信号）对上述当前对比结果对应的波形进行采样（sample），根据采样结果判断第四时钟信号的波形斜率是否满足预设条件。此处，若采样结果为0，则表明第一波形斜率调整电路110输出的第四时钟信号的波形斜率满足预设条件；否则，表明第一波形斜率调整电路110输出的第四时钟信号的波形斜率不满足预设条件，需要再次调整。因此，可以基于斜率反馈电路120的上述判断结果，调整第一波形斜率调整电路110的电路参数，使得调整后的第一波形斜率调整电路110输出的第四时钟信号的波形斜率满足预设条件。
在另一些实施例中，如图2所示，第一波形斜率调整电路110或第二波形斜率调整电路130具体包括：串联的驱动器210和数模转换器220；其中，数模转换器220是基于RC低通滤波器构成的，斜率反馈电路120判断第一波形斜率调整电路110输出的时钟信号的波形斜率是否满足预设条件所得到的判断结果用于调整该数模转换器220的电路参数，具体可以用于调整该数模转换器220的电阻值或电容值。而驱动器210包括串联的一个PMOS晶体管和一个NMOS晶体管，其驱动能力由其负载（即数模转换器）决定，因此串联的驱动器210和数模转换器220可以对输入时钟信号的波形斜率进行不同程度的调整。
需要说明的是，第一波形斜率调整电路110与第二波形斜率调整电路130的电路参数可以同步调整，以保证第一波形斜率调整电路110与第二波形斜率调整电路130的电路参数相同，从而使得第一波形斜率调整电路110与第二波形斜率调整电路130分别输出的第四时钟信号和第五时钟信号的波形斜率相同且都满足预设条件。
可见，经由上述反馈调整，即使工艺角或温度发生了变化导致第一波形斜率调整电路110与第二波形斜率调整电路130当前的电路参数无法使得其输出的第四时钟信号和第五时钟信号的波形斜率满足预设条件，上述斜率反馈电路120也能即时捕捉到上述工艺角或温度变化导致的第四时钟信号波形斜率的变化，从而即时调整第一波形斜率调整电路110与第二波形斜率调整电路130的电路参数，使其分别输出的第四时钟信号和第五时钟信号的波形斜率能够再次满足预设条件，保证相位插值器的线性度不受工艺角或温度变化的影响而受损。
综上所述，本发明实施例提供的相位插值器，利用第一波形斜率调整电路和第二波形斜率调整电路分别对第一相位的第一时钟信号和第二相位的第二时钟信号的波形进行斜率调整，并结合斜率反馈电路判断第一波形斜率调整电路具体将第一时钟信号的斜率调整到何种程度为止，具体基于斜率反馈电路判断第一波形斜率调整电路输出的时钟信号的波形斜率是否满足预设条件，在不满足预设条件的情况下同步调整第一波形斜率调整电路和第二波形斜率调整电路的电路参数，使得第一波形斜率调整电路和第二波形斜率调整电路输出的时钟信号的波形斜率满足预设条件，从而保证相位插值器的线性度满足预设线性度要求；此外，即使工艺角或温度发生了变化，上述斜率反馈电路也能即时捕捉到上述工艺角或温度变化导致的第一波形斜率调整电路输出的时钟信号波形斜率的变化，从而即时调整第一波形斜率调整电路与第二波形斜率调整电路的电路参数，使其分别输出的第四时钟信号和第五时钟信号的波形斜率能够再次满足预设条件，保证相位插值器的线性度不受工艺角或温度变化的影响而受损。
下面对本发明提供的相位插值方法进行描述，下文描述的相位插值方法与上文描述的相位插值电路可相互对应参照。
基于上述任一实施例，图3是本发明提供的相位插值方法的流程示意图，该相位插值方法是建立在上述实施例提供的相位插值器基础上的。如图3所示，该方法包括：
步骤310，针对第一相位的第一时钟信号的第一波形斜率调整电路和针对第二相位的第二时钟信号的第二波形斜率调整电路接收到相应时钟信号后，基于所述第一波形斜率调整电路的当前电路参数和所述第二波形斜率调整电路的当前电路参数对相应时钟信号的波形进行斜率调整，得到所述第一波形斜率调整电路输出的第四时钟信号和所述第二波形斜率调整电路输出的第五时钟信号；
步骤320，相位插值电路中的多个并列的多路选择器接收到所述第四时钟信号和所述第五时钟信号后，基于所述多路选择器进行信号选择，并基于信号选择结果合成得到第三相位的第三时钟信号；
步骤330，针对第一相位的第一时钟信号的斜率反馈电路接收到所述第一波形斜率调整电路输出的第四时钟信号后，判断所述第四时钟信号的波形斜率是否满足预设条件，并基于所述斜率反馈电路的判断结果调整所述第一波形斜率调整电路与所述第二波形斜率调整电路的电路参数。
具体地，针对第一相位的第一时钟信号的第一波形斜率调整电路110接收到该第一时钟信号，针对第二相位的第二时钟信号的第二波形斜率调整电路130接收到该第二时钟信号后，会基于第一波形斜率调整电路110的当前电路参数和第二波形斜率调整电路130的当前电路参数对相应时钟信号的波形进行斜率调整，得到第一波形斜率调整电路110输出的第四时钟信号和第二波形斜率调整电路130输出的第五时钟信号。其中，第一波形斜率调整电路110和第二波形斜率调整电路130的电路结构和当前电路参数均相同，因此经由第一波形斜率调整电路110和第二波形斜率调整电路130调整后的第四时钟信号和第五时钟信号除了相位不同外，其波形斜率是相同的。
相位插值电路140中的多个并列的多路选择器150接收到上述第四时钟信号和第五时钟信号后，基于各个多路选择器150进行信号选择，并基于信号选择结果合成得到第三相位的第三时钟信号。其中，第三相位介于第一相位和第二相位之间（包含第一相位和第二相位）。具体而言，当第一波形斜率调整电路110输出的第一相位的第四时钟信号和第二波形斜率调整电路130输出的第二相位的第五时钟信号输入至各个多路选择器150后，每个多路选择器150均会根据控制信号从第四时钟信号和第五时钟信号中进行选择，多个多路选择器150的不同选择结果可以生成不同相位的时钟信号。此处，为了确保外部电路的性能，需要确保相位插值器的线性度满足预设要求，而相位插值器的线性度由上述第四时钟信号和第五时钟信号的波形斜率决定，如若需要满足预设的线性度要求，可以通过调整第一时钟信号和第二时钟信号的波形斜率使得调整后得到的第四时钟信号和第五时钟信号的斜率满足预设条件来实现。
因此，可以通过斜率反馈电路120辅助对第一时钟信号的斜率进行调整，判断第一波形斜率调整电路110将第一时钟信号的斜率调整到何种程度为止。其中，针对第一相位的第一时钟信号的斜率反馈电路120接收到第一波形斜率调整电路110输出的第四时钟信号后，会判断第四时钟信号的波形斜率是否满足预设条件，基于斜率反馈电路120的判断结果，可以适量调整第一波形斜率调整电路110与第二波形斜率调整电路130的电路参数。
在一些实施例中，如图4所示，针对第一相位的第一时钟信号的斜率反馈电路接收到所述第一波形斜率调整电路输出的第四时钟信号后，判断所述第四时钟信号的波形斜率是否满足预设条件，具体包括：
步骤410，基于所述斜率反馈电路中的比较器将所述第一波形斜率调整电路当前输出的第四时钟信号的波形与预设的固定阈值进行对比，并输出当前对比结果；
步骤420，若基于所述第二相位的第二时钟信号对所述比较器输出的当前对比结果进行采样的结果为0，则确定所述第一波形斜率调整电路当前输出的第四时钟信号的波形斜率满足预设条件；
步骤430，否则，确定所述第一波形斜率调整电路当前输出的第四时钟信号的波形斜率不满足预设条件。
具体而言，基于斜率反馈电路120中的比较器将第一波形斜率调整电路110当前输出的第四时钟信号的波形与预设的固定阈值（如0.9倍的电源电源）进行对比，并输出当前对比结果。其中，固定阈值可以基于预设线性度在单一工艺角和温度条件下预先实验得到，若任一时钟信号波形的上升沿能在固定时间内达到该固定阈值，则表明该时钟信号波形的斜率满足预设条件。因此，为了确认第一波形斜率调整电路110当前输出的第四时钟信号的波形斜率是否满足预设条件，可以基于比较器输出的当前对比结果，利用第二相位的第二时钟信号（例如phase90的时钟信号）对上述当前对比结果对应的波形进行采样（sample），根据采样结果判断第四时钟信号的波形斜率是否满足预设条件。此处，若采样结果为0，则表明第一波形斜率调整电路110输出的第四时钟信号的波形斜率满足预设条件；否则，表明第一波形斜率调整电路110输出的第四时钟信号的波形斜率不满足预设条件，需要再次调整。
因此，可以基于斜率反馈电路120的上述判断结果，调整第一波形斜率调整电路110的电路参数，使得调整后的第一波形斜率调整电路110输出的第四时钟信号的波形斜率满足预设条件。经过上述调整，当基于第二相位的第二时钟信号对比较器输出的当前对比结果进行采样的结果由非0切换为0时，即代表第一波形斜率调整电路110与第二波形斜率调整电路130的电路参数调整完毕，其输出的时钟信号的波形斜率满足预设条件。
在另一些实施例中，在确定所述第一波形斜率调整电路当前输出的第四时钟信号的波形斜率不满足预设条件时，可以通过调整第一波形斜率调整电路110与第二波形斜率调整电路130中数模转换器220的电阻值或电容值，实现第一波形斜率调整电路110与第二波形斜率调整电路130电路参数的调整，从而实现两者输出时钟信号的波形斜率的调整。具体在调整第一波形斜率调整电路110与第二波形斜率调整电路130中数模转换器220的电阻值或电容值时，可以基于预设步长逐步增加或降低第一波形斜率调整电路110与第二波形斜率调整电路130中数模转换器220的电阻值或电容值。其中，预设步长的大小表示了数模转换器220中电阻值或电容值的调整幅度，预设步长越大、调整幅度越大、对输入的时钟信号的波形斜率的改变越明显。
在确定第一波形斜率调整电路110与第二波形斜率调整电路130是否调整完毕时，是以基于第二相位的第二时钟信号对比较器输出的当前对比结果进行采样的结果由非0切换为0作为标志。当基于第二相位的第二时钟信号对比较器输出的当前对比结果进行采样的结果由非0切换为0，调整前后的两个电阻值/电容值之间，可能存在多个能够满足基于第二相位的第二时钟信号对比较器输出的当前对比结果进行采样的结果为0的参数，而由非0切换为0的最精确的电阻值/电容值就在这些参数之中。即，此时确定的电阻值/电容值的最大误差为预设步长。因此，在确定预设步长时，可以基于为相位插值器设置的线性度误差阈值确定该预设步长，相位插值器的线性度误差阈值越小，表明对于线性度的精度要求越高，则预设步长被设置得越小。
需要说明的是，第一波形斜率调整电路110与第二波形斜率调整电路130的电路参数可以同步调整，以保证第一波形斜率调整电路110与第二波形斜率调整电路130的电路参数相同，从而使得第一波形斜率调整电路110与第二波形斜率调整电路130分别输出的第四时钟信号和第五时钟信号的波形斜率相同且都满足预设条件。
因此，本发明实施例提供的相位插值方法，利用第一波形斜率调整电路和第二波形斜率调整电路分别对第一相位的第一时钟信号和第二相位的第二时钟信号的波形进行斜率调整，并结合斜率反馈电路判断第一波形斜率调整电路具体将第一时钟信号的斜率调整到何种程度为止，具体基于斜率反馈电路判断第一波形斜率调整电路输出的时钟信号的波形斜率是否满足预设条件，在不满足预设条件的情况下同步调整第一波形斜率调整电路和第二波形斜率调整电路的电路参数，使得第一波形斜率调整电路和第二波形斜率调整电路输出的时钟信号的波形斜率满足预设条件，从而保证相位插值器的线性度满足预设线性度要求；此外，即使工艺角或温度发生了变化，上述斜率反馈电路也能即时捕捉到上述工艺角或温度变化导致的第一波形斜率调整电路输出的时钟信号波形斜率的变化，从而即时调整第一波形斜率调整电路与第二波形斜率调整电路的电路参数，使其分别输出的第四时钟信号和第五时钟信号的波形斜率能够再次满足预设条件，保证相位插值器的线性度不受工艺角或温度变化的影响而受损。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种相位插值器，其特征在于，包括：
针对第一相位的第一时钟信号的第一波形斜率调整电路和斜率反馈电路，针对第二相位的第二时钟信号的第二波形斜率调整电路，以及包含多个并列的多路选择器的相位插值电路；
其中，用于调整输入时钟信号的波形斜率的所述第一波形斜率调整电路和所述第二波形斜率调整电路的输出端与所述相位插值电路中的每个多路选择器的输入端相连，所述相位插值电路用于输出第三相位的第三时钟信号；所述第一波形斜率调整电路的输出端和相应的斜率反馈电路的输入端相连，所述斜率反馈电路用于判断所述第一波形斜率调整电路输出的时钟信号的波形斜率是否满足预设条件，判断结果用于调整所述第一波形斜率调整电路的电路参数；所述第一波形斜率调整电路与所述第二波形斜率调整电路的结构和电路参数相同。
2.根据权利要求1所述的相位插值器，其特征在于，所述第一波形斜率调整电路或所述第二波形斜率调整电路具体包括：串联的驱动器和数模转换器；其中，所述数模转换器是基于RC低通滤波器构建的，所述斜率反馈电路判断所述第一波形斜率调整电路输出的时钟信号的波形斜率是否满足预设条件所得到的判断结果用于调整所述数模转换器的电路参数。
3.根据权利要求2所述的相位插值器，其特征在于，所述斜率反馈电路判断所述第一波形斜率调整电路输出的时钟信号的波形斜率是否满足预设条件所得到的判断结果用于调整所述数模转换器的电阻值或电容值。
4.根据权利要求2所述的相位插值器，其特征在于，所述驱动器包括串联的一个PMOS晶体管和一个NMOS晶体管。
5.根据权利要求1所述的相位插值器，其特征在于，所述斜率反馈电路包括一个比较器，所述比较器用于将所述第一波形斜率调整电路当前输出的时钟信号波形与预设的固定阈值进行对比，并输出当前对比结果；其中，当基于所述第二相位的第二时钟信号对所述当前对比结果进行采样的结果为0时，表明所述第一波形斜率调整电路输出的时钟信号的波形斜率满足预设条件。
6.一种基于如权利要求1至5任一项所述相位插值器的相位插值方法，其特征在于，包括：
针对第一相位的第一时钟信号的第一波形斜率调整电路和针对第二相位的第二时钟信号的第二波形斜率调整电路接收到相应时钟信号后，基于所述第一波形斜率调整电路的当前电路参数和所述第二波形斜率调整电路的当前电路参数对相应时钟信号的波形进行斜率调整，得到所述第一波形斜率调整电路输出的第四时钟信号和所述第二波形斜率调整电路输出的第五时钟信号；
相位插值电路中的多个并列的多路选择器接收到所述第四时钟信号和所述第五时钟信号后，基于所述多路选择器进行信号选择，并基于信号选择结果合成得到第三相位的第三时钟信号；
针对第一相位的第一时钟信号的斜率反馈电路接收到所述第一波形斜率调整电路输出的第四时钟信号后，判断所述第四时钟信号的波形斜率是否满足预设条件，并基于所述斜率反馈电路的判断结果调整所述第一波形斜率调整电路与所述第二波形斜率调整电路的电路参数。
7.根据权利要求6所述的相位插值方法，其特征在于，所述针对第一相位的第一时钟信号的斜率反馈电路接收到所述第一波形斜率调整电路输出的第四时钟信号后，判断所述第四时钟信号的波形斜率是否满足预设条件，具体包括：
基于所述斜率反馈电路中的比较器将所述第一波形斜率调整电路当前输出的第四时钟信号的波形与预设的固定阈值进行对比，并输出当前对比结果；
若基于所述第二相位的第二时钟信号对所述比较器输出的当前对比结果进行采样的结果为0，则确定所述第一波形斜率调整电路当前输出的第四时钟信号的波形斜率满足预设条件；
否则，确定所述第一波形斜率调整电路当前输出的第四时钟信号的波形斜率不满足预设条件。
8.根据权利要求6所述的相位插值方法，其特征在于，所述基于所述斜率反馈电路的判断结果调整所述第一波形斜率调整电路与所述第二波形斜率调整电路的电路参数，具体包括：
在确定所述第一波形斜率调整电路当前输出的第四时钟信号的波形斜率不满足预设条件时，调整所述第一波形斜率调整电路与所述第二波形斜率调整电路中数模转换器的电阻值或电容值。
9.根据权利要求8所述的相位插值方法，其特征在于，所述调整所述第一波形斜率调整电路与所述第二波形斜率调整电路中数模转换器的电阻值或电容值，具体包括：
基于预设步长增加或降低所述第一波形斜率调整电路与所述第二波形斜率调整电路中数模转换器的电阻值或电容值。
10.根据权利要求9所述的相位插值方法，其特征在于，所述预设步长是基于所述相位插值器的线性度误差阈值确定的，所述相位插值器的线性度误差阈值越小，所述预设步长越小。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310507265.XA CN116418324B (zh) | 2023-05-05 | 2023-05-05 | 一种相位插值器和相位插值方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310507265.XA CN116418324B (zh) | 2023-05-05 | 2023-05-05 | 一种相位插值器和相位插值方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116418324A CN116418324A (zh) | 2023-07-11 |
| CN116418324B true CN116418324B (zh) | 2023-10-10 |
Family
ID=87049510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310507265.XA Active CN116418324B (zh) | 2023-05-05 | 2023-05-05 | 一种相位插值器和相位插值方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116418324B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013201693A (ja) * | 2012-03-26 | 2013-10-03 | Toshiba Corp | 位相補間器および位相補間方法 |
| CN105247789A (zh) * | 2013-06-28 | 2016-01-13 | 英特尔公司 | 用于电压调节器的脉冲宽度模块化 |
| CN112202426A (zh) * | 2020-10-16 | 2021-01-08 | 中国科学院微电子研究所 | 应用于多速率的高线性度的相位插值器及采用其的电路 |
| CN114421967A (zh) * | 2022-01-24 | 2022-04-29 | 高澈科技(上海)有限公司 | 相位插值电路、锁相环、芯片及电子设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7205811B2 (en) * | 2005-03-31 | 2007-04-17 | Agere Systems Inc. | Methods and apparatus for maintaining desired slope of clock edges in a phase interpolator using an adjustable bias |
| CN103036537B (zh) * | 2011-10-09 | 2016-02-17 | 瑞昱半导体股份有限公司 | 相位内插器、多相位内插装置及内插时钟的产生方法 |
-
2023
- 2023-05-05 CN CN202310507265.XA patent/CN116418324B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013201693A (ja) * | 2012-03-26 | 2013-10-03 | Toshiba Corp | 位相補間器および位相補間方法 |
| CN105247789A (zh) * | 2013-06-28 | 2016-01-13 | 英特尔公司 | 用于电压调节器的脉冲宽度模块化 |
| CN112202426A (zh) * | 2020-10-16 | 2021-01-08 | 中国科学院微电子研究所 | 应用于多速率的高线性度的相位插值器及采用其的电路 |
| CN114421967A (zh) * | 2022-01-24 | 2022-04-29 | 高澈科技(上海)有限公司 | 相位插值电路、锁相环、芯片及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116418324A (zh) | 2023-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4589969B2 (ja) | 補償回路及び方法 | |
| US6853225B2 (en) | Delay locked loop circuit with duty cycle correction function | |
| WO2010013385A1 (ja) | 時間測定回路、時間測定方法、それらを用いた時間デジタル変換器および試験装置 | |
| KR100534211B1 (ko) | 반도체 장치에 있어서의 듀티 사이클 보정회로 | |
| US10135429B2 (en) | Clock correction device and clock correcting method | |
| JP2010207022A (ja) | Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御方法 | |
| US9009520B2 (en) | Closed-loop multiphase slew rate controller for signal drive in a computer system | |
| EP2144373A1 (en) | Method and apparatus for achieving 50% duty cycle on the output vco of a phased locked loop | |
| US11342892B2 (en) | Amplifier and signal processing circuit | |
| US20070152727A1 (en) | Clock signal generating apparatus and clock signal receiving apparatus | |
| CN117097330A (zh) | 延迟自校准电路、直接数字频率合成器及延迟自校准方法 | |
| CN116418324B (zh) | 一种相位插值器和相位插值方法 | |
| EP1811659A1 (en) | Amplitude variable driver circuit and testing apparatus | |
| JP2009008625A (ja) | 半導体装置 | |
| CN116760389A (zh) | 占空比校准电路、方法和装置 | |
| US8063682B2 (en) | Semiconductor circuit for performing signal processing | |
| JPH11250408A (ja) | 遅延量校正回路及び方法 | |
| US6664831B2 (en) | Circuit for post-silicon control of delay locked loop charge pump current | |
| US5894081A (en) | Method and apparatus for adjusting output signals from a semiconductor device to fulfill a timing specification | |
| US11456749B2 (en) | Timing margin detecting circuit, timing margin detecting method and clock and data recovery system | |
| US20090278578A1 (en) | Delay locked loop circuit and delay locking method | |
| US20090158100A1 (en) | Jitter applying circuit and test apparatus | |
| JP2006074415A (ja) | Ａ／ｄ変換器およびサンプリングクロックのデューティ制御方法 | |
| CN112530483A (zh) | 存储器控制器以及存储器数据接收方法 | |
| US8508277B2 (en) | Phase interpolator, reception circuit and information processing apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |