CN116413962B - 液晶显示面板及其制备方法、液晶显示装置 - Google Patents
液晶显示面板及其制备方法、液晶显示装置 Download PDFInfo
- Publication number
- CN116413962B CN116413962B CN202310682437.7A CN202310682437A CN116413962B CN 116413962 B CN116413962 B CN 116413962B CN 202310682437 A CN202310682437 A CN 202310682437A CN 116413962 B CN116413962 B CN 116413962B
- Authority
- CN
- China
- Prior art keywords
- pull
- liquid crystal
- crystal display
- layer
- down signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 129
- 238000002360 preparation method Methods 0.000 title abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000003990 capacitor Substances 0.000 claims description 33
- 238000003860 storage Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 abstract description 5
- 239000000853 adhesive Substances 0.000 abstract description 4
- 230000001070 adhesive effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 7
- 101150037603 cst-1 gene Proteins 0.000 description 6
- 238000002161 passivation Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 4
- 101100006548 Mus musculus Clcn2 gene Proteins 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请提供一种液晶显示面板及其制备方法、液晶显示装置;该液晶显示面板通过使下拉信号线在衬底上的投影与栅极层中的任一走线在衬底上的投影存在间距,使得下拉信号线下未垫设其他金属,则在制备液晶显示面板时,下拉信号线上的光刻胶与其他区域的光刻胶的厚度相近甚至相等,增强了下拉信号线上的光刻胶的附着力,避免下拉信号线上的光刻胶剥离,从而保护了下拉信号线,避免下拉信号线断线失效,且由于去除了垫设金属,相应的可以增加下拉信号线的宽度,进一步避免下拉信号线断线,且减小了下拉信号线的阻抗,降低了液晶显示面板的功耗,提高了液晶显示面板的显示均一性。
Description
技术领域
本申请涉及显示技术领域,尤其是涉及一种液晶显示面板及其制备方法、液晶显示装置。
背景技术
TFT-LCD(thin film transistor-liquid crystal display,薄膜晶体管液晶显示器)由于寿命长、技术成熟、价格低等优势被广泛使用。现有液晶显示器件为了解决色偏问题,会将子像素的发光区域分为主像素区和副像素区,并通过下拉单元拉低副像素区的电压,使主像素区和副像素区的电压不一致,从而改善色偏。同时,现有液晶显示器件为了提高制备效率,会采用一次湿刻工艺蚀刻源漏极层和有源层,但由于下拉单元处的高度较大,导致下拉单元上的光刻胶较薄,在对源漏极层和有源层进行湿刻时,容易出现下拉单元上的光刻胶剥离的问题,进而导致蚀刻液直接刻蚀下拉单元,下拉单元出现断线失效的问题,导致液晶显示器件显示异常。
所以,现有液晶显示器件存在下拉单元上的光刻胶容易剥离,导致下拉单元被蚀刻液直接蚀刻出现断线失效的技术问题。
发明内容
本申请实施例提供一种液晶显示面板及其制备方法、液晶显示装置,用以缓解现有液晶显示器件存在下拉单元上的光刻胶容易剥离,导致下拉单元被蚀刻液直接蚀刻出现断线失效的技术问题。
本申请实施例提供一种液晶显示面板,该液晶显示面板包括多条扫描线与多条数据线,所述多条扫描线与多条数据线限定出多个子像素单元,至少一个所述子像素单元连接一条扫描线和一条数据线,所述子像素单元包括:
主子像素单元,包括第一晶体管;
副子像素单元,包括第二晶体管和第三晶体管;
下拉信号线,所述下拉信号线连接所述第三晶体管;
其中,所述液晶显示面板还包括衬底和栅极层,所述下拉信号线在所述衬底上的投影与所述栅极层中的任一走线在所述衬底上的投影存在间距。
在一些实施例中,所述下拉信号线包括第一部分和第二部分,所述第一部分和所述第二部分中的一个与所述主子像素单元对应设置,所述第一部分和所述第二部分中的另一个与所述副子像素单元对应设置,所述液晶显示面板还包括连接线,所述第一部分和所述第二部分通过所述连接线连接,所述连接线与所述第三晶体管连接。
在一些实施例中,所述第一部分与所述主子像素单元对应设置,所述第二部分与所述副子像素单元对应设置,所述第一部分的宽度大于所述第二部分的宽度。
在一些实施例中,所述第一部分的宽度等于所述第二部分的宽度,所述第一部分的宽度大于或者等于所述连接线的宽度。
在一些实施例中,所述下拉信号线的宽度等于所述数据线的宽度。
在一些实施例中,所述液晶显示面板还包括栅极绝缘层,所述栅极绝缘层设置于所述栅极层远离所述衬底的一侧,在对应所述下拉信号线的区域,所述栅极绝缘层与所述衬底直接接触。
在一些实施例中,所述液晶显示面板还包括:
源漏极层,设置于所述栅极绝缘层远离所述衬底的一侧,所述源漏极层包括下拉信号线;
像素电极层,设置于所述源漏极层远离所述栅极绝缘层的一侧,所述像素电极层包括像素电极;
其中,所述像素电极包括主干电极和分支电极,所述下拉信号线在所述衬底上的投影与所述主干电极在所述衬底上的投影存在重合,所述下拉信号线的宽度小于或者等于所述主干电极的宽度。
在一些实施例中,所述主子像素单元还包括第一存储电容,所述副子像素单元还包括第二存储电容,所述第一存储电容的第一极板与所述第二晶体管连接,所述第一存储电容的第二极板与公共信号线连接,所述第二存储电容的第一极板与所述第三晶体管连接,所述第二存储电容的第二极板与所述公共信号线连接。
同时,本申请实施例提供一种液晶显示面板制备方法,该液晶显示面板制备方法制备如上述实施例任一所述的液晶显示面板,所述液晶显示面板制备方法包括:
提供衬底;
在所述衬底上形成栅极层;
在所述栅极层上依次形成半导体层和金属层;
在所述金属层上形成光刻胶层,并图案化所述光刻胶层;所述光刻胶层位于下拉信号线上的部分与所述光刻胶层位于数据线上的部分的厚度相等;
对所述半导体层和所述金属层进行湿刻形成有源层和源漏极层;
去除所述光刻胶,得到液晶显示面板。
同时,本申请实施例提供一种液晶显示装置,该液晶显示装置包括如上述实施例任一所述的液晶显示面板。
有益效果:本申请提供一种液晶显示面板及其制备方法、液晶显示装置;该液晶显示面板包括多条扫描线与多条数据线,多条扫描线与多条数据线限定出多个子像素单元,至少一个子像素单元连接一条扫描线和一条数据线,子像素单元包括主子像素单元、副子像素单元和下拉信号线,主子像素单元包括第一晶体管、副子像素单元包括第二晶体管和第三晶体管,下拉信号线连接第三晶体管,其中,液晶显示面板还包括衬底和栅极层,下拉信号线在衬底上的投影与栅极层中的任一走线在衬底上的投影存在间距。本申请通过使下拉信号线在衬底上的投影与栅极层中的任一走线在衬底上的投影存在间距,使得下拉信号线下未垫设其他金属,则在制备液晶显示面板时,下拉信号线上的光刻胶与其他区域的光刻胶的厚度相近甚至相等,增强了下拉信号线上的光刻胶的附着力,避免下拉信号线上的光刻胶剥离,从而保护了下拉信号线,避免下拉信号线断线失效,且由于去除了垫设金属,相应的可以增加下拉信号线的宽度,进一步避免下拉信号线断线,且减小了下拉信号线的阻抗,降低了液晶显示面板的功耗,提高了液晶显示面板的显示均一性。
附图说明
下面结合附图,通过对本申请的具体实施方式详细描述,将使本申请的技术方案及其它有益效果显而易见。
图1为现有液晶显示器件的示意图。
图2为本申请实施例提供的液晶显示面板的电路图。
图3为本申请实施例提供的液晶显示面板的第一种示意图。
图4为本申请实施例提供的液晶显示面板的第二种示意图。
图5为图4中的液晶显示面板的栅极层的分解图。
图6为图4中的液晶显示面板的源漏极层的分解图。
图7为图4中的液晶显示面板的像素电极层的分解图。
图8为本申请实施例提供的液晶显示面板制备方法的流程图。
图9为本申请实施例提供的液晶显示装置的示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
如图1所示,现有液晶显示器件包括基板11、栅极层、栅极绝缘层13、有源层和源漏极层,现有液晶显示器件为了提高制备效率,会采用一次湿刻工艺蚀刻源漏极层和有源层,但由于下拉单元14下垫设有金属线12,导致下拉单元14处的高度较大,导致下拉单元14上的光刻胶15较薄,在固定曝光剂量下,位于下拉单元14上的光刻胶15的宽度较小,进而导致下拉单元14的线宽较小,在对源漏极层和有源层进行湿刻时,容易出现下拉单元14上的光刻胶15剥离的问题,进而导致蚀刻液直接刻蚀下拉单元14,且为了使源漏极层和有源层的厚度达到目标厚度,会增加蚀刻时间,导致下拉单元14出现断线失效的问题,导致液晶显示器件显示异常。所以,现有液晶显示器件存在下拉单元上的光刻胶容易剥离,导致下拉单元被蚀刻液直接蚀刻出现断线失效的技术问题。
图2为本申请实施例提供的液晶显示面板的电路图。图3为本申请实施例提供的液晶显示面板的第一种示意图。图4为本申请实施例提供的液晶显示面板的第二种示意图。图5为图4中的液晶显示面板的栅极层的分解图。图6为图4中的液晶显示面板的源漏极层的分解图。图7为图4中的液晶显示面板的像素电极层的分解图。
如图2至图7所示,本申请实施例提供一种液晶显示面板,该液晶显示面板2包括多条扫描线221与多条数据线254,所述多条扫描线221与多条数据线254限定出多个子像素单元30,至少一个所述子像素单元30连接一条扫描线221和一条数据线254,所述子像素单元30包括:
主子像素单元31,包括第一晶体管T1;
副子像素单元32,包括第二晶体管T2和第三晶体管T3;
下拉信号线251,所述下拉信号线251连接所述第三晶体管T3;
其中,所述液晶显示面板2还包括衬底21和栅极层22,所述下拉信号线251在所述衬底21上的投影与所述栅极层22中的任一走线在所述衬底21上的投影存在间距。
本申请实施例提供一种液晶显示面板,该液晶显示面板通过使下拉信号线在衬底上的投影与栅极层中的任一走线在衬底上的投影存在间距,使得下拉信号线下未垫设其他金属,则在制备液晶显示面板时,下拉信号线上的光刻胶与其他区域的光刻胶的厚度相近甚至相等,增强了下拉信号线上的光刻胶的附着力,避免下拉信号线上的光刻胶剥离,从而保护了下拉信号线,避免下拉信号线断线失效,且由于去除了垫设金属,相应的可以增加下拉信号线的宽度,进一步避免下拉信号线断线,且减小了下拉信号线的阻抗,降低了液晶显示面板的功耗,提高了液晶显示面板的显示均一性。
需要说明的是,由于本申请实施例以电路图、膜层图分别示出液晶显示面板的结构,因此,会存在电路图和膜层图中的同一结构采用不同标号的情况,具体的,例如在图2中,数据线以标号Data示出,在图6中,数据线以标号254示出,但可以理解的是,图2中的数据线Data和图6中的数据线254为同一结构的电路示意和膜层示意。同理,对于其他结构,可以参见数据线的说明,在下述实施例中不再说明。
需要说明的是,在本申请实施例中的附图中,对各结构进行了标注,可以理解的是,由于在液晶显示面板的制备过程中,相互连接的部分会同时形成,不会存在界线,因此,部分标号标注的部分可以为包含多个结构,例如在图6中,标号257标注的部分既包括第二存储电容Cst2的第一极板,同时,第二存储电容Cst2的第一极板与第三晶体管的源极连接,则标号257标注的部分还包括第三晶体管的源极,本申请实施例以标号257为第二存储电容Cst2的第一极板的标号为例进行说明。同理,对于其他标号,可以参见标号257的说明,该标号代指的具体结构参见下述实施例。
需要说明的是,下拉信号线在衬底上的投影与栅极层中的任一走线在衬底上的投影存在间距是指,栅极层包括多条走线,下拉信号线与栅极层的每一条走线在衬底上的投影都不交叠。
需要说明的是,在图4中标识出了主子像素单元31和副子像素单元32,可以理解的是,由于各元件可能会重叠或者共用同一结构,因此,标识的主子像素单元31和标识的副子像素单元32可以包括其他结构,例如第一晶体管和第二晶体管的源极共用同一结构,因此,该结构既属于主子像素单元31、又属于副子像素单元32;例如下拉信号线会与主子像素单元31和副子像素单元32存在重叠,因此,在图4中标识的主子像素单元31和副子像素单元32包括了下拉信号线。可以理解的是,主子像素单元31、副子像素单元32包括的具体元件和结构可以参见下述说明。
具体的,相较于直接增加下拉信号线上方的光刻胶的厚度,同时需要增加其他区域的光刻胶的厚度,会导致其他位置的信号线的线宽增加、线距减小,不同信号线之间的短路风险增加,本申请通过去除位于下拉信号线下的垫设金属,不会增加其他区域的光刻胶的厚度,仅会使下拉信号线上的光刻胶的厚度与其他区域的光刻胶的厚度相近甚至相等,从而不会增加其他位置的信号线的线宽、不会减小线距,降低了不同信号线之间的短路风险。
针对下拉信号线设置于主子显示单元和副子像素单元中的一侧可能导致显示不均的问题。在一种实施例中,如图2至图6所示,所述下拉信号线251包括第一部分251a和第二部分251b,所述第一部分251a和所述第二部分251b中的一个与所述主子像素单元31对应设置,所述第一部分251a和所述第二部分251b中的另一个与所述副子像素单元32对应设置,所述液晶显示面板2还包括连接线255,所述第一部分251a和所述第二部分251b通过所述连接线255连接,所述连接线255与所述第三晶体管连接。本申请通过使第一部分和第二部分分别设置于主子像素单元对应区域和副子像素单元对应区域,避免下拉信号线设置不均导致主子像素单元和副子像素单元的亮度不符合需求,进而导致显示不均,提高了显示面板的显示均一性。
具体的,在连接第一部分和第二部分时,可以使第一部分和第二部分通过连接线连接,连接线与第三晶体管连接,则可以实现下拉信号线与第三晶体管的连接。
具体的,连接线在衬底上的投影与扫描线在衬底上的投影存在重合。
在一种实施例中,如图2至图6所示,所述第一部分251a与所述主子像素单元31对应设置,所述第二部分251b与所述副子像素单元32对应设置,所述第一部分251a的宽度L1大于所述第二部分251b的宽度L2。通过使第一部分的宽度大于第二部分的宽度,则在调整主子像素区和副子像素区的驱动电压使主子像素单元和副子像素单元存在一定的电压差,避免色偏时,可以通过第一部分和第二部分改变主子像素单元和副子像素单元内的负载,使主子像素单元和副子像素单元的负载不一致,且主子像素单元内的负载更小,从而减小主子像素单元和副子像素单元的驱动电压的压差,降低功耗。
具体的,通过增加主子像素单元对应的第一部分的宽度,使得第一部分的阻抗减小,减小主子像素单元的负载,从而可以降低功耗。
具体的,上述实施例以第一部分与主子像素单元对应设置,第二部分与副子像素单元对应设置,第一部分的宽度大于第二部分的宽度为例进行说明,但本申请实施例不限于此,例如,第一部分与主子像素单元对应设置,第二部分与副子像素单元对应设置,第一部分的宽度小于第二部分的宽度。
针对改变下拉信号线的宽度需要更改源漏极层的光罩,导致成本较高的问题。在一种实施例中,所述下拉信号线的宽度等于所述连接线的宽度。通过使下拉信号线的宽度等于连接线的宽度,使得在形成下拉信号线时,无须更改光罩,降低成本。
具体的,对于下拉信号线的宽度,在下拉信号线中各个部分的宽度相等时,下拉信号线的宽度为下拉信号线中任一部分的宽度;在下拉信号线中各个部分的宽度不等时,下拉信号线的宽度可以为下拉信号线的最大宽度,下拉信号线的宽度也可以为下拉信号线的最小宽度。
针对下拉信号线的宽度较小仍然可能存在断线的问题。在一种实施例中,如图6所示,所述第一部分251a的宽度L1等于所述第二部分251b的宽度L2,所述第一部分251a的宽度大于所述连接线255的宽度L3。通过使第一部分的宽度等于第二部分的宽度,第一部分的宽度大于连接线的宽度,则可以增加下拉信号线的宽度,进一步避免下拉信号线断线,且可以减小下拉信号线的阻抗,降低液晶显示面板的功耗。
具体的,在使第一部分的宽度大于连接线的宽度时,考虑到本申请去除了下拉信号线下的垫设金属,相应的,位于下拉信号线上的光刻胶的厚度增加,下拉信号线上的光刻胶的宽度增大,相应的,在刻蚀形成下拉信号线时,下拉信号线的宽度可能也会增加,则可以在不改变光罩时增加下拉信号线的宽度。但考虑到不改变光罩时,下拉信号线的宽度不会增加或者增加幅度较小,本申请实施例可以改变光罩,增大下拉信号线的宽度。
在一种实施例中,如图6所示,所述下拉信号线251的宽度(例如为第一部分251a的宽度L1)等于所述数据线254的宽度L4。通过使下拉信号线的宽度等于数据线的宽度,进一步避免下拉信号线断线,且可以减小下拉信号线的阻抗,降低液晶显示面板的功耗。
针对下拉单元处的高度较大导致光刻胶的厚度较小,下拉单元容易断线的问题。在一种实施例中,如图2所示,所述液晶显示面板2还包括栅极绝缘层23,所述栅极绝缘层23设置于所述栅极层22远离所述衬底21的一侧,在对应所述下拉信号线251的区域,所述栅极绝缘层23与所述衬底21直接接触。通过使栅极绝缘层与衬底直接接触,使得下拉信号线下未垫设其他金属,则可以在制备液晶显示面板时,使下拉信号线上的光刻胶与其他区域的光刻胶的厚度相近甚至相等,避免光刻胶剥离,避免下拉信号线受损,且使下拉信号线上的光刻胶的宽度较大,从而可以增加下拉信号线的宽度,避免下拉信号线断线,提高液晶显示面板的良率。
具体的,本申请实施例以下拉信号线对应区域内,栅极绝缘层与衬底直接接触为例进行说明,但本申请实施例不限于此,例如,衬底上设有缓冲层、阻挡层,则可以使栅极绝缘层与缓冲层或者阻挡层直接接触。
针对增大下拉信号线的宽度可能导致液晶显示面板的开口率降低的问题。在一种实施例中,如图3至图6所示,所述液晶显示面板2还包括:
源漏极层25,设置于所述栅极绝缘层23远离所述衬底21的一侧,所述源漏极层25包括下拉信号线251;
像素电极层27,设置于所述源漏极层25远离所述栅极绝缘层23的一侧,所述像素电极层27包括像素电极271;
其中,所述像素电极271包括主干电极271a和分支电极271b,所述下拉信号线251在所述衬底21上的投影与所述主干电极271a在所述衬底21上的投影存在重合,所述下拉信号线251的宽度(例如第一部分251a的宽度L1)小于或者等于所述主干电极271a的宽度L5。通过使下拉信号线与像素电极中的主干电极对应设置,且使得下拉信号线的宽度小于或者等于主干电极的宽度,避免增大下拉信号线的宽度大于液晶显示面板的开口率降低。
具体的,如图4、图6、图7所示,可以看到下拉信号线251与主干电极271a在衬底上的投影存在重叠,且下拉信号线251的宽度等于主干电极271a的宽度L5,使得下拉信号线可以隐藏在主干电极下,避免下拉信号线占用发光区域的面积,提高液晶显示面板的开口率,且下拉信号线的宽度增加,进一步降低了下拉信号线断线的风险,提高了液晶显示面板的良率,且减小了下拉信号线的阻抗,降低了液晶显示面板的功耗。
具体的,上述实施例以下拉信号线的宽度小于或者等于主干电极的宽度为例进行了说明,但本申请实施例不限于此,例如现有液晶显示器件会在对应主干电极的区域设置公共走线,公共走线的宽度可能大于主干电极的宽度,而本申请未在对应主干电极的区域设置公共走线,则可以使下拉信号线的宽度大于主干电极的宽度,且使得下拉信号线的宽度小于或者等于公共走线的宽度,仍然可以达到不增加液晶显示面板的开口率的效果,且进一步增加了下拉信号线的宽度,进一步降低了下拉信号线断线的风险,提高了液晶显示面板的良率,且进一步减小了下拉信号线的阻抗,降低了液晶显示面板的功耗。
具体的,如图2所示,所述源漏极层25还包括源极252和漏极253。
具体的,本申请实施例以子像素单元为八畴设计为例进行了说明,但本申请实施例不限于此,例如子像素单元可以为两畴设计、四畴设计。
在一种实施例中,如图2至图6所示,所述主子像素单元31还包括第一存储电容Cst1,所述副子像素单元32还包括第二存储电容Cst2,所述第一存储电容Cst1的第一极板256与所述第一晶体管T1连接,所述第一存储电容Cst1的第二极板与公共信号线222连接,所述第二存储电容Cst2的第一极板257与所述第三晶体管T3连接,所述第二存储电容Cst2的第二极板与所述公共信号线222连接。通过使第一存储电容的第二极板与公共信号线连接,使第二存储电容的第二极板与公共信号线连接,使得在去除下拉信号线下的垫设金属后,第一存储电容和第二存储电容能够正常工作,使液晶显示面板正常工作。
具体的,如图2所示,第一存储电容Cst1的第二极板与公共信号线Acom连接,第二存储电容Cst1的第二极板与公共信号线Acom连接。
在一种实施例中,如图2至图6所示,所述第一晶体管T1、所述第二晶体管T2和所述第三晶体管T3的栅极连接至扫描线Scan,所述第一晶体管T1的第一电极连接和所述第二晶体管T2的第一电极连接至数据线Data,所述第一晶体管T1的第二电极连接至第一存储电容Cst1,所述第二晶体管T2的第二电极与所述第三晶体管T3的第一电极连接,所述第三晶体管T3的第二电极与下拉信号线251连接。通过使第三晶体管的第一电极与第二晶体管连接,第三晶体管的第二电极与下拉信号线连接,使得下拉信号线可以拉低副子像素单元的电压,使主子像素单元和副子像素单元存在压差,从而改善液晶显示面板的色偏问题。
在一种实施例中,如图2所示,主子像素单元31还包括第一液晶电容Clc1,副子像素单元32还包括第二液晶电容Clc2,第一液晶电容Clc1的第一极板与第一晶体管T1的第二电极连接,第一液晶电容Clc1的第二极板与公共电极线Ccom连接,第二液晶电容Clc2的第一极板与第二晶体管T2的第二电极连接,第二液晶电容Clc2的第二极板与公共电极线Ccom连接。
具体的,如图2所示,所述液晶显示面板2还包括有源层24,所述有源层24设置于所述源漏极层25和所述栅极绝缘层23之间。
具体的,如图2所示,所述液晶显示面板2还包括平坦化层26,所述平坦化层26设置于所述像素电极层27和所述源漏极层25之间。
在一种实施例中,液晶显示面板还包括色阻层和钝化层,钝化层设置于源漏极层和平坦化层之间,色阻层设置于钝化层和平坦化层之间。
在一种实施例中,液晶显示面板还包括液晶层、公共电极层和色阻层,公共电极层设置于液晶层远离像素电极层的一侧,色阻层设置于公共电极层远离液晶层的一侧。
同时,本申请实施例提供一种液晶显示面板制备方法,该液晶显示面板制备方法制备如上述实施例任一所述的液晶显示面板。
具体的,如图8所示,液晶显示面板制备方法包括:
S1,提供衬底;
S2,在衬底上形成栅极层;
S3,在栅极层上依次形成半导体层和金属层;
S4,在金属层上形成光刻胶层,并图案化光刻胶层;光刻胶层位于下拉信号线上的部分与光刻胶层位于数据线上的部分的厚度相等;
S5,对半导体层和金属层进行湿刻形成有源层和源漏极层;
S6,去除光刻胶,得到液晶显示面板。
本申请实施例提供一种液晶显示面板制备方法,该液晶显示面板制备方法通过在金属层上形成光刻胶,使光刻胶层位于下拉信号线上的部分与光刻胶层位于数据线上的部分的厚度相等,则在图案化光刻胶时,位于下拉信号线上的光刻胶的宽度等于数据线上的光刻胶的宽度,且下拉信号线上的光刻胶层的厚度等于数据线上的光刻胶的厚度,降低了光刻胶剥离的风险,保护了下拉信号线,避免下拉信号线断线失效,且可以增加下拉信号线的宽度,进一步避免下拉信号线断线,且减小了下拉信号线的阻抗,降低了液晶显示面板的功耗,提高了液晶显示面板的显示均一性。
在一种实施例中,光刻胶层超出下拉信号线的部分的宽度范围为2微米至4微米。
在一种实施例中,光刻胶层的厚度范围为0.5微米至1.5微米,光刻胶层位于下拉信号线上的部分的厚度范围为0.5微米至1.5微米。
在一种实施例中,光刻胶层位于下拉信号线上的部分的宽度范围为4微米至10微米。
具体的,在去除光刻胶,得到液晶显示面板的步骤后,还包括:在源漏极层上形成钝化层,在钝化层上形成色阻层,在色阻层上形成平坦化层,在平坦化层上形成像素电极层。
同时,本申请实施例提供一种液晶显示装置,该液晶显示装置包括如上述实施例任一所述的液晶显示面板。
具体的,如图9所示,液晶显示装置还包括背光模组41。
根据上述实施例可知:
本申请实施例提供一种液晶显示面板及其制备方法、液晶显示装置;该液晶显示面板包括多条扫描线与多条数据线,多条扫描线与多条数据线限定出多个子像素单元,至少一个子像素单元连接一条扫描线和一条数据线,子像素单元包括主子像素单元、副子像素单元和下拉信号线,主子像素单元包括第一晶体管、副子像素单元包括第二晶体管和第三晶体管,下拉信号线连接第三晶体管,其中,液晶显示面板还包括衬底和栅极层,下拉信号线在衬底上的投影与栅极层中的任一走线在衬底上的投影存在间距。本申请通过使下拉信号线在衬底上的投影与栅极层中的任一走线在衬底上的投影存在间距,使得下拉信号线下未垫设其他金属,则在制备液晶显示面板时,下拉信号线上的光刻胶与其他区域的光刻胶的厚度相近甚至相等,增强了下拉信号线上的光刻胶的附着力,避免下拉信号线上的光刻胶剥离,从而保护了下拉信号线,避免下拉信号线断线失效,且由于去除了垫设金属,相应的可以增加下拉信号线的宽度,进一步避免下拉信号线断线,且减小了下拉信号线的阻抗,降低了液晶显示面板的功耗,提高了液晶显示面板的显示均一性。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种液晶显示面板及其制备方法、液晶显示装置进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (7)
1.一种液晶显示面板,其特征在于,包括多条扫描线与多条数据线,所述多条扫描线与多条数据线限定出多个子像素单元,至少一个所述子像素单元连接一条扫描线和一条数据线,所述子像素单元包括:
主子像素单元,包括第一晶体管;
副子像素单元,包括第二晶体管和第三晶体管;
下拉信号线,所述下拉信号线连接所述第三晶体管;
其中,所述液晶显示面板还包括衬底和栅极层,所述下拉信号线在所述衬底上的投影与所述栅极层中的任一走线在所述衬底上的投影存在间距;所述下拉信号线包括第一部分和第二部分,所述第一部分和所述第二部分中的一个与所述主子像素单元对应设置,所述第一部分和所述第二部分中的另一个与所述副子像素单元对应设置,所述液晶显示面板还包括连接线,所述第一部分和所述第二部分通过所述连接线连接,所述连接线与所述第三晶体管连接,所述第一部分与所述主子像素单元对应设置,所述第二部分与所述副子像素单元对应设置,所述第一部分的宽度大于所述第二部分的宽度。
2.如权利要求1所述的液晶显示面板,其特征在于,所述第一部分的宽度等于所述数据线的宽度。
3.如权利要求1所述的液晶显示面板,其特征在于,所述液晶显示面板还包括栅极绝缘层,所述栅极绝缘层设置于所述栅极层远离所述衬底的一侧,在对应所述下拉信号线的区域,所述栅极绝缘层与所述衬底直接接触。
4.如权利要求3所述的液晶显示面板,其特征在于,所述液晶显示面板还包括:
源漏极层,设置于所述栅极绝缘层远离所述衬底的一侧,所述源漏极层包括下拉信号线;
像素电极层,设置于所述源漏极层远离所述栅极绝缘层的一侧,所述像素电极层包括像素电极;
其中,所述像素电极包括主干电极和分支电极,所述下拉信号线在所述衬底上的投影与所述主干电极在所述衬底上的投影存在重合,所述下拉信号线的宽度小于或者等于所述主干电极的宽度。
5.如权利要求1所述的液晶显示面板,其特征在于,所述主子像素单元还包括第一存储电容,所述副子像素单元还包括第二存储电容,所述第一存储电容的第一极板与所述第二晶体管连接,所述第一存储电容的第二极板与公共信号线连接,所述第二存储电容的第一极板与所述第三晶体管连接,所述第二存储电容的第二极板与所述公共信号线连接。
6.一种液晶显示面板制备方法,其特征在于,制备如权利要求1至5任一所述的液晶显示面板,所述液晶显示面板制备方法包括:
提供衬底;
在所述衬底上形成栅极层;
在所述栅极层上依次形成半导体层和金属层;
在所述金属层上形成光刻胶层,并图案化所述光刻胶层;所述光刻胶层位于下拉信号线上的部分与所述光刻胶层位于数据线上的部分的厚度相等;
对所述半导体层和所述金属层进行湿刻形成有源层和源漏极层;
去除所述光刻胶,得到液晶显示面板。
7.一种液晶显示装置,其特征在于,包括如权利要求1至5任一所述的液晶显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310682437.7A CN116413962B (zh) | 2023-06-09 | 2023-06-09 | 液晶显示面板及其制备方法、液晶显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310682437.7A CN116413962B (zh) | 2023-06-09 | 2023-06-09 | 液晶显示面板及其制备方法、液晶显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116413962A CN116413962A (zh) | 2023-07-11 |
CN116413962B true CN116413962B (zh) | 2023-10-13 |
Family
ID=87054672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310682437.7A Active CN116413962B (zh) | 2023-06-09 | 2023-06-09 | 液晶显示面板及其制备方法、液晶显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116413962B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111474780A (zh) * | 2020-05-25 | 2020-07-31 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及液晶显示面板 |
CN111665670A (zh) * | 2020-06-29 | 2020-09-15 | 武汉华星光电技术有限公司 | 阵列基板和显示面板 |
CN113311624A (zh) * | 2021-04-06 | 2021-08-27 | Tcl华星光电技术有限公司 | 一种阵列基板及显示面板 |
CN114415434A (zh) * | 2022-02-16 | 2022-04-29 | 滁州惠科光电科技有限公司 | 阵列基板及显示面板 |
CN114489379A (zh) * | 2022-01-17 | 2022-05-13 | Tcl华星光电技术有限公司 | 液晶显示面板和液晶显示装置 |
-
2023
- 2023-06-09 CN CN202310682437.7A patent/CN116413962B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111474780A (zh) * | 2020-05-25 | 2020-07-31 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及液晶显示面板 |
CN111665670A (zh) * | 2020-06-29 | 2020-09-15 | 武汉华星光电技术有限公司 | 阵列基板和显示面板 |
CN113311624A (zh) * | 2021-04-06 | 2021-08-27 | Tcl华星光电技术有限公司 | 一种阵列基板及显示面板 |
CN114489379A (zh) * | 2022-01-17 | 2022-05-13 | Tcl华星光电技术有限公司 | 液晶显示面板和液晶显示装置 |
CN114415434A (zh) * | 2022-02-16 | 2022-04-29 | 滁州惠科光电科技有限公司 | 阵列基板及显示面板 |
Also Published As
Publication number | Publication date |
---|---|
CN116413962A (zh) | 2023-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101346921B1 (ko) | 평판 표시 장치 및 그 제조방법 | |
KR102080065B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
US10444579B2 (en) | Display substrate and manufacturing method thereof, and display device | |
KR100602062B1 (ko) | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 | |
US7894034B2 (en) | Thin film transistor array panel with improved connection to test lines having auxiliary test line with plural extending conductive layers in contact with at least one test line | |
US20080061296A1 (en) | Thin Film Transistor Array Panel for Liquid Crystal Display and Method of Manufacturing the Same | |
US20130293595A1 (en) | Liquid crystal display device and method of fabricating the same | |
US7417693B2 (en) | Liquid crystal display device and its manufacturing method | |
US20130027280A1 (en) | Active matrix substrate and display device | |
KR101473675B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR20020036674A (ko) | 액정 표시 장치 | |
KR20140084633A (ko) | 박막트랜지스터 어레이 기판 및 그의 제조방법 | |
US7286195B2 (en) | Interconnect structure for TFT-array substrate and method for fabricating the same | |
KR20020005505A (ko) | 매트릭스 어레이기판 | |
US9257454B2 (en) | Thin film transistor array substrate | |
US8120026B2 (en) | Testing wiring structure and method for forming the same | |
KR101849569B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
KR20160014846A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
CN116413962B (zh) | 液晶显示面板及其制备方法、液晶显示装置 | |
KR20190052842A (ko) | 표시장치 | |
KR101946901B1 (ko) | 액정 표시장치와 이의 제조방법 | |
KR100190035B1 (ko) | 액정표시장치의 제조방법 | |
KR20150023160A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
KR20150072829A (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
KR100646172B1 (ko) | 액정표시장치 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |