CN116404000A - 单向esd保护器件、相应的电路***及该器件的制备方法 - Google Patents
单向esd保护器件、相应的电路***及该器件的制备方法 Download PDFInfo
- Publication number
- CN116404000A CN116404000A CN202310215187.6A CN202310215187A CN116404000A CN 116404000 A CN116404000 A CN 116404000A CN 202310215187 A CN202310215187 A CN 202310215187A CN 116404000 A CN116404000 A CN 116404000A
- Authority
- CN
- China
- Prior art keywords
- diffusion region
- esd protection
- protection device
- unidirectional
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims description 6
- 238000009792 diffusion process Methods 0.000 claims abstract description 125
- 229910052751 metal Inorganic materials 0.000 claims abstract description 61
- 239000002184 metal Substances 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 43
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 23
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 23
- 229910052796 boron Inorganic materials 0.000 claims description 23
- 229910052698 phosphorus Inorganic materials 0.000 claims description 23
- 239000011574 phosphorus Substances 0.000 claims description 23
- 238000002513 implantation Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 claims description 6
- -1 aluminum silicon copper Chemical compound 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000001459 lithography Methods 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000001704 evaporation Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000001052 transient effect Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000007943 implant Substances 0.000 description 4
- 230000036039 immunity Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了单向ESD保护器件，包括：N+衬底；N‑外延层，形成在N+衬底表面；P‑扩散区，设置在N‑外延层的表面，并在N‑外延层表面中间位置留出至少一片不具有P‑扩散区的第一区域，P‑扩散区与N‑外延层形成第一PN结；N+扩散区，自第一区域表面沿纵向向着N‑外延层内延伸；P+扩散区，覆盖在P‑扩散区和N+扩散区上，P+扩散区与N+扩散区形成第二PN结；第一金属层，设置在P+扩散区的正面；以及第二金属层，设置在N+衬底的背面。本发明的单向ESD保护器件其可以在芯片面积不变的条件下，通过合理的结构设计，获得更强的ESD抗干扰能力和更高的泄放电流能力。
Description
技术领域
本发明涉及电路保护领域，特别涉及单向ESD保护器件、具有单向ESD保护器件的电路***及单向ESD保护器件的制备方法。
背景技术
静电放电(ESD)现象是引起集成电路产品损伤甚至失效的重要原因。集成电路产品在生产、制造、装配以及工作过程中极易受到ESD的影响，造成产品内部损伤、可靠性降低。因此，研究高性能的ESD防护器件对提高集成电路的成品率和可靠性具有极为重要的作用。
通常用作ESD保护的器件有二极管、BJT(三极管)、SCR(可控硅)等。二极管是最典型，也是最常用的ESD器件结构，利用其反向击穿特性将ESD浪涌脉冲钳位到一个较低的电压水平进行泄放，从而有效的保护后端产品。
对于二极管结构的ESD保护器件而言，一般采用如图1所示的结构。在N+衬底101'上外延形成N-外延层102'，正面进行光刻、硼注入、推进，形成P-扩散区104'；正面进行光刻、磷注入、推进，形成N+扩散区103'；正面光刻、硼注入、推进，形成P+扩散区105'。表面钝化层106'起到介质隔离的作用。第一金属层107'、第二金属层108'分别表示ESD保护器件的两个电极端口，即为阳极、阴极。
图2展示了图1所示的ESD保护器件的伏安特性曲线，当第二金属层108'接高电位，第一金属层107'接低电位时，电流依次通过N+衬底101'、N-外延层102'、P-扩散区104'、P+扩散区105'(第一金属层107'下方)，表现为二极管的反向击穿特性。当第一金属层107'接高电位，第二金属层108'接低电位时，电流依次通过P+扩散区105'(第一金属层107'下方)、P-扩散区104'、N-外延层102'、N+衬底101'，表现为二极管的正向导通特性。
一般来讲，ESD保护器件的设计需要考虑以下的问题：一是ESD保护器件要有足够的ESD抗干扰能力；二是ESD保护器件要能够泄放大电流；三是ESD保护器件需要较低的寄生电容。
在图1所示的二极管结构中，P-扩散区、N-外延层的浓度均比较低，可以获得低电容。N+扩散区103'与P+扩散区105'形成低电压触发区，因为高的掺杂浓度可以获得较低的击穿电压，从而获得低击穿电压、低电容的参数特性。不过由于由N+扩散区103'与P+扩散区105'组成的触发区接近器件表面，受到ESD脉冲冲击容易损坏失效，从而只有有限的ESD抗干扰能力，一般只有8-15kV(Contact Mode)。另外，二极管在反向击穿触发后的电流流通路径较长，从N+衬底101'、N-外延层102'、N+扩散区103'、P-扩散区104'、P+扩散区105'(第一金属层107'下方)。主要由于N-外延层102'的杂质浓度低，对应的瞬态电阻较大，因此对应较高的钳位电压，从而只有有限的泄放电流能力。
发明内容
为解决现有技术的至少一个技术问题，本发明提供一种单向ESD保护器件、具有单向ESD保护器件的电路***以及单向ESD保护器件的制备方法。
单向ESD保护器件，包括：
N+衬底；
N-外延层，形成在N+衬底表面；
P-扩散区，设置在N-外延层的表面，并在N-外延层表面中间位置留出至少一片不具有P-扩散区的第一区域，P-扩散区与N-外延层形成第一PN结；
N+扩散区，自第一区域表面沿纵向向着N-外延层内延伸；
P+扩散区，覆盖在P-扩散区和N+扩散区上，P+扩散区与N+扩散区形成第二PN结；
第一金属层，设置在P+扩散区的正面；以及
第二金属层，设置在N+衬底的背面。
在一些实施方式中，单向ESD保护器件正面的未覆盖第一金属层的区域还设有表面钝化层；N+衬底的背面被第二金属层完全覆盖。
在一些实施方式中，N+衬底的晶向为<111，掺杂元素为砷，电阻率为0.002-0.005Ω.cm；N-外延层的掺杂元素为磷，电阻率为0.1-0.5Ω.cm，厚度为5-15μm。
在一些实施方式中，第一金属层的材质为铝或铝铜或铝硅铜，厚度为2-4μm；第二金属层的材质为Ti/Ni/Ag，厚度为1000-
/2000-/>
/10000-/>
。
具有单向ESD保护器件的电路***，包括核心电路和单向ESD保护器件，核心电路连接到第一节点和第二节点，单向ESD保护器件的第二金属层连接第一节点，单向ESD保护器件的第一金属层连接第二节点，第一节点连接到正电压，且第二节点连接到接地或者低于第一节点处的电压的电压。
单向ESD保护器件的制备方法，包括以下步骤：
在N+衬底表面生长一层N-外延层；
在N-外延层的正面生长一层牺牲氧化层，在正面中间形成重掺杂磷的N+扩散区；
在正面N+扩散区的周围形成P-扩散区；
从正面光刻形成P+扩散区图形，再从正面硼注入和硼推进，形成P+扩散区；
在正面淀积隔离介质层；
正面光刻形成接触孔区；
正面溅射或蒸发金属或合金；
背面减薄，背面蒸发金属。
在一些实施方式中，N+衬底为晶向为<111>，杂质为砷，电阻率为0.002-0.005Ω.cm；N-外延层的杂质为磷，电阻率为0.1-0.5Ω.cm，厚度为5-15μm。
在一些实施方式中，先在正面中间光刻形成N+扩散区图形，然后从正面磷注入和磷推进，形成N+扩散区；P-扩散区的硼注入剂量为1×1012-5×1012cm-2，能量为60-120KeV；硼推进的温度条件为1000-1100℃，时间为120-240min，形成P-扩散区。
在一些实施方式中，在形成P+扩散区的步骤中，硼注入剂量为2×1015-5×1015cm-2，能量为40-100KeV，硼推进的温度条件为1000-1100℃，时间为30-90min。
在一些实施方式中，隔离介质层为四乙氧基硅烷TEOS，厚度为10000-
。
在一些实施方式中，正面溅射或蒸发的金属为铝或铝铜或铝硅铜，厚度为2-4μm。
在一些实施方式中，背面减薄至厚度为150-200μm，背面金属为Ti/Ni/Ag，厚度为(1000-
)/(2000-/>
)/(10000-/>
)。
本发明的单向ESD保护器件可以在芯片面积不变的条件下，通过合理的结构设计，获得更强的ESD抗干扰能力和更高的泄放电流能力。
附图说明
图1为常规结构的单向ESD保护器件剖面结构图。
图2为单向ESD保护器件IV特性示意图。
图3为本发明的一种单向ESD保护器件剖面结构图。
图4是本发明的方法中在N-外延层的正面生长牺牲氧化层所得结构示意图。
图5是在图4的结构正面中间形成重掺杂磷的N+扩散区所得结构示意图。
图6是在图5的结构上形成P-扩散区所得结构示意图。
图7为在图6的结构上形成P+扩散区105所得结构的示意图。
图8为在图7的结构上形成接触孔区所得结构的示意图。
图9为在图8的结构上形成第一金属层所得结构的示意图。
图10为在图9的结构上背面减薄并形成第二金属层所得结构的示意图。
图11为击穿点的结深Xj与ESD抗干扰能力的对应关系图。
图12为结深Xj与瞬态电阻Rdyn的对应关系。
图13为本发明一实施例的ESD保护的电路***组成框图。
具体实施方式
下面结合附图对本发明作进一步详细的说明。
单向ESD保护器件
根据本发明的一个方面，提供一种单向ESD保护器件，其可以在芯片面积不变的条件下，通过合理的结构设计，获得更强的ESD抗干扰能力和更高的泄放电流能力。
单向ESD保护器件包括N+衬底101和设置在N+衬底101正面的N-外延层102。N+衬底101为重掺杂的N型半导体，N-外延层102为轻掺杂的N型半导体。
在一个实施例中，单向ESD保护器件为硅基器件，也即N+衬底101和N-外延层102具有同质的基体材料，例如N+衬底101和N-外延层102的本证半导体均为硅。
在一个实施例中，N型掺杂元素为五族元素，如磷、砷等。进一步地，N+衬底101和N-外延层102采用了不同N型掺杂元素。例如N+衬底101的杂质为砷，N-外延层102的掺杂元素为磷。
在一个实施例中，N+衬底101的晶向为<111>。N-外延层102生长在N+衬底101上。<111>晶向面密度大，电流能力强。
在一个实施例中，N+衬底101的电阻率被配置为0.002-0.005Ω.cm，N-外延层102的电阻率为0.1-0.5Ω.cm。
在一个实施例中，N-外延层102的厚度为5-15μm。N-外延层102的厚度为5-15μm之间的任意值。例如，在一个实施例中，N-外延层102的厚度可以为5μm、6μm、7μm、8μm、9μm、10μm、11μm、12μm、13μm、14μm或者15μm中的任一值或者介于任意两个值之间。N-外延层102的厚度也可以为5.5μm、6.5μm、7.5μm、8.5μm、9.5μm、10.5μm、11.5μm、12.5μm、13.5μm、14.5μm中的任一值或者介于任意两个值之间。
单向ESD保护器件还包括N+扩散区103、P-扩散区104和P+扩散区105。P-扩散区104设置在N-外延层102的正面，并在N-外延层102表面的中间位置留出至少一片不具有P-扩散区104的第一区域，P-扩散区104与N-外延层102形成第一PN结。N+扩散区103自第一区域的正面沿纵向向着N-外延层102内延伸。P+扩散区105覆盖在P-扩散区104和N+扩散区103上，P+扩散区105与N+扩散区103形成第二PN结。其中，扩散区104为轻掺杂的P型区域，N+扩散区103为重掺杂的N型区域，P+扩散区105为重掺杂的P型区域。
在一个实施例中，P-扩散区104和P+扩散区105的P型掺杂元素为硼元素，N+扩散区103的N型掺杂元素为磷。
在一个实施例中，P-扩散区104连续地环绕在第一区域周围。例如，正面呈方形的N-外延层102的中间设有一个方形的第一区域，在第一区域周围的区域充分地布置了P-扩散区104。
在一个实施例中，N+扩散区103向N-外延层102内延伸获得深结深。例如，结深为2-4μm。进一步地，结深的范围可以为2μm、2.5μm、3μm、3.5μm、4μm中的任一值或介于任意两个值之间。
单向ESD保护器件还包括第一金属层107和第二金属层108。第一金属层107和第二金属层108即为电极。第一金属层107设置在所述P+扩散区105的正面，与P+扩散区105直接接触。第二金属层108设置在N+衬底101的背面，与N+衬底101直接接触。
进一步地，第一金属层107只与P+扩散区105接触，N-外延层102的外缘及P-扩散区104的外缘覆盖有表面钝化层106。表面钝化层106形成在单向ESD保护器件正面的第一金属层107之外的区域，减少载流子的表面复合。
在一个实施例中，N+衬底101的背面被所述第二金属108层完全覆盖。在一个实施例中，第一金属层107的材质为铝或铝铜或铝硅铜，厚度为2-4μm，确保电流能力。进一步地，第一金属层107的厚度可以为2μm、2.5μm、3μm、3.5μm、4μm中的任一值或介于任意两个值之间。
当第二金属层108接高电位，第一金属层107接低电位时，电流依次通过N+衬底材料101、N-外延层102、N+扩散区103、P+扩散区105，表现为二极管的反向击穿特性。当第一金属层107接高电位，第二金属层108接低电位时，电流依次通过P+扩散区105、N+扩散区103、N-外延层102、N+衬底材料101，表现为二极管的正向导通特性。
N-外延层102和P-扩散区104的掺杂浓度较低，可以获得较低的电容。N+扩散区103与P+扩散区105具有较高的掺杂浓度，该区域可获得较低的击穿电压，形成低电压触发区。因此，本发明的单向ESD保护器件可获得低击穿电压、低电容的参数特性。
N+扩散区103向N-外延层102内延伸可获得深结深，N+扩散区103与P+扩散区105形成低电压触发区位于P-扩散区104的中间，也即将击穿区域调整至硅体内。传统结构的击穿区域位于硅表面，通常只有0.5-1μm的结深，在ESD脉冲的冲击下更容易损坏，ESD抗干扰能力(Contact Mode)一般只有8-12kV。本发明的单向ESD保护器件通过将击穿区域调整至硅体内，可以达到2-4μm的结深，可以有效的提升ESD抗干扰能力，增强至20～30kV(ContactMode)。击穿点的结深Xj与ESD抗干扰能力的对应关系如图11所示。
本发明的二极管反向击穿的电流路径为N+衬底材料101、N-外延层102、N+扩散区103、P+扩散区105。由于P+扩散区105、N+扩散区103、N+衬底材料101的浓度很高，对应的电阻比较小，因此本发明的单向ESD保护器件的瞬态电阻主要受N-外延层102的影响。通过引入高浓度、深结深的N+扩散区103，可以有效的减少电流在N-外延层102的流通路径，从而降低瞬态电阻。
由于N+扩散区103具有深结深和高浓度，从而使本发明的单向ESD保护器件能够获得较低的瞬态电阻，对应较低的钳位电压，因此获得更高的泄放电流能力。峰值脉冲耗散功率PPP与峰值脉冲电流IPP满足如下关系：
PPP＝IPP 2×Rdyn
峰值脉冲电流IPP表征单向ESD保护器件件泄放电流的能力。对于相同面积的芯片，本发明所提供的结构与图1所示的传统结构的峰值脉冲耗散功率PPP相同，但本发明的单向ESD保护器件由于有更低的瞬态电阻，因此可以获得更高的IPP。在一些实施例中，IPP可以提升20-50％。结深Xj与瞬态电阻Rdyn的对应关系图12所示。
具有单向ESD保护器件的电路***
根据本发明的另一方面，提供一种ESD保护的电路***。该***可用于各种应用中，例如汽车、通信、工业、医疗、计算机和/或消费电子等领域。电路***包括核心电路和单向ESD保护器件，单向ESD保护器件用于在ESD冲击期间保护核心电路。单向ESD保护器件可以与核心电路一起封装为半导体IC芯片，也可以与核心电路一起集成在印刷电路板(PCB)的衬底中。单向ESD保护器件还可以独立封装成器件，再与核心电路连接形成所述电路***。
请参考图13，核心电路和单向ESD保护器件连接到第一节点201和第二节点202，可经由这些节点接收ESD脉冲。具体而言，第一节点201连接单向ESD保护器件的第二金属层108，第二节点202连接单向ESD保护器件的第一金属层107。第一节点201和第二节点202可连接到不同电压。在一些实施例中，第一节点201连接到正电压，且第二节点202连接到接地或低于第一节点201处的电压的电压，使单向ESD保护器件处于反偏状态。在一个实施例中，第一节点201和第二节点202是ESD保护的电路***的电气端。
单向ESD保护器件的制备方法
根据本发明的另一方面，提供一种单向ESD保护器件的制备方法，该方法包括以下步骤S01-S08。
在步骤S01中，在N+衬底101表面生长一层N-外延层102。N+衬底101为采用了重掺杂的N型半导体材料。N-外延层102为在N+衬底101一个表面生长的轻掺杂N型半导体材料。在一个实施例中，N+衬底101为晶向为<111>，杂质为砷，电阻率为0.002-0.005Ω.cm；N-外延层的杂质为磷，电阻率为0.1-0.5Ω.cm，厚度为5-15μm。
在步骤S02中，请参考图4和图5，在N-外延层102的正面生长一层牺牲氧化层109，在正面中间形成重掺杂磷的N+扩散区103。牺牲氧化是氧化工艺的一种。牺牲氧化层109可以减少重掺杂N+对晶格的损伤。具体而言，先在正面中间光刻形成N+扩散区103图形，然后从正面磷注入和磷推进，形成N+扩散区。在一个实施例中，牺牲氧化层109的厚度为680-
。在一个实施例中，N+扩散区103的磷注入剂量为5×1014-1×1015cm-2，能量为120-200KeV。磷推进的温度条件为1100-1200℃，时间为180-360min。具体的磷注入、磷推进的工艺条件需求需要根据PN结击穿电压的要求进行选择优化。
在步骤S03中，请参考图6，在正面N+扩散区103的周围形成P-扩散区104。具体而言，从正面光刻形成P-扩散区104图形，正面硼注入，硼推进，形成P-扩散区104。在一个实施例中，P-扩散区104的硼注入剂量为1×1012-5×1012cm-2，能量为60-120KeV。硼推进的温度条件为1000-1100℃，时间为120-240min，形成P-扩散区104。
在步骤S04中，请参考图7，从正面光刻形成P+扩散区105图形，再从正面硼注入和硼推进，形成P+扩散区105。在一个实施例中，硼注入剂量为2×1015-5×1015cm-2，能量为40-100KeV。硼推进的温度条件为1000-1100℃，时间为30-90min，形成P+扩散区105。
在步骤S05中，在正面淀积隔离介质层。介质层用于芯片表面保护。在一个实施例中，隔离介质层为四乙氧基硅烷TEOS，厚度为10000-
在步骤S06中，请参考图8，正面光刻形成接触孔区。接触孔的结构根据实际版图有关，第一金属层107透过接触孔与P+扩散区105接触。在一个实施例中，光刻接触孔后，淀积一层TI/TIN。在减小接触电阻的同时可以有效降低金属过热的失效比例。
在步骤S07中，请参考图9，正面溅射或蒸发金属或合金，形成第一金属层107。进一步地，正面溅射或蒸发的金属为铝或铝铜或铝硅铜，厚度为2-4μm。合金的温度为360-430℃，时间为25-45min。
在步骤S08中，请参考图10，背面减薄，背面蒸发金属。举例来说，背面减薄至厚度为150-200μm。背面蒸发金属为Ti/Ni/Ag，厚度为(1000-
)/(2000-/>
)/(10000-
)。
以上所述的仅是本发明的一些实施方式。对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
Claims (12)
1.单向ESD保护器件，其特征在于，包括：
N+衬底；
N-外延层，形成在所述N+衬底表面；
P-扩散区，设置在所述N-外延层的表面，并在所述N-外延层表面中间位置留出至少一片不具有P-扩散区的第一区域，所述P-扩散区与所述N-外延层形成第一PN结；
N+扩散区，自所述第一区域表面沿纵向向着所述N-外延层内延伸；
P+扩散区，覆盖在所述P-扩散区和所述N+扩散区上，所述P+扩散区与所述N+扩散区形成第二PN结；
第一金属层，设置在所述P+扩散区的正面；以及
第二金属层，设置在所述N+衬底的背面。
2.根据权利要求1所述的单向ESD保护器件，其特征在于，单向ESD保护器件正面的未覆盖所述第一金属层的区域还设有表面钝化层；所述N+衬底的背面被所述第二金属层完全覆盖。
3.根据权利要求1所述的单向ESD保护器件，其特征在于，所述N+衬底的晶向为<111，掺杂元素为砷，电阻率为0.002-0.005Ω.cm；所述N-外延层的掺杂元素为磷，电阻率为0.1-0.5Ω.cm，厚度为5-15μm。
4.根据权利要求1所述的单向ESD保护器件，其特征在于，所述第一金属层的材质为铝或铝铜或铝硅铜，厚度为2-4μm；所述第二金属层的材质为Ti/Ni/Ag，厚度为
5.具有单向ESD保护件的电路***，其特征在于，包括核心电路和权利要求1至4任意一项所述的单向ESD保护器件，所述核心电路连接到第一节点和第二节点，所述单向ESD保护器件的第二金属层连接第一节点，所述单向ESD保护器件的第一金属层连接所述第二节点，所述第一节点连接到正电压，且所述第二节点连接到接地或者低于所述第一节点处的电压的电压。
6.单向ESD保护器件的制备方法，其特征在于，包括以下步骤：
在N+衬底表面生长一层N-外延层；
在N-外延层的正面生长一层牺牲氧化层，在正面中间形成重掺杂磷的N+扩散区；
在正面N+扩散区的周围形成P-扩散区；
从正面光刻形成P+扩散区图形，再从正面硼注入和硼推进，形成P+扩散区；
在正面淀积隔离介质层；
正面光刻形成接触孔区；
正面溅射或蒸发金属或合金；
背面减薄，背面蒸发金属。
7.根据权利要求6所述的单向ESD保护器件的制备方法，其特征在于，所述N+衬底为晶向为<111>，杂质为砷，电阻率为0.002-0.005Ω.cm；所述N-外延层的杂质为磷，电阻率为0.1-0.5Ω.cm，厚度为5-15μm。
8.根据权利要求6所述的单向ESD保护器件的制备方法，其特征在于，先在正面中间光刻形成N+扩散区图形，然后从正面磷注入和磷推进，形成N+扩散区；所述P-扩散区的硼注入剂量为1×1012-5×1012cm-2，能量为60-120KeV；硼推进的温度条件为1000-1100℃，时间为120-240min，形成P-扩散区。
9.根据权利要求6所述的单向ESD保护器件的制备方法，其特征在于，在形成P+扩散区的步骤中，硼注入剂量为2×1015-5×1015cm-2，能量为40-100KeV，硼推进的温度条件为1000-1100℃，时间为30-90min。
10.根据权利要求6所述的单向ESD保护器件的制备方法，其特征在于，所述隔离介质层为四乙氧基硅烷TEOS，厚度为
11.根据权利要求6所述的单向ESD保护器件的制备方法，其特征在于，正面溅射或蒸发的金属为铝或铝铜或铝硅铜，厚度为2-4μm。
12.根据权利要求6所述的单向ESD保护器件的制备方法，其特征在于，背面减薄至厚度为150-200μm，背面金属为Ti/Ni/Ag，厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310215187.6A CN116404000A (zh) | 2023-03-08 | 2023-03-08 | 单向esd保护器件、相应的电路***及该器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310215187.6A CN116404000A (zh) | 2023-03-08 | 2023-03-08 | 单向esd保护器件、相应的电路***及该器件的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116404000A true CN116404000A (zh) | 2023-07-07 |
Family
ID=87013255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310215187.6A Pending CN116404000A (zh) | 2023-03-08 | 2023-03-08 | 单向esd保护器件、相应的电路***及该器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116404000A (zh) |
-
2023
- 2023-03-08 CN CN202310215187.6A patent/CN116404000A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11600615B2 (en) | Protection devices with trigger devices and methods of formation thereof | |
| TWI405323B (zh) | 使用溝槽隔離之無閉鎖垂直暫態電壓抑制二極體陣列結構及其製造方法 | |
| EP2183833B1 (en) | Epitaxial surge protection device | |
| US20060258067A1 (en) | Device for protecting against electrostatic discharge | |
| EP2183832B1 (en) | Low capacitance semiconductor device | |
| US9330961B2 (en) | Stacked protection devices and related fabrication methods | |
| US8339758B2 (en) | Transient voltage suppressor and method | |
| US12009361B2 (en) | Protection devices with trigger devices and methods of formation thereof | |
| KR20240078639A (ko) | SiC 기반 보호 디바이스를 위한 구조 및 방법 | |
| CN107293533B (zh) | 瞬态电压抑制器及其制造方法 | |
| KR20090098237A (ko) | 높은 홀딩 전압을 갖는 스택형 실리콘 제어 정류기를구비한 정전기 방전 보호소자 | |
| US9129806B2 (en) | Protection device and related fabrication methods | |
| US9831327B2 (en) | Electrostatic discharge protection devices and methods of forming the same | |
| CN107301996B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN116404000A (zh) | 单向esd保护器件、相应的电路***及该器件的制备方法 | |
| US6768176B1 (en) | Electrostatic discharge protection circuit | |
| CN109346465B (zh) | 一种低箝位保护器件结构及其制作方法 | |
| CN111446242A (zh) | 可控硅型静电放电器件及集成电路 | |
| KR100945626B1 (ko) | 과도 전압 억제 회로 | |
| CN207068851U (zh) | 瞬态电压抑制器 | |
| CN216389366U (zh) | 半导体组件和电子电路 | |
| CN110571214B (zh) | 一种多触发通道的可控硅整流器结构 | |
| CN219303673U (zh) | 单向高电压穿通瞬态电压抑制器件 | |
| CN219303665U (zh) | 一种集成化的多引脚过压保护结构 | |
| CN211858652U (zh) | 一种可控硅型静电放电器件及集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |