CN116391266A - 多波长led结构及其制作方法 - Google Patents
多波长led结构及其制作方法 Download PDFInfo
- Publication number
- CN116391266A CN116391266A CN202080106286.5A CN202080106286A CN116391266A CN 116391266 A CN116391266 A CN 116391266A CN 202080106286 A CN202080106286 A CN 202080106286A CN 116391266 A CN116391266 A CN 116391266A
- Authority
- CN
- China
- Prior art keywords
- layer
- well layer
- annihilation
- quantum well
- potential well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 144
- 239000003086 colorant Substances 0.000 claims abstract description 8
- 230000004888 barrier function Effects 0.000 claims description 137
- 238000000034 method Methods 0.000 claims description 27
- 239000000126 substance Substances 0.000 claims description 19
- 125000006850 spacer group Chemical group 0.000 claims description 18
- 230000002265 prevention Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 238000009877 rendering Methods 0.000 abstract description 3
- 239000000969 carrier Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 613
- 239000000463 material Substances 0.000 description 30
- 150000002500 ions Chemical class 0.000 description 28
- 238000010586 diagram Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 239000000203 mixture Substances 0.000 description 7
- 230000006798 recombination Effects 0.000 description 7
- 238000005215 recombination Methods 0.000 description 7
- 230000007704 transition Effects 0.000 description 6
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910001422 barium ion Inorganic materials 0.000 description 2
- 229910001424 calcium ion Inorganic materials 0.000 description 2
- 229910001425 magnesium ion Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 229910001427 strontium ion Inorganic materials 0.000 description 2
- 108010043121 Green Fluorescent Proteins Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001429 visible spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
一种多波长LED结构(1、2、3、4、5、6、7、8)及其制作方法,多波长LED结构(1、2、3、4、5、6、7、8)包括:第一半导体层(ll)、具有V形坑(l2a)的应力释放层(12)、自下而上层叠于V形坑(l2a)的侧壁以及应力释放层(12)的顶壁的第一量子阱层(131)与第二量子阱层(132),以及位于第二量子阱层(132)上的第二半导体层(14),第二半导体层(14)的导电类型与第一半导体层(ll)的导电类型相反。利用外延生长在V形坑(l2a)侧壁的量子阱层的厚度小于生长在顶壁的量子阱层的厚度,量子阱层的厚度小,对应的禁带宽度大,发光波长短,载流子易于隧穿,可提高靠近N型半导体层的量子阱层的发光效率,电子空穴对复合在不同区域对应的发光颜色不同,避免使用复杂驱动电路、寿命长、可靠性高,同时,显色性好且发光波长可自由调整。
Description
本申请涉及半导体技术领域,尤其涉及一种多波长LED结构及其制作方法。
发光二极管,简称LED,是利用电子与空穴之间的复合辐射出可见光。LED的两个主要应用领域包括:照明与显示。尤其在显示领域,未来发展趋势包括:更长寿命、更高画质和更高清(更多数量的像素和更小尺寸的像素)。实现高清显示的关键技术是实现超小发光像素,需要更小尺寸的全彩LED发光单元。
而现有技术中,一方面,目前全彩LED封装单元的尺寸为1mm*1mm,采用的是红、绿、蓝三颗正装LED芯片通过固晶和打线工艺封装到PCB板上,PCB板再通过导电通孔工艺将三种芯片的电极从背面引出,形成一个全彩LED封装单元。全彩LED封装单元再通过COB(chip on board)封装工艺压焊到COB平板上,通过COB平板上的行列布线形成点阵LED显示屏。全彩LED封装单元以及点阵LED显示屏的尺寸都较大、成本也较高。
另一方面,LED中的发光层利用荧光粉或量子点做波长转换实现,如蓝光LED+红绿荧光粉;紫外LED+蓝绿红荧光粉。这种方法的劣势是荧光粉或量子点寿命短和可靠性存在问题。因此,目前迫切需要一种可以解决多波长LED驱动电路复杂,紫外LED+蓝绿红荧光粉的蓝光危害问题,同时,显色性好且发光波长可自由调整的LED结构。
发明内容
本发明的发明目的是提供一种多波长LED结构及其制作方法,尺寸小、成本低、寿命长、可靠性高。
为实现上述目的,本发明的第一方面提供一种多波长LED结构,包括:
第一半导体层,位于所述第一半导体层上的应力释放层,所述应力释放层内具有V形坑;
自下而上层叠于所述V形坑的侧壁以及所述应力释放层的顶壁的第一量子阱层与第二量子阱层;位于所述应力释放层顶壁的所述第二量子阱层为第一发光区;位于所述应力释放层顶壁的所述第一量子阱层为第二发光区;位于所述V形坑侧壁的所述第一量子阱层或所述第二量子阱层为第三发光区;
位于所述第二量子阱层上的第二半导体层,所述第二半导体层的导电类型与所述第一半导体层的导电类型相反;所述第二半导体层与所述第一半导体层的电子空穴对复合在所述第一发光区,对应第一发光波长;所述第二半导体层与所述第一半导体层的电子空穴对复合在所述第二发光区,对应第二发光波长;所述第二半导体层与所述第一半导体层的电子空穴对经所述V形坑的侧壁复合在所述第三发光区,对应第三发光波长;所述第一发光波长、所述第二发光波长以及所述第三发光波长对应不同颜色。
可选地,所述V形坑贯穿所述应力释放层的部分厚度、或全部厚度,或所述V形坑还部分贯穿所述第一半导体层。
可选地,所述第一量子阱层为多量子阱层,和/或所述第二量子阱层为多量子阱层。
可选地,所述第一半导体层的导电类型为N型,所述第二半导体层的导电类型为P型,所述第二量子阱层包括第二势阱层、设置在所述第二势阱层两侧的第二势垒层,以及设置在邻接所述第二半导体层的所述第二势垒层 与所述第二势阱层之间的第二防湮灭层,所述第二防湮灭层的导带能级高于所述第二势垒层的导带能级;和/或所述第一量子阱层包括第一势阱层、设置在所述第一势阱层两侧的第一势垒层、以及设置在邻接所述第二量子阱层的所述第一势垒层与所述第一势阱层之间的第一防湮灭层,所述第一防湮灭层的导带能级高于所述第一势垒层的导带能级。
可选地,所述第一量子阱层与所述第二量子阱层之间设置有第三防湮灭层,所述第三防湮灭层的导带能级高于所述第二势垒层的导带能级。
可选地,所述第一半导体层的导电类型为P型,所述第二半导体层的导电类型为N型,所述第一量子阱层包括第一势阱层、设置在所述第一势阱层两侧的第一势垒层、以及设置在邻接所述应力释放层的所述第一势垒层与所述第一势阱层之间的第一防湮灭层,所述第一防湮灭层的导带能级高于所述第一势垒层的导带能级;和/或所述第二量子阱层包括第二势阱层、设置在所述第二势阱层两侧的第二势垒层,以及设置在邻接所述第一量子阱层的所述第二势垒层与所述第二势阱层之间的第二防湮灭层,所述第二防湮灭层的导带能级高于所述第二势垒层的导带能级。
可选地,所述第一量子阱层与所述第二量子阱层之间设置有第三防湮灭层,所述第三防湮灭层的导带能级高于所述第一势垒层的导带能级。
可选地,所述第一防湮灭层接触所述第一势阱层,或所述第一防湮灭层与所述第一势阱层之间具有第一间隔层;所述第二防湮灭层接触所述第二势阱层,或所述第二防湮灭层与所述第二势阱层之间具有第二间隔层。
可选地,所述第一防湮灭层包含Al,自所述第一势垒层至所述第一势阱层,所述第一防湮灭层的Al的物质的量的占比逐渐增大;或所述第二防湮灭层包含Al,自所述第二势垒层至所述第二势阱层,所述第二防湮灭层的Al的物质的量的占比逐渐增大。
可选地,自所述第一势垒层至所述第一势阱层,所述第一防湮灭层的 Al的物质的量的占比连续增大或呈阶梯增大;或自所述第二势垒层至所述第二势阱层,所述第二防湮灭层的Al的物质的量的占比连续增大或呈阶梯增大。
本发明的第二方面提供一种多波长LED结构的制作方法,包括:
在第一半导体层上外延生长应力释放层,所述应力释放层内具有V形坑;
在所述V形坑的侧壁以及所述应力释放层的顶壁依次外延生长第一量子阱层与第二量子阱层;位于所述应力释放层顶壁的所述第二量子阱层为第一发光区;位于所述应力释放层顶壁的所述第一量子阱层为第二发光区;位于所述V形坑侧壁的所述第一量子阱层或所述第二量子阱层为第三发光区;
在所述第二量子阱层上外延生长第二半导体层,所述第二半导体层的导电类型与所述第一半导体层的导电类型相反;所述第二半导体层与所述第一半导体层的电子空穴对复合在所述第一发光区,对应第一发光波长;所述第二半导体层与所述第一半导体层的电子空穴对复合在所述第二发光区,对应第二发光波长;所述第二半导体层与所述第一半导体层的电子空穴对经所述V形坑的侧壁复合在所述第三发光区,对应第三发光波长;所述第一发光波长、所述第二发光波长以及所述第三发光波长对应不同颜色。
可选地,所述V形坑贯穿所述应力释放层的部分厚度、或全部厚度,或所述V形坑还部分贯穿所述第一半导体层。
可选地,所述V形坑在外延生长所述应力释放层步骤中形成,或所述V形坑通过刻蚀所述应力释放层形成。
可选地,所述第一量子阱层为多量子阱层,和/或所述第二量子阱层为多量子阱层。
可选地,所述第一半导体层的导电类型为N型,所述第二半导体层的导电类型为P型,所述第二量子阱层包括第二势阱层、设置在所述第二势阱层两侧的第二势垒层,以及设置在邻接所述第二半导体层的所述第二势垒层 与所述第二势阱层之间的第二防湮灭层,所述第二防湮灭层的导带能级高于所述第二势垒层的导带能级;和/或所述第一量子阱层包括第一势阱层、设置在所述第一势阱层两侧的第一势垒层、以及设置在邻接所述第二量子阱层的所述第一势垒层与所述第一势阱层之间的第一防湮灭层,所述第一防湮灭层的导带能级高于所述第一势垒层的导带能级。
可选地,所述第一量子阱层与所述第二量子阱层之间设置有第三防湮灭层,所述第三防湮灭层的导带能级高于所述第二势垒层的导带能级。
可选地,所述第一半导体层的导电类型为P型,所述第二半导体层的导电类型为N型,所述第一量子阱层包括第一势阱层、设置在所述第一势阱层两侧的第一势垒层、以及设置在邻接所述应力释放层的所述第一势垒层与所述第一势阱层之间的第一防湮灭层,所述第一防湮灭层的导带能级高于所述第一势垒层的导带能级;和/或所述第二量子阱层包括第二势阱层、设置在所述第二势阱层两侧的第二势垒层,以及设置在邻接所述第一量子阱层的所述第二势垒层与所述第二势阱层之间的第二防湮灭层,所述第二防湮灭层的导带能级高于所述第二势垒层的导带能级。
可选地,所述第一量子阱层与所述第二量子阱层之间设置有第三防湮灭层,所述第三防湮灭层的导带能级高于所述第一势垒层的导带能级。
可选地,所述第一防湮灭层接触所述第一势阱层,或所述第一防湮灭层与所述第一势阱层之间具有第一间隔层;所述第二防湮灭层接触所述第二势阱层,或所述第二防湮灭层与所述第二势阱层之间具有第二间隔层。
可选地,所述第一防湮灭层包含Al,自所述第一势垒层至所述第一势阱层,所述第一防湮灭层的Al的物质的量的占比逐渐增大;或所述第二防湮灭层包含Al,自所述第二势垒层至所述第二势阱层,所述第二防湮灭层的Al的物质的量的占比逐渐增大。
可选地,自所述第一势垒层至所述第一势阱层,所述第一防湮灭层的 Al的物质的量的占比连续增大或呈阶梯增大;或自所述第二势垒层至所述第二势阱层,所述第二防湮灭层的Al的物质的量的占比连续增大或呈阶梯增大。
与现有技术相比,本发明的有益效果在于:
1)利用外延生长在V形坑侧壁的量子阱层的厚度小于生长在顶壁的量子阱层的厚度,量子阱层的厚度小,对应禁带宽度大、发光波长短,载流子易于隧穿,可提高靠近N型半导体层的量子阱层的发光效率。因而,在V形坑的侧壁以及应力释放层的顶壁依次外延生长第一量子阱层与第二量子阱层,位于应力释放层顶壁的第二量子阱层为第一发光区,位于应力释放层顶壁的第一量子阱层为第二发光区,位于V形坑侧壁的第一量子阱层或第二量子阱层为第三发光区;电子空穴对复合在第一发光区、复合在第二发光区、经V形坑侧壁复合在第三发光区的发光波长可对应不同颜色。好处在于:可避免使用复杂驱动电路、寿命长、可靠性高,同时,显色性好且发光波长可自由调整。
2)可选方案中,第一半导体层的导电类型为N型,第二半导体层的导电类型为P型,第二量子阱层包括第二势阱层、设置在第二势阱层两侧的第二势垒层,以及设置在邻接第二半导体层的第二势垒层与第二势阱层之间的第二防湮灭层,第二防湮灭层的导带能级高于第二势垒层的导带能级;和/或第一量子阱层包括第一势阱层、设置在第一势阱层两侧的第一势垒层、以及设置在邻接第二量子阱层的第一势垒层与第一势阱层之间的第一防湮灭层,第一防湮灭层的导带能级高于第一势垒层的导带能级。第一防湮灭层可提高第一量子阱层的发光效率,第二防湮灭层可提高第二量子阱层的发光效率。
图1是本发明第一实施例的多波长LED结构的截面结构示意图;
图2是图1中的多波长LED结构的制作方法的流程图;
图3是图2中的流程对应的中间结构示意图;
图4是本发明第二实施例的多波长LED结构的截面结构示意图;
图5是本发明第三实施例的多波长LED结构的截面结构示意图;
图6是本发明第四实施例的多波长LED结构的局部区域的截面结构示意图;
图7是图6中的一种第一量子阱层的能级图;
图8是未设置第一防湮灭层的第一量子阱层的能级图;
图9是图6中的另一种第一量子阱层的能级图;
图10是本发明第五实施例的多波长LED结构的局部区域的截面结构示意图;
图11是图10中的第一量子阱层的能级图;
图12是本发明第六实施例的多波长LED结构的局部区域的截面结构示意图;
图13是本发明第七实施例的多波长LED结构的局部区域的截面结构示意图;
图14是本发明第八实施例的多波长LED结构的截面结构示意图。
为方便理解本发明,以下列出本发明中出现的所有附图标记:
第一半导体层11 应力释放层12
V形坑12a 第一量子阱层131
第二量子阱层132 第一发光区13a
第二发光区13b 第三发光区13c
第一势垒层131a 第一势阱层131b
第一防湮灭层131c 第一间隔层131d
第二势垒层132a 第二势阱层132b
第二防湮灭层132c 第二间隔层132d
第三防湮灭层133 第二半导体层14
多波长LED结构1、2、3、4、5、6、7、8
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图1是本发明第一实施例的多波长LED结构的截面结构示意图。
参照图1所示,多波长LED结构1包括:
第一半导体层11,位于第一半导体层11上的应力释放层12,应力释放层12内具有V形坑12a(参照图3所示);
自下而上层叠于V形坑12a的侧壁以及应力释放层12的顶壁的第一量子阱层131与第二量子阱层132;位于应力释放层顶壁的第二量子阱层132为第一发光区13a;位于应力释放层顶壁的第一量子阱层131为第二发光区13b;位于V形坑侧壁的第一量子阱层131或第二量子阱层132为第三发光区13c;
位于第二量子阱层132上的第二半导体层14,第二半导体层14的导电类型与第一半导体层11的导电类型相反;第二半导体层14与第一半导体层11的电子空穴对复合在第一发光区13a,对应第一发光波长;第二半导体层14与第一半导体层11的电子空穴对复合在第二发光区13b,对应第二发光波长;第二半导体层14与第一半导体层11的电子空穴对经V形坑12a的侧壁复合在第三发光区13c,对应第三发光波长;第一发光波长、第二发光波长以 及第三发光波长对应不同颜色。
第一半导体层11、应力释放层12以及第二半导体层14的材料都可以为Ⅲ-Ⅴ族化合物,例如第一半导体层11与第二半导体层14的材料为GaN,应力释放层12可以为单层结构或多层结构,例如单层结构的材料为InGaN,多层结构为交替分布的InGaN层与GaN层。
本实施例中,第一半导体层11可以为N型半导体层,以向第一量子阱层131与第二量子阱层132提供电子。N型半导体层中的N型离子可以为Si离子、Ge离子、Sn离子、Se离子或Te离子中的至少一种。
本实施例中,应力释放层12中可以掺杂N型离子,以呈N型导电。
第二半导体层14可以为P型半导体层,以向第一量子阱层131与第二量子阱层132提供空穴。P型半导体层中的P型掺杂离子可以为Mg离子、Zn离子、Ca离子、Sr离子或Ba离子中的至少一种。
第一量子阱层131包括第一势阱层131b,以及设置在第一势阱层131b两侧的第一势垒层131a。第一势垒层131a与第一势阱层131b可以为交替分布的堆叠结构。第一势垒层131a的禁带宽度大于第一势阱层131b的禁带宽度。例如,第一势垒层131a的材料为In
xGa
1-xN,第一势阱层131b的材料为In
yGa
1-yN,x<y;或第一势垒层131a的材料为GaN,第一势阱层131b的材料为InGaN。第一势垒层131a可以掺杂N型离子,也可以不掺杂。
In
xGa
1-xN材料的禁带宽度随In组分(物质量的占比)的变化而变化,从InN的0.7eV到GaN的3.4eV,可以覆盖整个可见光光谱,因此可以通过In
xGa
1-xN材料实现从红光到蓝光的多波长发光。
第一量子阱层131可以为单量子阱结构(SQW)或多量子阱结构(MQW)。多量子阱结构中,各个第一势垒层131a的组分可以相同,以对应相同禁带宽度;各个第一势阱层131b的组分也可以相同,以对应相同禁带宽度。
第二量子阱层132包括第二势阱层132b,以及设置在第一势阱层131b两侧的第二势垒层132a。第二势垒层132a与第二势阱层132b可以为交替分布的堆叠结构。第二势垒层132a的禁带宽度大于第二势阱层132b的禁带宽度。例如,第二势垒层132a的材料为In
sGa
1-sN,第二势阱层132b的材料为In
tGa
1-tN,s<t;或第二势垒层132a的材料为GaN,第二势阱层132b的材料为InGaN。第二势垒层132a可以掺杂N型离子,也可以不掺杂。
第二量子阱层132可以为单量子阱结构(SQW)或多量子阱结构(MQW)。多量子阱结构中,各个第二势垒层132a的组分可以相同,以对应相同禁带宽度;各个第二势阱层132b的组分也可以相同,以对应相同禁带宽度。
本实施例中,第二量子阱层132中的In元素的物质量的占比可以大于第一量子阱层131中的In元素的物质量的占比,以使第一发光区13a的发光波长大于第二发光区13b的发光波长。
本实施例中,参照图1所示,V形坑12a贯穿应力释放层12的部分厚度。位于V形坑侧壁的第二量子阱层132的厚度小于位于顶壁的第二量子阱层132的厚度。位于顶壁的第二势垒层132a/第二势阱层132b的厚度可以在微米量级,位于V形坑侧壁的第二势垒层132a/第二势阱层132b的厚度可以在纳米量级。由于第二量子阱层132的厚度小,对应禁带宽度大、发光波长短,因而,位于第三发光区13c的第二量子阱层132的发光波长小于位于第一发光区13a的第二量子阱层132的发光波长。
位于V形坑侧壁的第一量子阱层131的厚度小于位于顶壁的第一量子阱层131的厚度。位于顶壁的第一势垒层131a/第一势阱层131b的厚度可以在微米量级,位于V形坑侧壁的第一势垒层131a/第一势阱层131b的厚度可以在纳米量级。由于第一量子阱层131的厚度小,对应禁带宽度大、发光波长短,因而,位于第三发光区13c的第一量子阱层131的发光波长小于位于第二发光区13b的第一量子阱层131的发光波长。
此外,研究表明,电子空穴对易于在靠近P型半导体层的量子阱层中复合,本实施例中为:易于在第二量子阱层132中复合,第二量子阱层132的发光效率要高于第一量子阱层131的发光效率。因而,电子空穴对可不经V形坑12a的侧壁,直接复合在位于顶壁的第二量子阱层132内。由于侧壁的量子阱层的厚度小于相应的顶壁的量子阱层的厚度,因而,载流子易于在侧壁的量子阱层发生隧穿,可提高靠近N型半导体层的量子阱层的发光效率,本实施例中为:电子空穴对经V形坑12a的侧壁复合在位于顶壁的第一量子阱层131内,可提高第二发光区13b的发光效率。
其它实施例中,第一半导体层11也可以为P型半导体层,以向第一量子阱层131与第二量子阱层132提供空穴。应力释放层12中可以掺杂P型离子,以呈P型导电。第二半导体层14可以为N型半导体层,以向第一量子阱层131与第二量子阱层132提供电子。电子空穴对经V形坑12a的侧壁复合在位于顶壁的第二量子阱层132内,可提高第一发光区13a的发光效率。此外,第二量子阱层132中的In元素的物质量的占比可以小于第一量子阱层131中的In元素的物质量的占比,以使第一发光区13a的发光波长小于第二发光区13b的发光波长。
本发明第一实施例还提供了图1中的多波长LED结构的制作方法。图2是制作方法的流程图。图3是图2中的流程对应的中间结构示意图。
首先,参照图2中的步骤S1以及图3所示,在第一半导体层11上外延生长应力释放层12,应力释放层12内具有V形坑12a。
第一半导体层11的材料可以为Ⅲ-Ⅴ族化合物,例如GaN。
本实施例中,第一半导体层11可以为N型半导体层。N型半导体层中的N型离子可以为Si离子、Ge离子、Sn离子、Se离子或Te离子中的至少一种。
应力释放层12可以为单层结构或多层结构,例如单层结构的材料为 InGaN,多层结构为交替分布的InGaN层与GaN层。
本实施例中,应力释放层12中可以掺杂N型离子,以呈N型导电。
应力释放层12的外延生长工艺可以包括:原子层沉积法(ALD,Atomic layer deposition)、或化学气相沉积法(CVD,Chemical Vapor Deposition)、或分子束外延生长法(MBE,Molecular Beam Epitaxy)、或等离子体增强化学气相沉积法(PECVD,Plasma Enhanced Chemical Vapor Deposition)、或低压化学蒸发沉积法(LPCVD,Low Pressure Chemical Vapor Deposition),或金属有机化合物化学气相沉积法(MOCVD,Metal-Organic Chemical Vapor Deposition)、或其组合方式。N型离子可以采用原位掺杂实现。
本实施例中,V形坑12a可通过控制工艺条件在外延生长应力释放层12时形成。例如外延的温度在700~900度之间,外延材料的外延速率在0.1um/h~5um/h之间,控制N型离子掺杂浓度在1E17/cm
3~1E19/cm
3之间,从而在外延材料的上表面形成大小可控的V型坑12a。本实施例中,参照图3所示,V形坑12a贯穿应力释放层12的部分厚度。
其它实施例中,V形坑12a也可通过刻蚀应力释放层12形成。
接着,参照图2中的步骤S2以及图1所示,在V形坑12a的侧壁以及应力释放层12的顶壁依次外延生长第一量子阱层131与第二量子阱层132;位于应力释放层顶壁的第二量子阱层132为第一发光区13a;位于应力释放层顶壁的第一量子阱层131为第二发光区13b;位于V形坑侧壁的第一量子阱层131或第二量子阱层132为第三发光区13c。
第一量子阱层131包括第一势垒层131a与第一势阱层131b。第一势垒层131a与第一势阱层131b可以为交替分布的堆叠结构。第一势垒层131a的禁带宽度大于第一势阱层131b的禁带宽度。例如,第一势垒层131a的材料为In
xGa
1-xN,第一势阱层131b的材料为In
yGa
1-yN,x<y;或第一势垒层131a的材料为GaN,第一势阱层131b的材料为InGaN。第一势垒层131a可以掺 杂N型离子,也可以不掺杂。
第一量子阱层131可以为单量子阱结构(SQW)或多量子阱结构(MQW)。多量子阱结构中,各个第一势垒层131a的组分可以相同,以对应相同禁带宽度;各个第一势阱层131b的组分也可以相同,以对应相同禁带宽度。
第二量子阱层132包括第二势垒层132a与第二势阱层132b。第二势垒层132a与第二势阱层132b可以为交替分布的堆叠结构。第二势垒层132a的禁带宽度大于第二势阱层132b的禁带宽度。例如,第二势垒层132a的材料为In
sGa
1-sN,第二势阱层132b的材料为In
tGa
1-tN,s<t;或第二势垒层132a的材料为GaN,第二势阱层132b的材料为InGaN。第二势垒层132a可以掺杂N型离子,也可以不掺杂。
第二量子阱层132可以为单量子阱结构(SQW)或多量子阱结构(MQW)。多量子阱结构中,各个第二势垒层132a的组分可以相同,以对应相同禁带宽度;各个第二势阱层132b的组分也可以相同,以对应相同禁带宽度。
本实施例中,第二量子阱层132中的In元素的物质量的占比可以大于第一量子阱层131中的In元素的物质量的占比,以使第一发光区13a的发光波长大于第二发光区13b的发光波长。
第一量子阱层131与第二量子阱层132的外延生长工艺可以参考应力释放层12的外延生长工艺。
本实施例中,第二量子阱层132中的In元素的物质量的占比可以大于第一量子阱层131中的In元素的物质量的占比,以使第一发光区13a的发光波长大于第二发光区13b的发光波长。
之后,参照图2中的步骤S3以及图1所示,在第二量子阱层132上外延生长第二半导体层14,第二半导体层14的导电类型与第一半导体层11的 导电类型相反;第二半导体层14与第一半导体层11的电子空穴对复合在第一发光区13a,对应第一发光波长;第二半导体层14与第一半导体层11的电子空穴对复合在第二发光区13b,对应第二发光波长;第二半导体层14与第一半导体层11的电子空穴对经V形坑12a的侧壁复合在第三发光区13c,对应第三发光波长;第一发光波长、第二发光波长以及第三发光波长对应不同颜色。
第二半导体层14的材料可以为Ⅲ-Ⅴ族化合物,例如GaN。第二半导体层14可以为P型半导体层,以向第一量子阱层131与第二量子阱层132提供空穴。P型半导体层中的P型掺杂离子可以为Mg离子、Zn离子、Ca离子、Sr离子或Ba离子中的至少一种。
第二半导体层14的外延生长工艺可以参考应力释放层12的外延生长工艺。
其它实施例中,第一半导体层11也可以为P型半导体层,以向第一量子阱层131与第二量子阱层132提供空穴。应力释放层12中可以掺杂P型离子,以呈P型导电。第二半导体层14可以为N型半导体层,以向第一量子阱层131与第二量子阱层132提供电子。第二量子阱层132中的In元素的物质量的占比可以小于第一量子阱层131中的In元素的物质量的占比,以使第一发光区13a的发光波长小于第二发光区13b的发光波长。
图4是本发明第二实施例的多波长LED结构的截面结构示意图。参照图4所示,本实施例二的多波长LED结构2及其制作方法与实施例一的多波长LED结构1及其制作方法大致相同,区别仅在于:V形坑12a贯穿应力释放层12的全部厚度。
图5是本发明第三实施例的多波长LED结构的截面结构示意图。参照图5所示,本实施例三的多波长LED结构3及其制作方法与实施例一的多波长LED结构1及其制作方法大致相同,区别仅在于:V形坑12a贯穿应力释 放层12的全部厚度以及部分贯穿第一半导体层11。
图6是本发明第四实施例的多波长LED结构的局部区域的截面结构示意图。参照图6所示,本实施例四的多波长LED结构4及其制作方法与实施例一、二、三的多波长LED结构1、2、3及其制作方法大致相同,区别仅在于:第一半导体层11的导电类型为N型,第二半导体层14的导电类型为P型,第一量子阱层131还包括第一防湮灭层131c,第一防湮灭层131c设置在邻接第二量子阱层132的第一势垒层131a与第一势阱层131b之间,第一防湮灭层131c的导带能级高于第一势垒层131a的导带能级。
第一防湮灭层131c的导带能级高于第一势垒层131a的导带能级,可降低电子跃迁路径上,越过最后一个第一势垒层131a的几率,从而提高电子在第一量子阱层131内复合的几率,提高第一量子阱层131的发光效率。
其它实施例中,第一半导体层11的导电类型可以为P型,第二半导体层14的导电类型可以为N型。第一量子阱层131中的第一防湮灭层131c设置在邻接第一半导体层11的第一势垒层131a与第一势阱层131b之间,第一防湮灭层131c的导带能级高于第一势垒层131a的导带能级。第一防湮灭层131c可降低电子跃迁路径上,越过最后一个第一势垒层131a的几率,从而提高电子在第一量子阱层131内复合的几率,提高第一量子阱层131的发光效率。
图7是图6中的一种第一量子阱层的能级图。图8是未设置第一防湮灭层的第一量子阱层的能级图。
图7中,第一防湮灭层131c接触第一势阱层131b,且第一防湮灭层131c包含Al,自第一势垒层131a至第一势阱层131b,第一防湮灭层131c的Al的物质的量的占比连续增大。
第一防湮灭层131c的材料可以为AlGaN,可以掺杂P型离子或不掺杂。AlN的禁带宽度约为6.2eV。因而,与图8相比,图7中,Al的组分越高,第 一防湮灭层131c的导带能级越高,越能抬高第一势垒层131a的导带能级,使得电子越过第一势垒层131a的几率越小。
图9是图6中的另一种第一量子阱层的能级图。
图9中,第一防湮灭层131c接触第一势阱层131b,且第一防湮灭层131c包含Al,自第一势垒层131a至第一势阱层131b,第一防湮灭层131c的Al的物质的量的占比阶梯增大。与图8相比,图9中的Al的组分不论以何种方式增大,Al的组分越高,第一防湮灭层131c的导带能级越高,越能抬高第一势垒层131a的导带能级,使得电子越过第一势垒层131a的几率越小。
图10是本发明第五实施例的多波长LED结构的局部区域的截面结构示意图。图11是图10中的第一量子阱层的能级图。参照图10与图11所示,本实施例五的多波长LED结构5及其制作方法与实施例四的多波长LED结构4及其制作方法大致相同,区别仅在于:第一防湮灭层131c与第一势阱层131b之间具有第一间隔层131d。第一间隔层131d的Al的物质的量的占比小于第一防湮灭层131c的Al的物质的量的占比。
第一间隔层131d的材料可以为AlGaN。位于顶壁的第一间隔层131d的厚度可以在纳米量级。
图12是本发明第六实施例的多波长LED结构的局部区域的截面结构示意图。参照图12所示,本实施例六的多波长LED结构6及其制作方法与实施例四的多波长LED结构4及其制作方法大致相同,区别仅在于:第一半导体层11的导电类型为N型,第二半导体层14的导电类型为P型,第二量子阱层132还包括第二防湮灭层132c,第二防湮灭层132c设置在邻接第二半导体层14的第二势垒层132a与第二势阱层132b之间,第二防湮灭层132c的导带能级高于第二势垒层132a的导带能级。
第二防湮灭层132c的导带能级高于第二势垒层132a的导带能级,可降低电子跃迁路径上,越过最后一个第二势垒层132a的几率,从而提高电子在 第二量子阱层132内复合的几率,提高第二量子阱层132的发光效率。
第二防湮灭层132c的材料可以为AlGaN,可以掺杂P型离子或不掺杂。
其它实施例中,第一半导体层11的导电类型可以为P型,第二半导体层14的导电类型可以为N型。第二防湮灭层132c设置在邻接第一量子阱层131的第二势垒层132a与第二势阱层132b之间,第二防湮灭层132c的导带能级高于第二势垒层132a的导带能级。第二防湮灭层132c可降低电子跃迁路径上,越过最后一个第二势垒层132a的几率,从而提高电子在第二量子阱层132内复合的几率,提高第二量子阱层132的发光效率。
与图7与图9类似,第二防湮灭层132c接触第二势阱层132b,且第二防湮灭层132c包含Al,自第二势垒层132a至第二势阱层132b,第二防湮灭层132c的Al的物质的量的占比连续增大或阶梯增大。
图13是本发明第七实施例的多波长LED结构的局部区域的截面结构示意图。参照图13所示,本实施例七的多波长LED结构7及其制作方法与实施例六的多波长LED结构6及其制作方法大致相同,区别仅在于:第二防湮灭层132c与第二势阱层132b之间具有第二间隔层132d。第二间隔层132d的Al的物质的量的占比小于第二防湮灭层132c的Al的物质的量的占比。
第二间隔层132d的材料可以为AlGaN。位于顶壁的第二间隔层132d的厚度可以在纳米量级。
图14是本发明第八实施例的多波长LED结构的截面结构示意图。参照图14所示,本实施例八的多波长LED结构8及其制作方法与实施例一至七的多波长LED结构1、2、3、4、5、6、7及其制作方法大致相同,区别仅在于:第一半导体层11的导电类型为N型,第二半导体层14的导电类型为P型,第一量子阱层131与第二量子阱层132之间设置有第三防湮灭层133,第三防湮灭层133的导带能级高于第二势垒层132a的导带能级。第三防湮灭层133可降低电子跃迁路径上,越过第二势垒层132a的几率,从而提高电子 在第一量子阱层131内复合的几率,提高第一量子阱层131的发光效率。第三防湮灭层133中Al的物质的量的占比大于第二势垒层132a中Al的物质的量的占比。
其它实施例中,第一半导体层11的导电类型为P型,第二半导体层14的导电类型为N型,第一量子阱层131与第二量子阱层132之间设置有第三防湮灭层133,第三防湮灭层133的导带能级高于第一势垒层131a的导带能级。第三防湮灭层133可降低电子跃迁路径上,越过第一势垒层131a的几率,从而提高电子在第二量子阱层132内复合的几率,提高第二量子阱层132的发光效率。第三防湮灭层133中Al的物质的量的占比大于第一势垒层131a中Al的物质的量的占比。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
- 一种多波长LED结构,其特征在于,包括:第一半导体层(11),位于所述第一半导体层(11)上的应力释放层(12),所述应力释放层(12)内具有V形坑(12a);自下而上层叠于所述V形坑(12a)的侧壁以及所述应力释放层(12)的顶壁的第一量子阱层(131)与第二量子阱层(132);位于所述应力释放层顶壁的所述第二量子阱层(132)为第一发光区(13a);位于所述应力释放层顶壁的所述第一量子阱层(131)为第二发光区(13b);位于所述V形坑侧壁的所述第一量子阱层(131)或所述第二量子阱层(132)为第三发光区(13c);位于所述第二量子阱层(132)上的第二半导体层(14),所述第二半导体层(14)的导电类型与所述第一半导体层(11)的导电类型相反;所述第二半导体层(14)与所述第一半导体层(11)的电子空穴对复合在所述第一发光区(13a),对应第一发光波长;所述第二半导体层(14)与所述第一半导体层(11)的电子空穴对复合在所述第二发光区(13b),对应第二发光波长;所述第二半导体层(14)与所述第一半导体层(11)的电子空穴对经所述V形坑(12a)的侧壁复合在所述第三发光区(13c),对应第三发光波长;所述第一发光波长、所述第二发光波长以及所述第三发光波长对应不同颜色。
- 根据权利要求1所述的多波长LED结构,其特征在于,所述V形坑(12a)贯穿所述应力释放层(12)的部分厚度、或全部厚度,或所述V形坑(12a)还部分贯穿所述第一半导体层(11)。
- 根据权利要求1所述的多波长LED结构,其特征在于,所述第一半导体层(11)的导电类型为N型,所述第二半导体层(14)的导电类型为P型,所述第二量子阱层(132)包括第二势阱层(132b)、设置在所述第二势阱层(132b)两侧的第二势垒层(132a),以及设置在邻接所述第二半导体层(14)的所述第二势垒层(132a)与所述第二势阱层(132b)之间的第二防湮灭层(132c),所述第二防湮灭层(132c)的导带能级高于所述第二势垒层 (132a)的导带能级;和/或所述第一量子阱层(131)包括第一势阱层(131b)、设置在所述第一势阱层(131b)两侧的第一势垒层(131a)、以及设置在邻接所述第二量子阱层(132)的所述第一势垒层(131a)与所述第一势阱层(131b)之间的第一防湮灭层(131c),所述第一防湮灭层(131c)的导带能级高于所述第一势垒层(131a)的导带能级。
- 根据权利要求3所述的多波长LED结构,其特征在于,所述第一量子阱层(131)与所述第二量子阱层(132)之间设置有第三防湮灭层(133),所述第三防湮灭层(133)的导带能级高于所述第二势垒层(132a)的导带能级。
- 根据权利要求1所述的多波长LED结构,其特征在于,所述第一半导体层(11)的导电类型为P型,所述第二半导体层(14)的导电类型为N型,所述第一量子阱层(131)包括第一势阱层(131b)、设置在所述第一势阱层(131b)两侧的第一势垒层(131a)、以及设置在邻接所述应力释放层(12)的所述第一势垒层(131a)与所述第一势阱层(131b)之间的第一防湮灭层(131c),所述第一防湮灭层(131c)的导带能级高于所述第一势垒层(131a)的导带能级;和/或所述第二量子阱层(132)包括第二势阱层(132b)、设置在所述第二势阱层(132b)两侧的第二势垒层(132a),以及设置在邻接所述第一量子阱层(131)的所述第二势垒层(132a)与所述第二势阱层(132b)之间的第二防湮灭层(132c),所述第二防湮灭层(132c)的导带能级高于所述第二势垒层(132a)的导带能级。
- 据权利要求5所述的多波长LED结构,其特征在于,所述第一量子阱层(131)与所述第二量子阱层(132)之间设置有第三防湮灭层(133),所述第三防湮灭层(133)的导带能级高于所述第一势垒层(131a)的导带能级。
- 根据权利要求3或5所述的多波长LED结构,其特征在于,所述第一防湮灭层(131c)接触所述第一势阱层(131b),或所述第一防湮灭层(131c)与所述第一势阱层(131b)之间具有第一间隔层(131d);所述第二防湮灭层 (132c)接触所述第二势阱层(132b),或所述第二防湮灭层(132c)与所述第二势阱层(132b)之间具有第二间隔层(132d)。
- 根据权利要求3或5所述的多波长LED结构,其特征在于,所述第一防湮灭层(131c)包含Al,自所述第一势垒层(131a)至所述第一势阱层(131b),所述第一防湮灭层(131c)的Al的物质的量的占比逐渐增大;或所述第二防湮灭层(132c)包含Al,自所述第二势垒层(132a)至所述第二势阱层(132b),所述第二防湮灭层(132c)的Al的物质的量的占比逐渐增大。
- 根据权利要求8所述的多波长LED结构,其特征在于,自所述第一势垒层(131a)至所述第一势阱层(131b),所述第一防湮灭层(131c)的Al的物质的量的占比连续增大或呈阶梯增大;或自所述第二势垒层(132a)至所述第二势阱层(132b),所述第二防湮灭层(132c)的Al的物质的量的占比连续增大或呈阶梯增大。
- 一种多波长LED结构的制作方法,其特征在于,包括:在第一半导体层(11)上外延生长应力释放层(12),所述应力释放层(12)内具有V形坑(12a);在所述V形坑(12a)的侧壁以及所述应力释放层(12)的顶壁依次外延生长第一量子阱层(131)与第二量子阱层(132);位于所述应力释放层顶壁的所述第二量子阱层(132)为第一发光区(13a);位于所述应力释放层顶壁的所述第一量子阱层(131)为第二发光区(13b);位于所述V形坑侧壁的所述第一量子阱层(131)或所述第二量子阱层(132)为第三发光区(13c);在所述第二量子阱层(132)上外延生长第二半导体层(14),所述第二半导体层(14)的导电类型与所述第一半导体层(11)的导电类型相反;所述第二半导体层(14)与所述第一半导体层(11)的电子空穴对复合在所述第一发光区(13a),对应第一发光波长;所述第二半导体层(14)与所述第一半导体层(11)的电子空穴对复合在所述第二发光区(13b),对应第二发光波长;所述第二半导体层(14)与所述第一半导体层(11)的电子空穴对 经所述V形坑(12a)的侧壁复合在所述第三发光区(13c),对应第三发光波长;所述第一发光波长、所述第二发光波长以及所述第三发光波长对应不同颜色。
- 根据权利要求10所述的多波长LED结构的制作方法,其特征在于,所述V形坑(12a)贯穿所述应力释放层(12)的部分厚度、或全部厚度,或所述V形坑(12a)还部分贯穿所述第一半导体层(11)。
- 根据权利要求10所述的多波长LED结构的制作方法,其特征在于,所述V形坑(12a)在外延生长所述应力释放层(12)步骤中形成,或所述V形坑(12a)通过刻蚀所述应力释放层(12)形成。
- 根据权利要求10所述的多波长LED结构的制作方法,其特征在于,所述第一半导体层(11)的导电类型为N型,所述第二半导体层(14)的导电类型为P型,所述第二量子阱层(132)包括第二势阱层(132b)、设置在所述第二势阱层(132b)两侧的第二势垒层(132a),以及设置在邻接所述第二半导体层(14)的所述第二势垒层(132a)与所述第二势阱层(132b)之间的第二防湮灭层(132c),所述第二防湮灭层(132c)的导带能级高于所述第二势垒层(132a)的导带能级;和/或所述第一量子阱层(131)包括第一势阱层(131b)、设置在所述第一势阱层(131b)两侧的第一势垒层(131a)、以及设置在邻接所述第二量子阱层(132)的所述第一势垒层(131a)与所述第一势阱层(131b)之间的第一防湮灭层(131c),所述第一防湮灭层(131c)的导带能级高于所述第一势垒层(131a)的导带能级。
- 根据权利要求13所述的多波长LED结构的制作方法,其特征在于,所述第一量子阱层(131)与所述第二量子阱层(132)之间设置有第三防湮灭层(133),所述第三防湮灭层(133)的导带能级高于所述第二势垒层(132a)的导带能级。
- 根据权利要求10所述的多波长LED结构的制作方法,其特征在于,所述第一半导体层(11)的导电类型为P型,所述第二半导体层(14)的导电类型为N型,所述第一量子阱层(131)包括第一势阱层(131b)、设置在 所述第一势阱层(131b)两侧的第一势垒层(131a)、以及设置在邻接所述应力释放层(12)的所述第一势垒层(131a)与所述第一势阱层(131b)之间的第一防湮灭层(131c),所述第一防湮灭层(131c)的导带能级高于所述第一势垒层(131a)的导带能级;和/或所述第二量子阱层(132)包括第二势阱层(132b)、设置在所述第二势阱层(132b)两侧的第二势垒层(132a),以及设置在邻接所述第一量子阱层(131)的所述第二势垒层(132a)与所述第二势阱层(132b)之间的第二防湮灭层(132c),所述第二防湮灭层(132c)的导带能级高于所述第二势垒层(132a)的导带能级。
- 据权利要求15所述的多波长LED结构的制作方法,其特征在于,所述第一量子阱层(131)与所述第二量子阱层(132)之间设置有第三防湮灭层(133),所述第三防湮灭层(133)的导带能级高于所述第一势垒层(131a)的导带能级。
- 根据权利要求13或15所述的多波长LED结构的制作方法,其特征在于,所述第一防湮灭层(131c)接触所述第一势阱层(131b),或所述第一防湮灭层(131c)与所述第一势阱层(131b)之间具有第一间隔层(131d);所述第二防湮灭层(132c)接触所述第二势阱层(132b),或所述第二防湮灭层(132c)与所述第二势阱层(132b)之间具有第二间隔层(132d)。
- 根据权利要求13或15所述的多波长LED结构的制作方法,其特征在于,所述第一防湮灭层(131c)包含Al,自所述第一势垒层(131a)至所述第一势阱层(131b),所述第一防湮灭层(131c)的Al的物质的量的占比逐渐增大;或所述第二防湮灭层(132c)包含Al,自所述第二势垒层(132a)至所述第二势阱层(132b),所述第二防湮灭层(132c)的Al的物质的量的占比逐渐增大。
- 根据权利要求18所述的多波长LED结构的制作方法,其特征在于,自所述第一势垒层(131a)至所述第一势阱层(131b),所述第一防湮灭层(131c)的Al的物质的量的占比连续增大或呈阶梯增大;或自所述第二势垒层(132a)至所述第二势阱层(132b),所述第二防湮灭层(132c)的Al的物质的量的 占比连续增大或呈阶梯增大。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2020/131193 WO2022109797A1 (zh) | 2020-11-24 | 2020-11-24 | 多波长led结构及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116391266A true CN116391266A (zh) | 2023-07-04 |
Family
ID=81753740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080106286.5A Pending CN116391266A (zh) | 2020-11-24 | 2020-11-24 | 多波长led结构及其制作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230335672A1 (zh) |
CN (1) | CN116391266A (zh) |
WO (1) | WO2022109797A1 (zh) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07183618A (ja) * | 1993-12-22 | 1995-07-21 | Ricoh Co Ltd | 半導体レーザ装置、半導体レーザ装置製造方法並びに集積型半導体レーザ装置 |
US8698163B2 (en) * | 2011-09-29 | 2014-04-15 | Toshiba Techno Center Inc. | P-type doping layers for use with light emitting devices |
JP6457784B2 (ja) * | 2014-11-07 | 2019-01-23 | スタンレー電気株式会社 | 半導体発光素子 |
CN105870286A (zh) * | 2016-04-22 | 2016-08-17 | 南昌大学 | 带V坑多量子阱多波长的GaN基LED外延结构及其制备方法 |
CN106711300B (zh) * | 2016-12-27 | 2019-08-13 | 南昌大学 | 一种InGaN基黄色发光二极管结构 |
CN109192834B (zh) * | 2018-08-27 | 2020-04-21 | 厦门市三安光电科技有限公司 | 一种氮化物半导体发光二极管 |
-
2020
- 2020-11-24 CN CN202080106286.5A patent/CN116391266A/zh active Pending
- 2020-11-24 WO PCT/CN2020/131193 patent/WO2022109797A1/zh active Application Filing
- 2020-11-24 US US18/025,321 patent/US20230335672A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2022109797A1 (zh) | 2022-06-02 |
US20230335672A1 (en) | 2023-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101611412B1 (ko) | 발광 소자 | |
US8124990B2 (en) | Semiconductor light emitting device having an electron barrier layer between a plurality of active layers | |
US7084420B2 (en) | Nitride based semiconductor device | |
TWI496319B (zh) | 發光二極體結構及形成發光二極體結構的方法 | |
EP1791189B1 (en) | Semiconductor device and method of semiconductor device fabrication | |
US7923716B2 (en) | Nitride semiconductor device | |
KR101452801B1 (ko) | 발광다이오드 및 이의 제조방법 | |
US20060071226A1 (en) | Light-emitting semiconductor device | |
JP2006080525A (ja) | モノリシックのマルチカラーの多重量子井戸半導体発光ダイオード | |
US7915607B2 (en) | Nitride semiconductor device | |
US20220037393A1 (en) | Optoelectronic device comprising pixels which emit three colours | |
KR20080074724A (ko) | 불균일 다중양자우물을 구비한 에피구조 및 방법 | |
EP3428976A1 (en) | Semiconductor device and semiconductor device package comprising same | |
KR101111749B1 (ko) | 다층구조 양자장벽을 사용한 질화물 반도체 발광소자 | |
US20130056747A1 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
KR20120129029A (ko) | 발광 소자 | |
US20200083412A1 (en) | Micro led structure and method of manufacturing same | |
CN116391266A (zh) | 多波长led结构及其制作方法 | |
JP5060823B2 (ja) | 半導体発光素子 | |
CN112802869A (zh) | 单片集成氮化物发光波长可调节的白光led及制备方法 | |
KR20090056319A (ko) | 초격자 구조를 가지는 질화물계 반도체 발광소자 | |
US10290766B2 (en) | Light emitting device | |
KR102302320B1 (ko) | 발광 소자 | |
Okuno et al. | Emission Mechanism of Light‐Emitting Diode Structures with Red, Green, and Blue Active Layers Separated by Si‐Doped Interlayers | |
TWI785807B (zh) | 全彩led外延結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |