CN1163895C - 解码装置、数据再现装置和解码方法 - Google Patents

解码装置、数据再现装置和解码方法 Download PDF

Info

Publication number
CN1163895C
CN1163895C CNB001041738A CN00104173A CN1163895C CN 1163895 C CN1163895 C CN 1163895C CN B001041738 A CNB001041738 A CN B001041738A CN 00104173 A CN00104173 A CN 00104173A CN 1163895 C CN1163895 C CN 1163895C
Authority
CN
China
Prior art keywords
signal
correcting
corrected
detection
sign indicating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001041738A
Other languages
English (en)
Other versions
CN1264123A (zh
Inventor
三町宣雅
桥本稔
木村宏正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1264123A publication Critical patent/CN1264123A/zh
Application granted granted Critical
Publication of CN1163895C publication Critical patent/CN1163895C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1461—8 to 14 modulation, e.g. the EFM code used on CDs or mini-discs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

能对作为EFM信号本来不能存在的1T和2T进行校正，减少纠错电路的处理，并改善可播放性的解码装置和数据再现装置。提供包括校正部分和解调电路的EFM块，校正部分检测由PLL不对称校正电路转换成二进制格式的RF信号的边缘以便NRZ转换，使用数字PLL电路中产生的时钟以便同步，检测在同步时产生的1T和2T，根据预定条件把所检测的1T和2T信号校正成0或3T，从RF信号去除1T和2T，和调制已由EFM从其去除1T和2T的RF信号；解调电路用于通过EFM对EFM调制后的信号解调。

Description

解码装置、数据再现装置和解码方法
技术领域
本发明涉及对从被称为CD(光盘)或MD(小型盘)或使用RLL(有限行程)码存储信息的其它信息存储介质读取的RF信号解码，并输出信道比特数据的解码装置和数据再现装置及其方法。
背景技术
当传输数据或在例如磁盘、光盘、磁光盘、或其它存储介质上存储数据时，对数据进行调制以使其适合于传输或存储。
分组(block)码是这种调制码中已知的一种。
分组码根据适当的编码规则将一个数据串分成由m×i位组成的单元块，并将数据字转换成由n×i位组成的代码。
当i＝1时，该分组码变成固定长度码。当可选择多个i时，就是说，当i是2或更大并由i的最大值imax＝r转换时，分组码变成可变长度码。
将分组编码的代码表示为可变长度码(d，k；m，n；r)。
在此，i表示约束长度，r表示最大约束长度，d和k是代码串中连续的“1”之间***的“0”的最少连续个数和“0”的最多连续个数。
下面说明数字音频盘的调制格式作为具体实例。
在数字音频盘中，例如，在CD格式的盘中，采用被称为EFM(八到十四调制)的调制***。
CD上记录的数据包括16位以44.1kHz取样，然后分成两部分的数字数据，即经过交织后上侧的8位和下侧的8位，以及与C1和C2序列一起给出的奇偶校验位。
将码型(pattern)中将8位数据字转换成预定的14位码字(信道位)(EFM调制)，然后在数据之间加入3位的连接位，以便减少EFM调制后的直流分量，并按NRZI(不归零反转记录)将该结果写在盘上。
为了满足在代码序列中连续的“1”之间***的“0”的最小连续数量为2和“0”的最大连续数量为10的条件，将8位转换成16位并加入连接位。
因此，该调制***的参数(d，k；m，n；r)是(2，10；8，17；1)
当信道位序列(存***形序列)的位间隔是T时，最小反转间隔Tmin变成3(＝2+1)T。另外，最大反转间隔Tmax变成11(＝10+1)T。
就是说，从8位转换成16位并给出连接位的数据最终减小到从3T到11T(1/T＝4.318MHz，一倍)的长度。
对该EFM信号解调时，根据通过对从盘上读取的RF信号的波形整形获得的二进制脉冲序列信号来产生时钟(下文称之为回放时钟)，并将该回放时钟用于解调。在产生回放时钟时，一般使用PLL(锁相环)电路。
播放时钟PCK的频率是4.3218MHz。当通过PWM按CD格式调制EFM信号时，该4.3218MHz是信道时钟频率。从第3周期到第11周期，以一个周期的步长用PWM方式调制EFM信号。
通过波形整形把从盘上读取的RF信号转换成二进制格式获得的二进制(binary)信号是在nT中改变的信号，其中T是信道时钟的一个周期(n是从3到11的整数)。
然而，在CD***中，当输入的RF信号转换成二进制格式并通过EFM解调时，由于比较电平的损坏或偏差，有时将EFM信号的3T检测为1T或2T。
在相关领域的CD***的解码装置中，无任何办法对此进行校正。在3T到11T之外的EFM信号被作为本来不可能的信号作为差错处理并用内部纠错电路校正。
然而，纠错电路的纠错能力存在局限，以致当随机包括的1T和2T超过特定量时，用上述相关领域的CD***的解码装置中的纠错电路不能将其校正并使可播放性劣化。
发明内容
考虑到这种情况做出了本发明，并且其目的是提供一种能校正本来不可能的1T和2T、能减少纠错电路的处理、并能改善播放性的解码装置和数据再现装置及其解码方法。
为实现上述目的，本发明提供一种用于对具有连续长度的代码解码的解码装置，该长度是由两种符号形成的代码序列的相同的一种符号之间连续排列的另一种符号的长度，定义为预定定义长度并且最小反转间隔为3T，其中T是一个信道比特序列的比特间隔，该解码装置包括一个检测装置，用于从代码序列检测最小反转间隔小于3T并且在正常情况下本来不存在的T的码型；和校正装置，用于将检测装置检测的本来不存在的T的任何码型校正成3T或更大的正常格式的信号，该校正装置包括：第一校正电路，用于去除任何检测的1T，以便将1T部分校正成3T或更大的正常格式的信号；第二校正电路，用于把从所述第一校正电路的输出信号检测的任何2T部分校正成3T；第三校正电路，用于比较任何检测的2T的二进制信号边缘的相位差错，根据比较结果确定在2T部分前面或后面的哪个方向将其校正，和在所确定的方向将2T校正成3T；和第四校正电路，用于把从所述第三校正电路的输出信号检测的任何1T部分校正成3T。
另外，本发明提供一种用于再现具有连续长度的代码数据的数据再现装置，该长度是由两种符号形成的代码序列的相同的一符号之间连续排列的另一种符号的长度，定义为预定定义长度并且最小反转间隔为3T，其中T是预定存储介质上存储的一个信道比特序列(存***形序列)的比特间隔，该数据再现装置包括用于从存储介质再现RF信号的装置；检测装置，用于从重放的RF信号检测最小反转间隔小于3T并且在正常情况下本来不存在的T的码型；和校正装置，用于将检测装置检测的本来不存在的T的任何码型校正成3T或更大的正常格式的信号，该校正装置包括：第一校正电路，用于去除任何检测的1T，以便将1T部分校正成3T或更大的正常格式的信号；第二校正电路，用于把从所述第一校正电路的输出信号检测的任何2T部分校正成3T；第三校正电路，用于比较任何检测的2T的二进制信号边缘的相位差错，根据比较结果确定在2T部分前面或后面的哪个方向将其校正，和在所确定的方向将2T校正成3T；和第四校正电路，用于把从所述第三校正电路的输出信号检测的任何1T部分校正成3T；纠错电路，用于校正由校正装置校正的信号中的差错。
另外，在本发明中，检测装置检测包括1T的连续的T的码型，校正装置去除1T部分以便将任何检测的包括1T的连续的T的码型校正成3T或更大的正常格式的信号。
作为替换，在本发明中，检测装置检测包括1T的连续的T的码型，校正装置校正任何检测的包括1T到3T的连续的T的码型的1T部分。
作为替换，在本发明中，检测装置检测包括1T的连续码型，校正装置将任何检测的包括1T的连续码型校正成3T或更大的任何格式的信号。
作为替换，在本发明中，检测装置检测包括1T和2T的连续的T的码型，校正装置将任何检测的包括1T和2T的连续的T的码型校正成3T或更大的任何格式的信号。
作为替换，在本发明中，检测装置检测包括2T的连续的T的码型，校正装置去除2T部分以便将任何检测的包括2T的连续的T的码型校正成3T或更大的正常格式的信号。
作为替换，在本发明中，检测装置检测包括2T的连续的T的码型，校正装置校正任何检测的包括2T到3T的连续的T的码型的2T部分。
作为替换，在本发明中，检测装置检测包括2T的连续码型，校正装置将任何检测的包括2T的连续码型校正成3T的任何格式的信号。
作为替换，在本发明中，校正装置比较任何检测的2T部分的2T部分前面和后面的T的长度并将2T校正为较长一侧。
作为替换，在本发明中，校正装置比较2T的二进制信号边缘的相位差错，根据比较结果确定在2T部分前面或后面的哪个方向校正该部分，向确定的方向校正2T到3T。
作为替换，在本发明中，校正装置强制任何检测的2T部分在其前面或后面延长1T，以便将其校正成3T。
作为替换，在本发明中，校正装置强制每个检测的2T在其前面和后面的方向交替延长1T。
作为替换，在本发明中，校正装置强制任何检测的1T在其前面和后面延长1T，以便将其校正到3T。
作为替换，在本发明中，进一步包括能在第二校正电路的输出端和校正装置的输出端之间切换第三校正电路和第四校正电路的信号线的连接位置的装置。
另外，本发明提供一种用于对具有连续长度的代码解码的解码方法，该长度是由两个符号形成的代码序列的相同的一种符号之间连续排列的另一种符号的长度，定义为预定定义长度并且最小反转间隔为3T，其中T是一个信道比特序列的比特间隔，该解码方法包括从代码序列检测最小反转间隔小于3T并且在正常情况下本来不存在的T的码型；和将任何检测的本来不存在的T的码型校正成3T或更大的正常格式的信号。
根据本发明，在检测装置中从代码序列检测至少1T或2T之一，1T或2T是最小反转间隔小于3T并且在正常情况下本来不存在的T的码型。
另外，当检测装置检测到本来不可能存在的T的码型时，在校正装置中将该码型校正成3T或更大的正常格式的信号。
另外，根据本发明，从存储介质重放RF信号。
然后，由检测装置从重放的RF信号检测至少1T或2T之一，1T或2T是最小反转间隔小于3T并且在正常情况下本来不存在的T的码型。
另外，当检测装置检测到本来不可能的T的码型时，在校正装置中将该码型校正成3T或更大的正常格式的信号。
校正的信号输入到纠错电路，在此进行纠错。
通过用上述方式校正产生的1T和2T信号，可恢复以前已被认为是差错的信号。因此，在纠错电路中校正的信号被校正成从3T到11T的格式，因此其结果是改善了差错率并改善了可播放性。
此外，可去除作为RF信号的幅度电平下降以及因盘表面上的细划痕而造成未正确输入RF信号或信号未准确地转换成二进制格式的结果产生的1T和2T信号。
附图说明
从下面参考附图给出的优选实施例的描述将使本发明的这些和其它目的和特性变得更清楚，其中：
图1是应用了根据本发明的解码装置的CD播放机的控制***实施例的结构示意图；
图2是根据本发明的EFM块的结构方框图；
图3是根据本发明的EFM块的校正电路结构实例的方框图；
图4是图3中第一校正电路结构实例的电路图；
图5是说明图4的操作的时序图；
图6是图3中第二校正电路结构实例的电路图；
图7是说明图6的操作的时序图；
图8是图3中第三校正电路结构实例的电路图；
图9是使用来自图8中的数字PLL电路的相位差错校正的时序图；
图10是通过比较图8中前面和后面的T的长度校正的时序图；
图11是通过相位差错确定校正方向的条件的示意图；
图12是图3中第四校正电路结构实例的电路图；
图13是说明图12的操作的时序图。
具体实施方式
下面参考附图详细说明应用到例如CD播放机的本发明的实施例。应指出，本发明不限于应用到CD播放机，并可应用到MD播放机和其余的盘播放机的整个范围。
图1是应用了根据本发明的解码装置的CD播放机的控制***实施例的结构示意图。
如图1所示，本控制***作为主要部分包括的有一个盘1(CD；一种使用代码调制的信息盘)，一个主轴电机2，一个光拾取器3(下文简称为拾取器)，一个I/V放大器8，一个RF均衡器9，一个DSP(数字信号处理器)10，一个控制器20，和一个光***伺服信号处理电路22。
在图1中，由主轴电机2驱动盘1，即使用代码调制的信息盘转动。由光拾取器3读取盘1上存储的信息。
拾取器3包括一个激光二极管4，一个把从激光二极管4发射的激光束作为信息读取激光斑聚焦在盘1的信号记录表面上的物镜5，一个用于改变来自盘1的反射光束的前进方向的偏振分束器6，一个用于接收反射光束的光检测器7等，并使用滑动(sled-feed)电机(未示出)作为驱动器使拾取器可在盘的径向移动。
此外，虽然未示出，拾取器3中内置有一个跟踪致动器，用于在盘的径向相对于盘1的记录轨迹移动信息读取激光斑，和一个聚焦致动器，用于在其光轴方向移动物镜5。
在I(电流)/V(电压)放大器8中把拾取器3的输出信号从电流信号转换成电压信号，在RF均衡电路对其进行波形整形，然后提供给DSP(数字信号处理器)10作为RF信号。
DSP电路10包括一个PLL不对称校正电路11，一个EFM块12，一个子码处理信号13，一个RAM 14，一个纠错电路15，一个去交织电路16，和时钟发生器17。后面将说明该信号处理***。
DSP电路10进一步设置有用于控制主轴电机2旋转的主轴伺服信号处理电路18。DSP电路内置有用于根据晶体振荡器21的高精度振荡输出产生各种时钟的时钟发生器17，并根据每个时钟进行各种信号处理。
应指出，光学***伺服信号处理电路22用于控制与拾取器3的操作有关的伺服***，即用于使信息读取激光斑跟踪盘1上的记录轨迹的跟踪伺服***，用于把激光斑聚焦在盘1的信号记录表面的聚焦伺服***，和用于在盘的径向控制拾取器3的位置的滑动伺服***。
接下来说明DSP电路10的信号处理***。
PLL不对称校正电路11从RF均衡器9接收RF信号，校正不对称，和向EFM块12输出二进制RF信号(EFM信号)。
应指出，“不对称”是指RF信号的眼图中心偏离幅度中心的状态。
另外，PLL不对称校正电路11内置有用于根据二进制信号边缘(二进制脉冲序列信号)产生回放时钟PCK的数字PLL电路111。
回放时钟PCK的频率是4.3218MHz。
数字PLL电路111根据二进制EFM信号产生由播放时钟PCK的整数倍组成的参考时钟HIF，在使EFM信号与播放时钟PCK同步时使用参考时钟HIF检测相位差错量，并把RF信号的相位差错作为3比特相位差错信息S111提供给EFM块12的校正部分121，如后面将要说明的。
应指出，作为回放时钟PCK的整数倍的参考时钟HIF在正常速度操作时是4.3218MHz×8(＝34.5744MHz)，而在双倍速度操作时是4.3218MHz×6(＝25.9308MHz)。
下面给出从数字PLL电路111获得的相位差错与这些值之间的关系。应指出，加括号的值是从数字PLL电路111输出的3比特数据。
正常速度                            双倍速度
操作                                操作
相位超前              +4(100)
相位超前              +3(011)        +3(101)
相位超前              +2(010)        +1(001)
相位超前              +1(001)        +1(001)
无相差                0(000)         0(000)
相位延迟              -1(111)        -1(111)
相位延迟              -2(110)        -2(110)
相位延迟              -3(101)
如图2所示，EFM块12包括校正部分121和解调电路122，校正部分121用于检测由PLL不对称校正电路11转换成二进制格式的RF信号的边缘以便NRZ(不归零)转换，使用数字PLL电路111中产生的时钟以便同步，检测在同步时产生的本来在作为EFM信号的格式中不能存在的1T和2T(T是一个信道时钟周期)，根据预定条件把所检测的1T和2T信号校正成(后面详细说明校正)0或3T，以便从RF信号去除1T和2T，和调制已由EFM从中去除1T和2T的RF信号；解调电路122用于对按EFM调制后的信号按EFM解调。
在EFM块12中解调的EFM信号变成数字音频数据以及纠错和检错奇偶校验位。对紧跟在帧同步信号后面的子码解调。经子码处理电路13将子码提供给控制器20。
把通过EFM解调后的数据暂时存储在RAM(随机存取存储器)14中，并根据纠错和检错奇偶校验位在纠错电路15中进行纠错。
在去交织电路16中从CIRC(交叉交织Reed-Solomon码)对纠错后的数据去交织并作为L/R声道的音频信号输出。
下面按顺序说明以本发明的特性为特征的EFM块12中的校正部分121的操作和结构。
校正部分121例如根据下面给出的模式将EFM信号中包括的1T和2T信号校正成0或3T，1T和2T信号是本来不能存在的并因CD、MD、DVD或使用代码调制的其它信息盘表面上的细划痕或因例如RF均衡器9中比较电平的偏差而被认为是格式中的差错。
校正模式包括码型检测模式，边缘检测模式，和强制校正模式。这些校正模式如下面所说明的将1T或2T信号校正成0或3T信号。
1.码型检测模式
-检测包括1T的连续的T的码型并将其校正成0或3T。
-检测包括1T的连续码型并将其校正成任何T。
-检测包括1T和2T的连续码型并将其校正成任何T。
-检测包括2T的连续的T的码型并将其校正成0或3T。
-检测包括2T的连续码型并将其校正成任何T。
2.边缘比较模式
-当检测到2T时，比较其前面和后面的T的长度并将其校正成更长的长度。
-比较2T的EFM信号边缘的相位差错并将其校正成3T。
3.强制校正模式
-当检测到2T时，在2T的前面或后面强制其延长1T以便将其校正成3T。
-当检测到1T时，在1T的前面和后面强制其延长1T以便将其校正成3T。
如图3所示，校正部分121由NRZ转换/边缘检测电路1211；用于将检测的1T校正成0T的第一校正电路1212；用于将检测的2T校正成3T或0T的第二校正电路1213；用于将检测的2T校正成3T的第三校正电路1214；用于将检测的1T校正成3T的第四校正电路1215；选择器1216；和EFM调制电路1217组成。
应指出，在校正模式期间，选择器1216把第四校正电路1215的输出输入到EFM调制电路1217，而在不执行校正时，将NRZ转换/边缘检测电路1211的输出信号直接输入到EFM调制电路1217。
在具有上述结构的校正部分121中，由NRZ转换在不对称校正电路中转换成二进制格式的RF信号(EFM信号)并在NRZ转换/边缘检测电路1211中检测边缘，然后在第一校正电路1212(A)→第二校正电路1213(B)→第三校正电路1214(C)→第四校正电路1215(D)中校正，在EFM调制电路1217中再次转换成EFM信号，并发送到后面的EFM解调电路122。
在校正部分121中，在连续的T中考虑包括1T的任何码型进行校正。这种情况下，可靠地校正低频出现的码型和在其前面和后面包括1T和2T的T的长度与特定码型一起输入的码型。在此校正后，进行最有效的校正。
通过从1T的短信号校正成更长的信号可有效地进行校正。
另外，通过只校正1T和2T信号，可在不破坏正确输入的EFM信号的3T至11T的情况下进行该校正。
下面参考附图说明第一至第四校正电路的具体电路结构。
图4是第一校正电路1212结构实例的电路图，而图5是图4的时序图。
应指出，在此说明校正包括1T的连续码型3T-1T-3T的实例。
如图4所示，第一校正电路1212包括D型触发器FF1至FF10，双输入端的“与”门AD1和AD2，后向1T、2T、3T、和4T检测器201，1T检测器202，前向1T、2T、3T、和4T检测器203，和判断电路204。
把PLL不对称电路11的数字PLL电路111中产生的回放时钟(1T的信道时钟)提供给触发器FF1至FF10的时钟CK端。
然后，以级联方式连接触发器FF1至FF5的Q输出端和D输入端，把在NRZ转换/边缘检测电路1211中边缘检测的信号S1211输入到触发器FF1的D输入端，而将触发器FF1至FF4的Q输出输入到检测器201，触发器FF5的Q输出连接到“与”门AD1的一个输入端。
“与”门AD1的另一个输入端(负输入端)连接到判断电路204的1T校正信号S204的输出线，而输出端连接到触发器FF6的D输入端。触发器FF6的Q输出连接到“与”门AD2的一个输入端。
“与”门AD2的另一个输入端(负输入端)连接到1T校正信号S204的输出线，而输出端连接到触发器FF7的D输入端。
此外，以级联方式连接触发器FF7至FF10的Q输出端和D输入端，触发器FF1至FF4的Q输出输入到检测器203，触发器FF10的Q输出作为校正的信号输出到后面的第二校正电路1213。
检测器201从触发器FF1至FF4的Q输出检测后向1T、2T、3T、和4T并将检测结果作为信号S201输出到判断电路204。例如，当检测到1T、2T、3T、或4T时，例如向判断电路204输出高电平信号S201。
1T检测器202从触发器FF1至FF4的Q输出检测后向1T并将检测结果作为信号S201输出到判断电路204。当检测到1T时，例如向判断电路204输出高电平信号S202。
检测器203从触发器FF7至FF10的Q输出检测前向1T、2T、3T、或4T并将检测结果作为信号S203输出到判断电路204。例如，当检测到1T、2T、3T、或4T时，例如输出高电平信号S203。
当判断电路204从检测器201、202、和203接收输入的检测信号S201、S202、S203全部为高电平时，则判断应从连续的信号码型去除1T，并向“与”门AD1和AD2的另一个输入端(负输入端)输出1T校正信号。
在此，用校正包括1T的连续码型3T-1T-3T为例说明具有上面结构的第一校正电路1212的校正操作。
转换成二进制格式并在此后如图5B所示同步的EFM信号在NRZ转换/边缘检测电路1211中进行NRZ转换然后进行边缘检测，以给出图5C所示的信号。
此后，把进行了边缘检测后的信号输入到第一校正电路1212，在第一校正电路1212中从用于检测1T后面的T的寄存器将该信号偏移回放时钟PCK的时钟周期。
在用检测器202检测要校正的1T时，具体地说，在触发器FF6和FF5的输出变成逻辑“1，1”时，在检测器202的输出信号S202变成高电平的定时在后向检测器201中检测3T，将检测器201的输出信号S201设定在如图5D所示的高电平，在前向检测器203中检测3T，并将检测器203的输出信号S203设定在如图5F所示的高电平，判断电路204判断应去除1T并将校正信号S204设定在如图5E所示的高电平并输出。
结果是，如图5H所示，从经边缘检测的信号去除了1T部分。
通过对在后面的EFM调制电路1217已从其去除1T部分的信号进行调制所获得的经校正的EFM信号变成如图5I所示的7T信号。
就是说，通过用第一校正电路1212去除1T将包括1T的连续码型3T-1T-3T的EFM信号校正成7T信号。
当码型与下面包括1T的码型匹配时，第一校正电路1212使用上面的操作进行相同的校正：
通过检测1T的典型连续外形校正
(1)校正内容(2T-1T-2T→5T)
(2)校正内容(3T-1T-3T→7T)
(3)校正内容(4T-1T-3T→8T)
(4)校正内容(3T-1T-4T→8T)
删除连续的1T
(5)校正内容(1T-1T-1T→3T)
(6)校正内容(2T-1T-1T→4T)
(7)校正内容(1T-1T-2T→4T)
另外，可针对这些校正向判断电路204给出校正选择信号，以便选择任何校正内容。
下面说明第二校正电路1213的结构和功能。
图6是第二校正电路1213结构实例的电路图，图7是图6的时序图。
在该电路中，当从第一校正电路1212的输出信号检测到在其前面或后面有包括3T的2T时，在不破坏其前面和后面现有的3T的情况下进行校正。
应指出，图7B示出边缘检测前的EFM信号，图7B示出边缘检测后的信号。
如图6所示，第二校正电路1213包括D型触发器FF1至FF20，双输入端的“与”门AD11至AD12，双输入“或”门OR11至OR13，后向1T、2T、和3T检测器211，2T检测器212，前向1T、2T、和3T检测器213，和2T去除判断电路214。
将PLL不对称电路11的数字PLL电路111中产生的回放时钟(1T的信道时钟)PCK提供给触发器FF11至FF20的时钟CK端。
然后，以级联方式连接触发器FF11至FF13的Q输出端和D输入端，把在NRZ转换/边缘检测电路1211中边缘检测的信号S1211输入到触发器FF11的D输入端，而将触发器FF11至FF13的Q输出输入到检测器211。触发器FF13的Q输出连接到“或”门OR11的一个输入端。
“或”门OR11的另一个输入端连接到判断电路214的校正信号S214-1的输出线，而输出端连接到触发器FF14的D输入端。触发器FF14的Q输出端连接到“与”门AD11的一个输入端。
“与”门AD11的另一个输入端(负输入端)连接到判断电路214的校正信号S214-2的输出线，而输出端连接到“或”门OR12的一个输入端。
“或”门OR12的另一个输入端连接到判断电路214的校正信号S214-3的输出线，而输出端连接到触发器FF15的D输入端。触发器FF15的Q输出端连接到“与”门AD12的一个输入端。
“与”门AD12的另一个输入端(负输入端)连接到判断电路214的校正信号S214-4的输出线，而输出端连接到触发器FF16的D输入端。触发器FF16的Q输出端连接到“与”门AD13的一个输入端。
“与”门AD13的另一个输入端(负输入端)连接到判断电路214的校正信号S214-5的输出线，而输出端连接到触发器FF17的D输入端。触发器FF17的Q输出端连接到“与”门OR13的一个输入端。
“或”门OR13的另一个输入端连接到判断电路214的校正信号S214-6的输出线，而输出端连接到触发器FF18的D输入端。
触发器FF14、FF15、和FF16的Q输出被输入到检测器212。
此外，以级联方式连接触发器FF18至FF20的Q输出端和D输入端，触发器FF18至FF20的Q输出输入到检测器213，触发器FF20的Q输出作为已校正的信号输出到下一个第三校正电路1214。
检测器211从触发器FF11至FF13的Q输出检测后向1T、2T、或3T并将检测结果作为信号S211输出到判断电路214。例如，当检测到1T、2T、或3T时，例如向判断电路214输出高电平信号S211。
当从触发器FF14、FF15、和FF16的Q输出检测到2T时，2T检测器212向判断电路214输出例如高电平的信号S212。
检测器213从触发器FF18、FF19、和FF20的Q输出检测前向1T、2T、或3T，并将检测结果作为信号S213输出到判断电路214。例如，当检测到1T、2T、或3T时输出例如高电平的信号S213。
当判断电路214从检测器212和213接收例如输入的检测信号S212和S213为高电平时，则判断应从连续的信号码型去除2T，并以预定电平输出校正信号S214-1至S214-6，以便校正前向侧。
具体地说，当检测器212中检测到校正的2T时，如果检测到后向3T，2T校正信号则变为有效。判断电路214根据检测的信号确定2T至3T的校正方向并根据该判决输出校正信号S214-1至S214-6。
下面用包括2T的连续码型3T(前向)-2T-5T(后向)的校正为例说明具有上面结构的第二校正电路1213的校正操作。
把通过第一校正电路1212的信号输入到第二校正电路1213，第二校正电路1213从用于检测2T后的3T的寄存器将该信号偏移播放时钟PCK的一个时钟周期。
当检测器212检测到要校正的2T并将检测信号S212设定在如图7E所示的高电平时，在检测器213检测前向3T。如果将检测信号S213设定在如图7F所示的高电平，2T校正信号变为有效(图7F)。
然后，在判断电路214中根据检测的信号确定2T至3T的校正方向，并按照该确定输出校正信号S214-1至S214-6。
用判决信号校正2T。在图7的例子中，做出判决校正后侧并执行使后面的5T变为4T的校正。
这种情况下，以高电平输出校正信号S214-1、S214-2、和S214-4，和以低电平输出校正信号S214-3、S214-5、和S214-6。
结果是，如图7G所示，在边缘检测后，将信号中的2T部分校正成3T。
通过在后面的EFM调制电路1217中调制获得的校正EFM信号变成如图7H所示的信号。
就是说，用第二校正电路1213将包括2T的连续码型3T-2T-5T的EFM信号校正成3T-3T-4T。
在上面的说明中，说明了后向校正的情况。在例如前向校正的情况下，把从判断电路214输出的校正信号S214-3、S214-4、S214-5和S214-6设定在高电平，而把信号S214-1和S214-2设定在低电平。
另外，在去除2T时，把从判断电路214输出的校正信号S214-2和S214-5设定在高电平，而把信号S214-1、S214-3、S214-4、和S214-6设定在低电平。
另外，第二校正电路1213以码型与后面包括2T的码型匹配的相同方式进行校正。
当在下面(1)至(3)的校正中用1T和2T对包含的2T加括号时，检测前向和后向中的1 T和2T以便不损坏除因错误校正所涉及的T之外的部分。
典型的2T码型的校正
(1)校正内容(3T-2T-nT→3T-3T-(n-1)T)，其中n＞4
(2)校正内容(nT-2T-3T→(n-1)T-3T-3T)
在2T两侧出现3T时校正到8T
(1)校正内容(3T-2T-3T→8T)
另外，第二校正电路1213的判断电路214通过对这些校正给出校正选择信号可以与第一校正电路1212中的判断电路204相同的方式自由选择校正内容。
下面说明第三校正电路的结构和功能。
图8是第三校正电路1214结构实例的电路图，图9和图10是图8的时序图。
可在三种主要校正方式中切换使用该电路。
这三种方式是：第一，利用来自数字PLL电路11的相位差错的校正，第二，通过比较前面或后面的T的长度进行校正，和第三，当出现2T时强制校正到3T。
应指出，图9是利用来自数字PLL电路11的相位差错进行校正的时序图，图10是通过比较前面或后面的T的长度进行校正的定时图。
如图8所示，第三校正电路1214包括D型触发器FF21至FF48，双输入“与”门AD21至AD23，双输入“或”门OR21至OR23，后向3T至11T检测器221，2T检测器222，前向3T至11T检测器223，用于2T的EFM边缘的相位差错操作电路224，和2T去除/2T-3T判断电路225。
将PLL不对称电路11的数字PLL电路111中产生的回放时钟(1T的信道时钟)PCK提供给触发器FF21至FF48的时钟CK端。
然后，以级联方式连接触发器FF21至FF32的Q输出和D输入，把在NRZ转换/边缘检测电路1211边缘检测的信号S1211(第二校正电路1213的输出信号)输入到触发器FF21的D输入端，而触发器FF21至FF32的Q输出输入到检测器221。触发器FF32的Q输出端连接到“或”门OR21的一个输入端。
“或”门OR21的另一个输入端连接到判断电路225的校正信号S225-1的输出线，而输出端连接到触发器FF33的D输入端。触发器FF33的Q输出端连接到“与”门AD21的一个输入端。
“与”门AD21的另一个输入端(负输入端)连接到判断电路225的校正信号S225-2的输出线，而输出端连接到“或”门OR22的一个输入端。
“或”门OR22的另一个输入端连接到判断电路225的校正信号S225-3的输出线，而输出端连接到触发器FF34的D输入端。触发器FF34的Q输出端连接到“与”门AD22的一个输入端。
“与”门AD22的另一个输入端(负输入端)连接到判断电路225的校正信号S225-4的输出线，而输出端连接到触发器FF35的D输入端。触发器FF35的Q输出端连接到“与”门AD23的一个输入端。
“与”门AD23的另一个输入端(负输入端)连接到判断电路225的校正信号S225-5的输出线，而输出端连接到触发器FF36的D输入端。触发器FF36的Q输出端连接到“或”门OR23的一个输入端。
“或”门OR23的另一个输入端连接到判断电路225的校正信号S225-6的输出线，而输出端连接到触发器FF37的D输入端。
触发器FF33、FF34、和FF35的Q输出输入到检测器212。
此外，以级联方式连接触发器FF37至FF48的Q输出端和D输入端，触发器FF36至FF48的Q输出输入到检测器233，触发器FF48的Q输出作为已校正的信号输出到下一个第四校正电路1215。
检测器221从触发器FF21至FF32的Q输出检测后向3T至11T，并将检测结果作为信号S211输出到判断电路225。例如，当检测到3T至11T时，输出例如高电平的信号S221。
当从触发器FF33、FF34、和FF35的Q输出检测到后向2T时，2T检测器222向判断电路225输出例如高电平的信号S222。
检测器223从触发器FF37至FF48的Q输出检测前面的3T至11T，并将检测结果作为信号S223输出的判断电路225。例如，当检测到3T至11T时，输出例如高电平的信号S223。
相位差错运算电路224根据数字PLL电路111检测的结果，即3比特的相位差错信息S111，在正常速度操作期间利用4.3218MHz×8(＝34.5744MHz)的参考时钟HIF和在双倍速度操作期间利用4.3218MHz×6(＝25.9308MHz)的参考时钟HIF将A和B的值大小进行比较，其中当由2T检测器222检测到2T时A是EFM信号的后向边缘，B是前向边缘，当边缘A和B存在相位差错时，利用运算结果向判断电路225输出信号S224，以便根据图11所示的条件确定2T至3T的校正方向。
例如，如图11所示，当前边缘具有+4(100)的相位超前和后边缘具有+2(010)的相位超前时，将信号在前面延长1T。
另外，当前边缘具有+2(010)的相位超前和后边缘具有-3(101)的相位延迟时，将信号在后面延长1T。
以此方式，如图11所示根据相位差错信息S111的内容决定在前面还是在后面将信号延长1T。
另外，图11右侧带有圆圈的部分表明了能够前或后方向选择的条件。
应指出，由于校正方向依据某些情况下的变形状态而改变，当A＝B时，本电路能选择在前向或后向校正。
判断电路225根据来自检测器221、222、和223的检测信号S221、S222、和S223的输入电平以及来自相位差错运算电路224的2T→3T的校正方向指示信号S224，以预定电平输出校正信号S225-1至S225-6，以便根据指令信号去除2T或校正前向或后向。
例如，当在前向校正时，以高电平输出校正信号S225-3、S225-4、S225-5、和S225-6，和以低电平输出校正信号S225-1和S225-2。
另外，当在后向校正时，以高电平输出校正信号S225-1、S225-2、和S225-4，和以低电平输出校正信号S225-3，S225-5和S225-6。
当去除2T时，以高电平输出校正信号S225-2和S225-5，和以低电平输出校正信号S225-1、S225-3、S225-4、和S225-6。
接下来，按顺序说明具有上述结构的第三校正电路1214的第一、第二、和第三校正操作。
(1)使用来自PLL的相位差错进行校正
在DSP电路10中，由数字PLL电路111根据在PLL不对称校正电路11中转换成图9D所示的二进制格式的EFM信号产生图9A所示的参考时钟HIF，该参考时钟HIF是通过根据操作模式倍频图9C所示的回放时钟PCK获得的。
应指出，在图9的例子中，示出了按8倍于回放时钟PCK(正常速度操作期间，4.3218MHz×8)的时钟产生参考时钟HIF的情况。
在数字PLL电路111中，在将EFM信号与回放时钟PCK同步时，利用参考时钟HIF检测相位差错量。
图9B示出EFM信号与播放时钟PCK的相位的关系。
当输入图9D所示的EFM信号用于同步时，检测到如图9E所示的2T。
当检测到2T时，假设后边缘是EFM信号中的A而前边缘是EFM信号中的B。
然后，相位差错与从数字PLL电路111获得的值的关系如下。将加括号的3比特信息作为相位差错信息S111输出到校正部分12。
正常速度操作期间
相位超前        +4(100)
相位超前        +3(011)
相位超前        +2(010)
相位超前        +1(001)
无相差          0(000)
相位延迟        -1(111)
相位延迟        -2(110)
相位延迟        -3(101)
把从数字PLL电路111获得的相位差错信息S111输入到2T EFM边缘操作电路224并执行如下操作
就是说，当在2T检测器222中检测到2T时，前边缘的相差值出现在图9G针对边缘的时刻。图9I示出图9G所示的信号延迟2个回放时钟PCK。
在存在边缘A和B的相位差错的时刻比较A和B的值。
然后，利用图9J所示的操作结果，根据图11所示的条件确定2T至3T的校正方向。
根据图11的结果，将校正方向信号发送到2T-3T判断电路225并将2T校正成图9D所示的EFM信号中的3T。
(2)通过比较前面和后面T的长度进行校正
下面参考图10的时序图说明当2T出现时除上面校正外的校正。
在此，说明当输入包括2T的连续码型mT-2T-nT时的校正(m和n是3和11之间的整数)。
图10B所示的EFM信号的边缘检测前的信号变成图10G所示的边缘检测后的信号。
该信号输入到第三校正电路1214，在此将其与用于检测2T后面的3T至11T的寄存器偏移回放时钟PCK的时钟周期。
然后，如图10D所示，当检测到要校正的2T时，如果检测到后面或前面的3T至11T，比较后面的mT和前面的nT的幅值，并根据下面的条件将2T校正成3T：
校正内容m＞n(mT-2T-nT→(m-1)T-3T-nT)
校正内容m＜n(mT-2T-nT→mT-3T-(n-1)T)
在图10的例子中，当m＝5T和n＝6T时，m＞n，并且图10E所示的后向校正信号在2T去除判断电路225中变为有效。
结果是，获得如图10F所示的校正结果。
在后面的EFM调制电路1217中调制后的已校正信号变成图10G所示的5T-3T-5T信号。
就是说，由第三校正电路1214将包括2T的连续码型6T-2T-5T的EFM信号校正成5T-3T-5T信号。
应指出，在本电路中，由于其中出现m＝n的情况，当m＝n时可设定前向或后向校正。
(3)当出现2T时强制校正成3T
当2T检测器222检测到通过第一校正电路1212和第二校正电路1213的信号时，执行从2T到3T的强制校正如下：
(3-1)将2T强制校正成3T。应指出，可选择校正方向，即前向或后向。
(3-2)将2T强制校正成3T。通过在每检测到2T时在前向和后向交替切换来重复校正。
下面将说明第四校正电路1215的结构和功能。
图12是第四校正电路1215结构实例的电路图，图13是图12的时序图。
第四校正电路1215把通过第一校正电路1212、第二校正电路1213、第三校正电路1214的信号中任何检测到的剩余1T在前向和后向延长1T，以便将1T校正成3T。
如图12所示，第四校正电路1215包括D型触发器FF51至FF55，双输入“与”门AD51和AD52，双输入“或”门OR51至OR52，1T检测器231，和1T-3T校正判断电路232。
将PLL不对称电路11的数字PLL电路111中产生的回放时钟(1T的信道时钟)PCK提供给触发器FF51至FF55的时钟CK端。
然后，把在NRZ转换/边缘检测电路1211边缘检测的信号S1211(第三校正电路12114的输出信号)输入到触发器FF51的D输入端，而触发器FF51的Q输出端连接到“或”门OR51的一个输入端。
“或”门OR51的另一个输入端连接到判断电路232的校正信号S232的输出线，而输出端连接到触发器FF52的D输入端。触发器FF52的Q输出端连接到“与”门AD51的一个输入端。
“与”门AD51的另一个输入端(负输入端)连接到判断电路232的校正信号S232的输出线并连接到触发器FF53的D输入端。触发器FF53的Q输出端连接到“与”门AD52的一个输入端。
“与”门AD52的另一个输入端(负输入端)连接到判断电路232的校正信号S232的输出线，而输出端连接到触发器FF54的D输入。触发器FF54的Q输出连接到“或”门OR52的一个输入端。
“或”门OR52的另一个输入端连接到判断电路232的校正信号S232的输出线，而输出端连接到触发器FF55的D输入端。
触发器FF55的Q输出作为已校正的信号经选择器1216输出到EFM调制电路1217。
触发器FF52和FF53的Q输出输入到1T检测器231。
1T检测器231从触发器FF52和FF53的Q输出检测1T并将检测结果作为信号S231输出到判断电路232。例如，当检测到1T时，输出高电平的信号S231。
当以高电平输入来自检测器231的检测信号S231时，判断电路232向“或”门OR51和OR52的另一个输入端和“与”门AD51和AD52的另一个输入端(负输入端)输出1T→3T校正信号S232，以便将1T校正成3T。
下面说明具有上述结构的第四校正电路1215的校正操作。
图13B所示的EFM信号的边缘检测之前的信号在边缘检测之后变成如图13C所示。
该信号输入到第四校正电路1215，在此将其根据寄存器偏移回放时钟PCK的时钟周期。
当检测到要校正的1T时，如图13D所示，执行从1T到3T的校正。
在后面的EFM调制电路1217中调制后的已校正EFM信号变成如图13D所示的3T-3T-3T。
就是说，由第四校正电路1215将包括1T的连续码型4T-1T-4T的EFM信号校正成3T-3T-3T的信号。
应指出，通过给出功能选择信号可在第四校正电路1215中接通和关闭校正。
下面说明图1的电路的操作。
由主轴电机2驱动使用代码调制存储信息的盘1旋转，并由光拾取器3读取盘1上存储的信息。
由I(电流)/V(电压)放大器8将光拾取器3的输出信号从电流信号转换成电压信号，由RF均衡电路9进行波形整形，并作为RF信号提供给DSP电路10。
在DSP电路10中，把来自RF均衡器9的RF信号输入到PLL不对称校正电路11，在此校正RF信号的不对称，然后作为二进制RF信号(EFM信号)输出到EFM块12。
此外，在PLL不对称校正电路11中，根据二进制信号边缘(二进制脉冲序列信号)产生具有4.3218MHz频率的回放时钟PCK。然后，在数字PLL电路111中，根据二进制信号产生回放时钟PCK整数倍的参考时钟HIF。在使EFM信号与PCK信号同步时，利用参考时钟HIF检测相位差错量。RF信号的相位差错作为3比特相位差错信息S111提供给EFM块12的校正部分121。
校正部分121按照预定模式将EFM信号中包括的1T或2T信号校正成0或3T信号，1T或2T信号本来不能存在并因使用代码调制的盘1表面上的细划痕或因例如RF均衡器9中比较电平的偏差而被认为是格式中的差错。
具体地说，在PLL不对称转换电路11对转换成二进制格式的RF信号进行边缘检测并进行NRZ转换。然后，利用数字PLL电路111中产生的时钟同步该信号，第一至第四校正电路1212至1215检测作为在同步时产生的格式中本来不能存在的EFM信号的1T或2T(T是一个信道时钟周期)，并按照预定条件将检测的1T或2T信号校正成0或3T。
把在校正部分12的第一至第四校正电路1212至1215中校正的信号经选择器1216输入到EFM调制电路1217并由EFM调制。在EFM解调电路122中对EFM调制后的信号解调。
此后，解调的EFM信号变成数字音频信号和纠错及检错奇偶校验位。对紧接帧同步信号的子码解调。将子码经子码处理电路13提供给控制器20。
另外，把EFM解调后的数据临时存储在RAM 14中，并由纠错电路15根据纠错/检错奇偶校验位执行纠错。
在去交织电路16中以CIRC(交叉交织Reed-Solomon码)对纠错后的数据去交织，并作为L/R声道的音频信号输出。
如上所述，根据本实施例，由于提供了包含校正部分121和解调电路122的EFM块12，该校正部分121用于检测由PLL不对称校正电路11转换成二进制格式的RF信号的边缘以便NRZ转换，使用数字PLL电路11中产生的时钟以便同步，检测同步时产生的本来不能在格式中作为EFM信号存在的1T和2T(T是一个信道时钟周期)，按照预定条件将检测的1T和2T信号校正成0或3T以便从RF信号去除1T和2T，和调制已由EFM从其去除1T和2T的RF信号；解调电路122用于对按EFM调制后的信号按EFM解调，由此可恢复至此一直作为差错处理的信号。由于将已在纠错电路15中校正的信号校正成从3T至11T的格式，改善了C1和C2的差错率并改善了可播放性。
因此，具有可改善差错率和改善可播放性的优点。
此外，可改善作为RF信号的幅度电平下降和因盘表面上的细划痕造成RF信号输入不正确的结果，或作为因不对称中的偏移造成限制电平一直向上偏移到正或负侧和信号未正确地转换成二进制格式的结果产生的1T和2T信号。
因此，具有能够改善诸如具有不对称偏移的盘和划伤的盘之类的低质量盘的可播放性的优点。
应指出，在本实施例中，构成校正部分121以便输入通过用于2T-3T校正的第三校正电路1214到用于1T-3T校正的第四校正电路1215的信号。然而，也可将其构成输入通过第二校正电路1213至第四校正电路1215的信号以及输入通过第四校正电路1215至用于2T-3T校正的第三校正电路1214的信号。
这种情况下，也可使用未示出的切换电路，以便通过控制信号在第二校正电路1213→第三校正电路1214→第四校正电路1215的连接模式与第二校正电路1213→第四校正电路1215→第三校正电路1214的连接模式之间切换。
通过以这种方式提供用于切换校正顺序的功能，具有在因盘的回放状态造成1T和2T的外形状态改变时可减少校正结果劣化的优点。
如上所述，概括本发明的效果，根据本发明，通过校正产生的1T和2T信号具有可恢复以前已被认为是差错的信号的优点。因此，可将已在纠错电路中校正的信号校正成3T和11T之间的格式，因而具有可改善差错率和可播放性的优点。
此外，可改善作为RF信号幅度电平下降和因盘表面上的细划痕造成RF信号输入不正确的结果，或作为因不对称中的偏移造成限制电平一直向上偏移到正或负侧和信号未正确地转换成二进制格式的结果产生的1T和2T信号。
因此，具有能够改善诸如具有不对称偏移的盘和划伤的盘之类的低质量盘的可播放性的优点。
另外，通过提供用于切换校正顺序的功能和用于选择校正功能的装置，具有在因盘的播放状态造成1T和2T的外形状态改变时可减少校正结果劣化的优点。
虽然已参考为说明目的而选出的具体实施例描述了本发明，很显然，本领域技术人员在不脱离本发明的基本概念和范围的情况下可做出各种改进。

Claims (28)

1.一种用于对具有连续长度的代码进行解码的解码装置，所述长度是由两种符号形成的代码序列的相同的一种符号之间连续排列的另一种符号的长度，其定义为预定定义长度并且最小反转间隔为3T，其中T是一个信道比特序列的比特间隔，该解码装置包括：
检测装置，用于从代码序列检测最小反转间隔小于3T并且在正常情况下本来不存在的T的码型；和
校正装置，用于将所述检测装置检测的本来不存在的T的任何码型校正成3T或更大的正常格式的信号，该校正装置包括：第一校正电路，用于去除任何检测的1T，以便将1T部分校正成3T或更大的正常格式的信号；第二校正电路，用于把从所述第一校正电路的输出信号检测的任何2T部分校正成3T；第三校正电路，用于比较任何检测的2T的二进制信号边缘的相位差错，根据比较结果确定在2T部分前面或后面的哪个方向将其校正，和在所确定的方向将2T校正成3T；和第四校正电路，用于把从所述第三校正电路的输出信号检测的任何1T部分校正成3T。
2.根据权利要求1所述的解码装置，其中
所述检测装置检测包括1T的连续的T的码型，和
所述校正装置去除1T部分以便将任何检测的包括1T的连续的T的码型校正成3T或更大的正常格式的信号。
3.根据权利要求1所述的解码装置，其中
所述检测装置检测包括1T的连续的T的码型，和
所述校正装置校正任何检测的包括1T到3T的连续的T的码型的1T部分。
4.根据权利要求1所述的解码装置，其中
所述检测装置检测包括1T的连续码型，和
所述校正装置将任何检测的包括1T的连续码型校正成3T或更大的任何格式的信号。
5.根据权利要求1所述的解码装置，其中
所述检测装置检测包括1T和2T的连续的T的码型，和
所述校正装置将任何检测的包括1T和2T的连续的T的码型校正成3T或更大的任何格式的信号。
6.根据权利要求1所述的解码装置，其中
所述检测装置检测包括2T的连续的T的码型，和
所述校正装置去除2T部分以便将任何检测的包括2T的连续的T的码型校正成3T或更大的正常格式的信号。
7.根据权利要求1所述的解码装置，其中
所述检测装置检测包括2T的连续的T的码型，和
所述校正装置校正任何检测的包括2T到3T的连续的T的码型的2T部分。
8.根据权利要求1所述的解码装置，其中
所述检测装置检测包括2T的连续码型，和
所述校正装置将任何检测的包括2T的连续码型校正成3T或更大的任何格式的信号。
9.根据权利要求1所述的解码装置，其中
所述校正装置比较任何检测的2T部分的2T部分前面和后面的T的长度并将2T校正到较长的一侧。
10.根据权利要求1所述的解码装置，其中
所述校正装置比较2T的二进制信号边缘的相位差错，根据比较结果确定在2T部分前面或后面的哪个方向校正该部分，在确定的方向将2T校正到3T。
11.根据权利要求1所述的解码装置，其中
所述校正装置强制任何检测的2T部分在其前面或后面延长1T，以便将其校正成3T。
12.根据权利要求11所述的解码装置，其中
所述校正装置强制每个检测的2T在其前面和后面的方向交替延长1T。
13.根据权利要求1所述的解码装置，其中
所述校正装置强制任何检测的1T在其前面和后面延长1T，以便将其校正到3T。
14.根据权利要求1所述的解码装置，包括：
能在所述第二校正电路的输出端和校正装置的输出端之间切换所述第三校正电路和所述第四校正电路的信号线的连接位置的装置。
15.一种用于再现具有连续长度的代码数据的数据再现装置，所述长度是由两种符号形成的代码序列的相同的一种符号之间连续排列的另一种符号的长度，定义为预定定义长度并且最小反转间隔为3T，其中T是预定存储介质上存储的一个信道比特序列的比特间隔，该数据再现装置包括：
用于从所述存储介质再现RF信号的装置；
检测装置，用于从再现的RF信号检测最小反转间隔小于3T并且在正常情况下本来不存在的T的码型；
校正装置，用于将所述检测装置检测的本来不存在的T的任何码型校正成3T或更大的正常格式的信号，所述校正装置包括：第一校正电路，用于去除任何检测的1T，以便将1T部分校正成3T或更大的正常格式的信号；第二校正电路，用于把从所述第一校正电路的输出信号检测的任何2T部分校正成3T；第三校正电路，用于比较任何检测的2T的二进制信号边缘的相位差错，根据比较结果确定在2T部分前面或后面的哪个方向将其校正，和在所确定的方向将2T校正成3T；和第四校正电路，用于把从所述第三校正电路的输出信号检测的任何1T部分校正成3T；和
纠错电路，用于校正由所述校正装置校正的信号中的差错。
16.根据权利要求15所述的数据再现装置，其中
所述检测装置检测包括1T的连续的T的码型，和
所述校正装置去除任何检测的包括1T的连续的T的码型的1T部分以便将其校正成3T或更大的正常格式的信号。
17.根据权利要求15所述的数据重放装置，其中
所述检测装置检测包括1T的连续的T的码型，和
所述校正装置校正任何检测的包括1T到3T的连续的T的码型的1T部分。
18.根据权利要求15所述的数据再现装置，其中
所述检测装置检测包括1T的连续码型，和
所述校正装置将任何检测的包括1T的连续码型校正成3T或更大的任何格式的信号。
19.根据权利要求15所述的数据再现装置，其中
所述检测装置检测包括1T和2T的连续的T的码型，和
所述校正装置将任何检测的包括1T和2T的连续的T的码型校正成3T或更大的任何格式的信号。
20.根据权利要求15所述的数据再现装置，其中
所述检测装置检测包括2T的连续的T的码型，和
所述校正装置去除任何检测的包括2T的连续的T的码型的2T部分以便将其校正成3T或更大的正常格式的信号。
21.根据权利要求15所述的数据再现装置，其中
所述检测装置检测包括2T的连续的T的码型，和
所述校正装置校正任何检测的包括2T到3T的连续的T的码型的2T部分。
22.根据权利要求15所述的数据再现装置，其中
所述检测装置检测包括2T的连续码型，和
所述校正装置将任何检测的包括2T的连续码型校正成3T或更大的任何格式的信号。
23.根据权利要求15所述的数据再现装置，其中
所述校正装置比较任何检测的2T部分的2T部分前面和后面的T的长度并将2T校正到较长一侧。
24.根据权利要求15所述的数据再现装置，其中
所述校正装置比较2T的二进制信号边缘的相位差错，根据比较结果确定在2T部分前面或后面的哪个方向校正该部分，并在确定的方向将2T校正到3T。
25.根据权利要求15所述的数据再现装置，其中
所述校正装置强制任何检测的2T部分在其前面和后面延长1T，以便将其校正成3T。
26.根据权利要求25所述的数据再现装置，其中
所述校正装置强制每个检测的2T在其前面或后面的方向交替延长1T。
27.根据权利要求15所述的数据再现装置，其中
所述校正装置强制任何检测的1T在其前面和后面延长1T，以便将其校正到3T。
28.根据权利要求15所述的数据再现装置，包括：
能在所述第二校正电路的输出端和校正装置的输出端之间切换所输第三校正电路和所述第四校正电路的信号线的连接位置的装置。
CNB001041738A 1999-01-19 2000-01-19 解码装置、数据再现装置和解码方法 Expired - Fee Related CN1163895C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP011142/1999 1999-01-19
JP01114299A JP4193262B2 (ja) 1999-01-19 1999-01-19 復号装置およびデータ再生装置、並びに復号方法

Publications (2)

Publication Number Publication Date
CN1264123A CN1264123A (zh) 2000-08-23
CN1163895C true CN1163895C (zh) 2004-08-25

Family

ID=11769783

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001041738A Expired - Fee Related CN1163895C (zh) 1999-01-19 2000-01-19 解码装置、数据再现装置和解码方法

Country Status (5)

Country Link
US (1) US6392569B1 (zh)
EP (1) EP1022858B1 (zh)
JP (1) JP4193262B2 (zh)
CN (1) CN1163895C (zh)
TW (1) TW464844B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6732320B1 (en) * 2000-04-28 2004-05-04 Promos Technologies Inc. Method and system for improved error correction in optical media data processing
FR2833795B1 (fr) * 2001-12-18 2004-04-02 St Microelectronics Sa Procede et dispositif pour evaluer des longueurs de symboles sur un support d'enregistrement
ITMI20021202A1 (it) * 2002-06-04 2003-12-04 Ausimont Spa Composizioni di fluoropolimeri e particelle inorganiche nanometriche
JP2004253056A (ja) * 2003-02-20 2004-09-09 Sanyo Electric Co Ltd デコード装置
TWI266288B (en) * 2003-04-02 2006-11-11 Via Tech Inc Method for decoding the disc and the pre-treating circuit for accessing the disc
KR100532475B1 (ko) * 2003-10-16 2005-12-01 삼성전자주식회사 광 디스크 재생시스템 및 재생방법
DE102004013885B4 (de) * 2004-03-16 2012-08-30 Atmel Automotive Gmbh Verfahren sowie Modulationssteuereinrichtung zur drahtlosen Datenübertragung
JP2006031757A (ja) * 2004-07-12 2006-02-02 Rohm Co Ltd 復調器及びそれを備える光ディスク装置
TWI328806B (en) * 2005-06-17 2010-08-11 Lite On It Corp Method for adjusting write strategy of optical disc

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5715355A (en) * 1994-03-19 1998-02-03 Sony Corporation Optical disk having a particular format to store user-selected data, such as video data or computer files, including a dedicated TOC region
CN1040824C (zh) * 1994-07-08 1998-11-18 日本胜利株式会社 数字调制/解调方法和设备
JP3153084B2 (ja) * 1994-11-15 2001-04-03 エスエムケイ株式会社 パルス変調方法
EP0821360B1 (en) * 1996-02-08 2003-08-20 Sony Corporation Data decoder
JP3882953B2 (ja) * 1996-10-01 2007-02-21 ソニー株式会社 符号復号装置および方法
US5986592A (en) * 1996-10-01 1999-11-16 Sony Corporation Encoder decoder device not using an A/D converter and method thereof
US6091347A (en) * 1997-05-23 2000-07-18 Sony Corporation Device and method for modulation and transmission medium
JP3760961B2 (ja) * 1997-09-11 2006-03-29 ソニー株式会社 変調装置および変調方法、復調装置および復調方法、並びに記録媒体
US6236341B1 (en) * 2000-03-16 2001-05-22 Lucent Technologies Inc. Method and apparatus for data compression of network packets employing per-packet hash tables

Also Published As

Publication number Publication date
JP4193262B2 (ja) 2008-12-10
EP1022858B1 (en) 2011-09-07
EP1022858A2 (en) 2000-07-26
EP1022858A3 (en) 2004-01-02
CN1264123A (zh) 2000-08-23
JP2000209096A (ja) 2000-07-28
TW464844B (en) 2001-11-21
US6392569B1 (en) 2002-05-21

Similar Documents

Publication Publication Date Title
CN1149555C (zh) 制作数据记录介质的方法和对数据记录介质进行记录和复制的设备
CN1144184C (zh) 光盘及其再生装置
CN1129134C (zh) 数据解码仪
CN1244913C (zh) 在光盘上形成地址信息的方法
CN1252715C (zh) 数据记录方法、数据再生方法及数据再生装置
CN1122258C (zh) 光盘装置
CN1173336C (zh) 光盘记录方法和光盘设备
CN1231894C (zh) 光记录装置,激光功率控制方法
CN1137573C (zh) 数据传输方法和设备以及数据再生方法和设备
CN1483199A (zh) 记录介质、记录方法、再现方法、记录装置和再现装置
CN1127086C (zh) 用数据行和列译码错误标记来对数据译码的设备和方法
CN1321980A (zh) 盘驱动装置以及盘格式化方法
CN1163895C (zh) 解码装置、数据再现装置和解码方法
CN1192369C (zh) 光盘装置
CN1227662C (zh) 记录信息再现装置
CN1801340A (zh) 光盘记录重放装置
CN1471709A (zh) 光盘和物理地址格式
CN1393996A (zh) 数字信号的调制方法、调制装置及记录媒体
CN1282166C (zh) 盘驱动器和预置凹坑检测方法
CN100342446C (zh) 再生装置、再生方法和盘制造方法
CN1264278C (zh) 数据记录/再现装置
CN1251198A (zh) 光盘记录/再现方法、光盘和光盘设备
CN1645507A (zh) 数字数据解调装置、数字数据调制装置及数字数据调制解调装置
CN1694169A (zh) 再生信号的评价方法以及光盘装置
CN1529886A (zh) 数据记录方法和装置以及数据再现方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040825

Termination date: 20160119

EXPY Termination of patent right or utility model