KR20220161618A - 표시 장치 및 표시 장치의 제조 방법 - Google Patents

표시 장치 및 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20220161618A
KR20220161618A KR1020210068926A KR20210068926A KR20220161618A KR 20220161618 A KR20220161618 A KR 20220161618A KR 1020210068926 A KR1020210068926 A KR 1020210068926A KR 20210068926 A KR20210068926 A KR 20210068926A KR 20220161618 A KR20220161618 A KR 20220161618A
Authority
KR
South Korea
Prior art keywords
layer
contact prevention
prevention layer
disposed
opening
Prior art date
Application number
KR1020210068926A
Other languages
English (en)
Inventor
백경민
신현억
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210068926A priority Critical patent/KR20220161618A/ko
Priority to US17/701,639 priority patent/US20220392977A1/en
Priority to CN202210559892.3A priority patent/CN115411068A/zh
Publication of KR20220161618A publication Critical patent/KR20220161618A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3246—
    • H01L51/5012—
    • H01L51/5056—
    • H01L51/5072—
    • H01L51/5088—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치 및 표시 장치의 제조 방법이 제공된다. 표시 장치는 기판, 상기 기판 상에 배치되는 애노드 전극, 상기 애노드 전극 상에 배치되며, 삼산화 몰리브덴(Molybdenum trioxide, MoO3)을 포함하는 제1 접촉 방지층, 상기 제1 접촉 방지층 상에 배치되며, 이산화 몰리브덴(Molybdenum dioxide, MoO2)을 포함하는 제2 접촉 방지층, 및 상기 제2 접촉 방지층 상에 배치되는 화소 정의막을 포함하되, 상기 제1 접촉 방지층은 두께 방향으로 관통하는 제1 개구를 정의하고, 상기 제2 접촉 방지층은 두께 방향으로 관통하는 제2 개구를 정의하고, 상기 화소 정의막은 두께 방향으로 관통하는 제3 개구를 정의하며, 상기 제1 개구, 상기 제2 개구 및 상기 제3 개구는 상호 중첩하며, 상기 애노드 전극을 노출한다.

Description

표시 장치 및 표시 장치의 제조 방법{Display device and method of manufacturing the same}
본 발명은 표시 장치 및 표시 장치의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다.
표시 장치로서, 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다. 그 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 소자를 이용하여 영상을 표시한다.
유기 발광 소자는 두 개의 전극과 그 사이에 위치하는 공유층 및 발광층을 포함하며, 하나의 전극으로부터 주입된 전자(electron)와 다른 전극으로부터 주입된 정공(hole)이 발광층에서 결합하여 여기자(exiton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다. 유기 발광 표시 장치는 자체 발광형으로 별도의 광원이 필요 없기 때문에 소비전력 측면에서 유리할 뿐만 아니라, 응답 속도, 시야각 및 대비비(contrast ratio)도 우수하다.
본 발명이 해결하고자 하는 과제는 애노드 전극의 공극(Void) 및 암점 등의 불량을 억제 또는 방지하며, 서로 인접한 화소 사이의 수평 누설 전류(lateral leakage current)를 억제 또는 방지할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되는 애노드 전극, 상기 애노드 전극 상에 배치되며, 삼산화 몰리브덴(Molybdenum trioxide, MoO3)을 포함하는 제1 접촉 방지층, 상기 제1 접촉 방지층 상에 배치되며, 이산화 몰리브덴(Molybdenum dioxide, MoO2)을 포함하는 제2 접촉 방지층, 및 상기 제2 접촉 방지층 상에 배치되는 화소 정의막을 포함하되, 상기 제1 접촉 방지층은 두께 방향으로 관통하는 제1 개구를 정의하고, 상기 제2 접촉 방지층은 두께 방향으로 관통하는 제2 개구를 정의하고, 상기 화소 정의막은 두께 방향으로 관통하는 제3 개구를 정의하며, 상기 제1 개구, 상기 제2 개구 및 상기 제3 개구는 상호 중첩하며, 상기 애노드 전극을 노출한다.
상기 제1 개구, 상기 제2 개구 및 상기 제3 개구에 의해 노출된 상기 애노드 전극 상에 배치되는 제1 정공 주입/수송층, 및 상기 화소 정의막 상에 배치되는 제2 정공 주입/수송층을 포함하는 정공 주입 수송층을 더 포함하되, 상기 제1 정공 주입/수송층과 상기 제2 정공 주입/수송층은 분리될 수 있다.
상기 제1 정공 주입/수송층은 평면상 섬(island) 형상을 포함할 수 있다.
복수의 발광 영역 및 상기 복수의 발광 영역 각각을 둘러싸는 비발광 영역을 더 포함하되, 상기 제1 정공 주입/수송층은 상기 복수의 발광 영역 각각에 배치될 수 있다.
상기 화소 정의막은 상기 제1 접촉 방지층 및 상기 제2 접촉 방지층 중 적어도 어느 하나와 중첩하는 중첩부, 및 상기 제1 접촉 방지층 및 상기 제2 접촉 방지층과 비중첩하며 상기 애노드 전극과 중첩하는 비중첩부를 포함할 수 있다.
상기 제1 정공 주입/수송층 상에 배치되는 발광층을 더 포함하되, 상기 화소 정의막의 상기 비중첩부와 상기 애노드 전극 사이에는 상기 발광층이 배치될 수 있다.
상기 발광층 상에 배치되는 전자 주입/수송층, 및 상기 전자 주입/수송층 상에 배치되는 캐소드 전극을 더 포함할 수 있다.
상기 제1 접촉 방지층의 광 투과율은 상기 제2 접촉 방지층의 광 투과율보다 클 수 있다.
상기 제2 접촉 방지층의 두께는 1000Å 내지 9000Å의 범위 내에 있을 수 있다.
상기 제1 접촉 방지층의 전기적 저항은 상기 제2 접촉 방지층의 전기적 저항보다 클 수 있다.
상기 제2 접촉 방지층의 전 영역은 상기 제1 접촉 방지층과 중첩할 수 있다.
상기 제3 개구의 내측벽은 상기 제1 개구의 내측벽보다 외측으로 돌출될 수 있다.
상기 제1 개구의 상기 내측벽은 상기 제2 개구의 내측벽보다 외측으로 돌출될 수 있다.
평면상 상기 제1 개구는 상기 제3 개구를 둘러싸고, 상기 제2 개구는 상기 제1 개구를 둘러쌀 수 있다.
상기 애노드 전극은 순차적으로 적층된 제1 적층 도전층, 제2 적층 도전층 및 제3 적층 도전층을 포함하되, 상기 제1 적층 도전층과 상기 제3 적층 도전층은 인듐-주석-산화물(amorphous Indium-Tin-Oxide(ITO))을 포함하고, 상기 제2 적층 도전층은 은(Ag)을 포함할 수 있다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치되는 애노드 전극, 삼산화 몰리브덴(Molybdenum trioxide, MoO3)을 포함하는 제1 접촉 방지층으로서, 상기 애노드 전극 상에 배치되며, 상기 애노드 전극을 노출하는 제1 접촉 방지층, 및 상기 제1 접촉 방지층 상에 배치되며, 상기 제1 접촉 방지층에 의해 노출되는 애노드 전극을 노출하는 화소 정의막을 포함하되, 상기 제1 접촉 방지층은 두께 방향으로 관통하는 제1 개구를 정의하고, 상기 화소 정의막은 두께 방향으로 관통하며 상기 제1 개구와 중첩하는 제2 개구를 정의하고, 상기 제2 개구의 내측벽은 상기 제1 개구의 내측벽보다 외측에 배치된다.
상기 제1 접촉 방지층과 상기 화소 정의막 사이에 배치되며, 이산화 몰리브덴(Molybdenum dioxide, MoO2)을 포함하는 제2 접촉 방지층을 더 포함하는 표시 장치.
상기 제1 접촉 방지층의 광 투과율은 상기 제2 접촉 방지층의 광 투과율보다 크고, 상기 제1 접촉 방지층의 전기적 저항은 상기 제2 접촉 방지층의 전기적 저항보다 클 수 있다.
상기 제1 접촉 방지층 및 상기 화소 정의막에 의해 노출된 상기 애노드 전극 상에 배치되는 제1 정공 주입/수송층, 및 상기 화소 정의막 상에 배치되는 제2 정공 주입/수송층을 포함하는 정공 주입 수송층을 더 포함하되, 상기 제1 정공 주입/수송층과 상기 제2 정공 주입/수송층은 분리될 수 있다.
상기 화소 정의막은 상기 제1 접촉 방지층과 중첩하는 중첩부, 및 상기 제1 접촉 방지층과 비중첩하며 상기 애노드 전극과 중첩하는 비중첩부를 포함할 수 있다.
상기 제1 정공 주입/수송층 상에 배치되는 발광층을 더 포함하되, 상기 화소 정의막의 상기 비중첩부와 상기 애노드 전극 사이에는 상기 발광층이 배치될 수 있다.
상기 제1 정공 주입/수송층은 평면상 섬(island) 형상을 포함할 수 있다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치의 제조 방법은 기판, 상기 기판 상에 배치되는 애노드 전극, 상기 애노드 전극 상에 배치되는 제1 접촉 방지층용 물질층, 상기 제1 접촉 방지층용 물질층 상에 배치되어 상기 제1 접촉 방지층용 물질층을 노출하는 제2 접촉 방지층, 및 상기 제2 접촉 방지층과 상기 제2 접촉 방지층에 의해 노출되는 제1 접촉 방지층용 물질층 상에 배치되는 화소 정의막용 물질층에서, 상기 화소 정의막용 물질층을 노광 및 현상하여, 상기 제2 접촉 방지층에 의해 노출되는 제1 접촉 방지층용 물질층을 노출하는 화소 정의막을 형성하는 단계, 및 상기 화소 정의막과 상기 제2 접촉 방지층에 의해 노출된 제1 접촉 방지층용 물질층을 식각하여 상기 애노드 전극을 노출하는 제1 접촉 방지층을 형성하는 단계를 포함하되, 상기 제1 접촉 방지층용 물질층은 삼산화 몰리브덴(Molybdenum trioxide, MoO3)을 포함하며, 상기 제2 접촉 방지층은 이산화 몰리브덴(Molybdenum dioxide, MoO2)을 포함한다.
상기 제1 접촉 방지층용 물질층은 상기 화소 정의막용 물질층을 현상하는 현상액에 의해 식각될 수 있다.
상기 화소 정의막을 형성하는 단계 이후, 세정하는 단계를 더 포함하되, 상기 제1 접촉 방지층용 물질층은 세정액에 의해 식각될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치에 의하면, 반사율, 색감 및 반사색 띠 등을 개선하면서, 애노드 전극의 공극(Void) 및 암점 등의 불량을 억제 또는 방지하며, 서로 인접한 화소 사이의 수평 누설 전류(lateral leakage current)를 억제 또는 방지할 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 도 1의 표시 장치의 측면도이다.
도 2는 표시 장치가 두께 방향으로 벤딩된 상태의 측면 형상을 도시한다.
도 3은 일 실시예에 따른 일 화소를 상세히 보여주는 회로도이다.
도 4는 일 실시예에 따른 표시 영역을 확대하여 도시한 개략적인 평면도이다.
도 5는 일 실시예에 따른 표시 패널의 일 화소의 단면도이다.
도 6은 도 5의 X 영역을 확대한 확대도이다.
도 7은 일 실시예에 따른 제2 접촉 방지층의 두께에 따른 광 투과율(transmittance)을 나타낸 그래프이다.
도 8 내지 도 14는 일 실시예에 따른 표시 장치의 각 공정별 제조 방법을 설명하기 위한 단면도들이다.
도 15는 다른 실시예에 따른 표시 장치의 단면도이다.
도 16은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 17은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 18은 또 다른 실시예에 따른 표시 장치의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 평면도이다. 도 2는 도 1의 표시 장치의 측면도이다. 도 2는 표시 장치가 두께 방향으로 벤딩된 상태의 측면 형상을 도시한다.
도면에서 제1 방향(DR1)은 평면도상 표시 장치(1)의 가로 방향을 나타내고, 제2 방향(DR2)은 평면도상 표시 장치(1)의 세로 방향을 나타낸다. 또한, 제3 방향(DR3)은 표시 장치(1)의 두께 방향을 나타낸다. 제1 방향(DR1)과 제2 방향(DR2)은 서로 수직으로 교차하며, 제3 방향(DR3)은 제1 방향(DR1) 및 제2 방향(DR2)이 놓이는 평면에 교차하는 방향으로 제1 방향(DR1) 및 제2 방향(DR2)에 모두 수직으로 교차한다. 다만, 실시예에서 언급하는 방향은 상대적인 방향을 언급한 것으로 이해되어야 하며, 실시예는 언급한 방향에 한정되지 않는다.
다른 정의가 없는 한, 본 명세서에서 제1 방향(DR1) 일측은 평면도상 우측 방향을 제1 방향(DR1) 타측은 평면도상 좌측 방향을, 제2 방향(DR2) 일측은 평면도상 상측 방향을, 제2 방향(DR2) 타측은 평면도상 하측 방향을 각각 지칭하는 것으로 한다. 또한, 제3 방향(DR3)을 기준으로 표현된 “상부”, “상면” 은 표시 패널(10)을 기준으로 표시면 측을 의미하고, “하부”, “하면” 은 표시 패널(10)을 기준으로 표시면의 반대측을 의미하는 것으로 한다.
도 1 및 도 2를 참조하면, 표시 장치(1)는 동영상이나 정지영상을 표시하는 장치로서, 표시 장치(1)는 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 및 스마트 워치, 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 내비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
일 실시예에 따른 표시 장치(1)는 평면상 실질적인 직사각형 형상으로 이루어질 수 있다. 표시 장치(1)는 평면상 모서리가 수직인 직사각형일 수 있다. 다만, 이에 제한되는 것은 아니며, 표시 장치(1)는 평면상 모서리가 둥근 직사각형 형상일 수 있다.
표시 장치(1)가 평면상 직사각형 형상을 포함하는 경우, 제1 방향(DR1) 일측 및 타측에 배치된 두 변이 제2 방향(DR2)으로 연장된 길이는 제2 방향(DR2) 일측 및 타측에 배치된 두 변이 제1 방향(DR1)으로 연장된 길이보다 길 수 있다. 다시 말해서, 제1 방향(DR1) 일측 및 타측에 배치된 표시 장치(1)의 두 변은 장변이 되고, 제2 방향(DR2) 일측 및 타측에 배치된 표시 장치(1)의 두 변은 단변이 될 수 있다.
표시 장치(1)는 표시 패널(10)을 포함할 수 있다. 표시 패널(10)은 폴리이미드 등과 같은 가요성 고분자 물질을 포함하는 플렉서블 기판일 수 있다. 이에 따라, 표시 패널(10)은 휘어지거나, 절곡되거나, 접히거나, 말릴 수 있다.
표시 패널(10)은 유기 발광 표시 패널일 수 있다. 이하의 실시예에서는 표시 패널(10)로서 유기 발광 표시 패널이 적용된 경우를 예시하지만, 이에 제한되지 않고, 액정 디스플레이 패널, 퀀텀닷 유기 발광 표시 패널, 퀀텀닷 액정 디스플레이, 퀀텀 나노 발광 표시 패널, 마이크로 엘이디 등 다른 종류의 표시 패널이 적용될 수도 있다.
표시 패널(10)은 화면을 표시하는 표시 영역(DA) 및 표시가 이루어지지 않는 비표시 영역(NDA)을 포함할 수 있다. 표시 패널(10)은 평면도상 표시 영역(DA)과 비표시 영역(NDA)으로 구분될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 배치될 수 있다. 비표시 영역(NDA)은 베젤을 구성할 수 있다.
표시 영역(DA)은 표시 장치(1)의 평면 형상에 상응할 수 있다. 표시 영역(DA)은 평면상 모서리가 수직인 직사각형 또는 모서리가 둥근 직사각형 형상일 수 있다. 다만, 표시 영역(DA)의 평면 형상은 직사각형에 제한되는 것은 아니고, 원형, 타원형이나 기타 다양한 형상을 가질 수 있다.
표시 영역(DA)은 복수의 화소를 포함할 수 있다. 각 화소는 매트릭스 형상으로 배열될 수 있다. 각 화소는 발광층과 발광층의 발광량을 제어하는 회로층을 포함할 수 있다. 회로층은 배선, 전극 및 적어도 하나의 트랜지스터를 포함할 수 있다. 발광층은 유기 발광 물질을 포함할 수 있다. 발광층은 봉지막에 의해 밀봉될 수 있다. 화소의 구체적인 구성에 대해서는 후술하기로 한다.
비표시 영역(NDA)은 표시 영역(DA)의 모든 변을 둘러싸고, 표시 영역(DA)의 테두리를 구성할 수 있다. 다만, 이에 제한되지 않는다.
표시 패널(10)은 메인 영역(MA)과 메인 영역(MA)의 제2 방향(DR2) 일측에 연결된 벤딩 영역(BA)을 포함할 수 있다. 표시 패널(10)은 제2 방향(DR2) 일측에서 벤딩 영역(BA)과 연결되고, 두께 방향으로 벤딩되어 메인 영역(MA)과 두께 방향으로 중첩된 서브 영역(SA)을 더 포함할 수 있다.
메인 영역(MA)에는 표시 영역(DA)이 위치할 수 있다. 메인 영역(MA)의 표시 영역(DA)의 주변 에지 부분에는 비표시 영역(NDA)이 위치할 수 있다.
메인 영역(MA)은 표시 장치(1)의 평면상 외형과 유사한 형상을 가질 수 있다. 메인 영역(MA)은 일 평면에 위치한 평탄 영역일 수 있다. 그러나, 이에 제한되는 것은 아니며, 메인 영역(MA)에서 벤딩 영역(BA)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 휘어져 곡면을 이루거나 수직 방향으로 절곡될 수도 있다.
메인 영역(MA)에서 벤딩 영역(BA)과 연결된 에지(변)를 제외한 나머지 에지들 중 적어도 하나의 에지가 곡면을 이루거나 절곡되어 있는 경우, 해당 에지에도 표시 영역(DA)이 배치될 수도 있다. 그러나, 이에 제한되지 않고 곡면 또는 절곡된 에지는 화면을 표시하지 않는 비표시 영역(NDA)이 배치되거나, 표시 영역(DA)과 비표시 영역(NDA)이 함께 배치될 수도 있다.
메인 영역(MA)의 비표시 영역(NDA)은 표시 영역(DA)의 외측 경계로부터 표시 패널(10)의 에지까지의 영역에 놓일 수 있다. 메인 영역(MA)의 비표시 영역(NDA)에는 표시 영역(DA)에 신호를 인가하기 위한 신호 배선이나 구동 회로들이 배치될 수 있다.
벤딩 영역(BA)은 메인 영역(MA)의 일 단변을 통해 연결될 수 있다. 벤딩 영역(BA)의 폭(제1 방향(DR1)의 폭)은 메인 영역(MA)의 폭(단변의 폭)보다 작을 수 있다. 메인 영역(MA)과 벤딩 영역(BA)의 연결부는 베젤의 폭을 줄이기 위해 평면상 L자 커팅 형상을 가질 수 있다.
벤딩 영역(BA)에서 표시 패널(10)은 표시면의 반대 방향으로 곡률을 가지고 벤딩될 수 있다. 표시 패널(10)이 벤딩 영역(BA)에서 벤딩됨에 따라 표시 패널(10)의 면이 반전될 수 있다. 즉, 상부를 향하는 표시 패널(10)의 일면이 벤딩 영역(BA)을 통해 측면 외측을 항하였다가 다시 하부를 향하도록 변경될 수 있다.
서브 영역(SA)은 벤딩 영역(BA)으로부터 연장된다. 서브 영역(SA)은 벤딩이 완료된 이후부터 시작하여 메인 영역(MA)과 평행한 방향으로 연장될 수 있다. 서브 영역(SA)은 표시 패널(10)의 두께 방향으로 메인 영역(MA)과 중첩할 수 있다. 서브 영역(SA)은 메인 영역(MA) 에지의 비표시 영역(NDA)과 중첩하고, 나아가 메인 영역(MA)의 표시 영역(DA)과 중첩할 수 있다. 서브 영역(SA)의 폭은 벤딩 영역(BA)의 폭과 동일할 수 있지만 이에 제한되는 것은 아니다.
표시 패널(10)의 서브 영역(SA) 상에는 패드부(미도시)가 배치될 수 있다. 패드부(미도시)에는 외부 장치가 실장(또는 부착)될 수 있다. 외부 장치의 예로는 구동칩(20), 연성 인쇄회로기판이나 경성 인쇄회로기판 이루어진 구동 기판(30) 등을 들 수 있고, 그 밖에 배선 연결 필름, 커넥터 등도 외부 장치로서 패드부에 실장될 수 있다. 서브 영역(SA)에 실장되는 외부 장치는 하나일 수도 있지만, 복수 개일 수도 있다. 예를 들어, 도 1 및 도 2에 예시된 것처럼, 표시 패널(10)의 서브 영역(SA)에 구동칩(20)이 배치되고, 서브 영역(SA)의 단부에 구동 기판(30)이 부착될 수 있다. 이 경우, 표시 패널(10)은 구동칩(20)과 연결되는 패드부 및 구동 기판(30)과 연결되는 패드부를 모두 포함할 수 있다. 다른 실시예로, 구동칩이 필름 상에 실장되고, 상기 필름이 표시 패널(10)의 서브 영역(SA)에 부착될 수도 있다.
구동칩(20)은 표시면과 동일한 면인 표시 패널(10)의 일면 상에 실장되되, 상술한 것처럼 벤딩 영역(BA)이 벤딩되어 반전됨에 따라 두께 방향으로 하부를 향하는 표시 패널(10)의 면에 실장되어 구동칩(20)의 상면이 하부를 향할 수 있다.
구동칩(20)은 이방성 도전 필름을 통해 표시 패널(10) 상에 부착되거나, 초음파 접합 본딩을 통해 표시 패널(10) 상에 부착될 수 있다. 구동칩(20)은 표시 패널(10)을 구동하는 집적 회로를 포함할 수 있다.
도 3은 일 실시예에 따른 일 화소를 상세히 보여주는 회로도이다.
도 3을 참조하면, 화소(PX)의 회로는, 복수의 트랜지스터(T1 내지 T7), 커패시터(Cst) 및 발광 소자(Light Emitting Element, LE) 등을 포함한다. 일 화소(PX)의 회로에는 데이터 신호(DATA), 제1 주사(또는 스캔) 신호(GW), 제2 주사 신호(GI), 제3 주사 신호(GB), 발광 제어 신호(EM), 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 및 초기화 전압(VINT)이 인가된다.
발광 소자(LE)는 이에 제한되는 것은 아니지만, 예를 들어, 제1 전극(또는, 애노드 전극, 도 5의 ‘ANO’ 참조), 발광층(도 5의 ‘EL’ 참조), 및 제2 전극(또는, 캐소드 전극, 도 5의 ‘CAT’ 참조)을 포함하는 유기 발광 다이오드(organic light emitting diode)일 수 있다.
복수의 트랜지스터는 제1 내지 제7 트랜지스터(T1 내지T7)를 포함할 수 있다. 각 트랜지스터(T1 내지 T7)는 게이트 전극, 제1 전극(또는, 제1 소스/드레인 전극) 및 제2 전극(또는, 제2 소스/드레인 전극)을 포함한다. 각 트랜지스터(T1~T7)의 제1 전극과 제2 전극 중 어느 하나는 소스 전극이 되고 다른 하나는 드레인 전극이 된다.
제1 트랜지스터(T1)는 구동 트랜지스터의 역할을 하며, 제2 내지 제7 트랜지스터(T2 내지 T7)는 스위칭 트랜지스터의 역할을 할 수 있다. 각 트랜지스터(T1 내지 T7)는 게이트 전극, 제1 전극 및 제2 전극을 포함한다. 각 트랜지스터(T1 내지 T7)의 제1 전극과 제2 전극 중 어느 하나는 소스 전극이 되고 다른 하나는 드레인 전극이 된다.
각 트랜지스터(T1 내지 T7)는 박막 트랜지스터일 수 있다. 각 트랜지스터(T1 내지 T7)는 PMOS 트랜지스터와 NMOS 트랜지스터 중 어느 하나일 수 있다. 일 실시예에서, 구동 트랜지스터인 제1 트랜지스터(T1), 데이터 전달 트랜지스터인 제2 트랜지스터(T2), 보상 트랜지스터인 제3 트랜지스터(T3), 제1 초기화 트랜지스터인 제4 트랜지스터(T4), 제1 발광 제어 트랜지스터인 제5 트랜지스터(T5), 제2 발광 제어 트랜지스터인 제6 트랜지스터(T6) 및 제2 초기화 트랜지스터인 제7 트랜지스터(T7)는 모두 PMOS 트랜지스터이다.
다만, 이에 제한되는 것은 아니고, 예를 들어, 보상 트랜지스터인 제3 트랜지스터(T3) 및 제1 초기화 트랜지스터인 제4 트랜지스터(T4)는 NMOS 트랜지스터이며, 구동 트랜지스터인 제1 트랜지스터(T1), 데이터 전달 트랜지스터인 제2 트랜지스터(T2), 제1 발광 제어 트랜지스터인 제5 트랜지스터(T5), 제2 발광 제어 트랜지스터인 제6 트랜지스터(T6) 및 제2 초기화 트랜지스터인 제7 트랜지스터(T7)는 PMOS 트랜지스터일 수도 있다. 이 경우, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)의 액티브층과, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)의 액티브층은 서로 다른 물질을 포함할 수 있다. 이에 제한되는 것은 아니지만, 예를 들어, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)의 액티브층은 산화물 반도체를 포함하고, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)의 액티브층은 다결정 실리콘을 포함할 수 있다.
이하, 각 구성에 대해 상세히 설명한다.
제1 트랜지스터(T1)의 게이트 전극은 커패시터(Cst)의 제1 전극과 연결된다. 제1 트랜지스터(T1)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 제1 전원 전압 라인(ELVDDL)과 연결된다. 제1 트랜지스터(T1)의 제2 전극은 제6 트랜지스터(T6)를 경유하여 발광 소자(LE)의 애노드 전극과 연결된다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(DATA)를 전달받아 발광 소자(LE)에 구동 전류를 공급한다.
제2 트랜지스터(T2)의 게이트 전극은 제1 주사 신호(GW) 라인과 연결된다. 제2 트랜지스터(T2)의 제1 전극은 데이터 신호(DATA) 라인과 연결된다. 제2 트랜지스터(T2)의 제2 전극은 제1 트랜지스터(T1)의 제1 전극과 연결된다. 제2 트랜지스터(T2)는 제1 주사 신호(GW)에 따라 턴온되어 데이터 신호(DATA)를 제1 트랜지스터(T1)의 제1 전극으로 전달하는 스위칭 동작을 수행한다.
제3 트랜지스터(T3)는 제1 서브 트랜지스터(T3_1)와 제2 서브 트랜지스터(T3_2)를 포함하는 듀얼 트랜지스터로 형성될 수 있다. 제1 서브 트랜지스터(T3_1)의 게이트 전극은 제1 주사 신호(GW) 라인에 연결되고, 제1 전극은 제2 서브 트랜지스터(T3_2)의 제2 전극에 연결되며, 제2 전극은 커패시터(Cst)의 제1 전극, 제3 서브 트랜지스터(T4_1)의 제1 전극 및 제1 트랜지스터(T1)의 게이트 전극과 함께 연결되어 있다. 제2 서브 트랜지스터(T3_2)의 게이트 전극은 제1 주사 신호(GW) 라인에 연결되고, 제1 전극은 제1 트랜지스터(T1)의 제2 전극에 연결되며, 제2 전극은 제1 서브 트랜지스터(T3_1)의 제1 전극에 연결될 수 있다.
제1 서브 트랜지스터(T3_1)와 제2 서브 트랜지스터(T3_2)는 제1 주사 신호(GW)에 의해 턴-온되어 제1 트랜지스터(T1)의 게이트 전극과 제2 전극을 연결하여 제1 트랜지스터(T1)를 다이오드 연결시킨다. 그에 따라 제1 트랜지스터(T1)의 제1 전극과 게이트 전극 사이에 제1 트랜지스터(T1)의 문턱 전압만큼 전압차가 발생하고, 제1 트랜지스터(T1)의 게이트 전극에 문턱 전압이 보상된 데이터 신호(DATA)를 공급함으로써 제1 트랜지스터(T1)의 문턱 전압 편차를 보상할 수 있다.
제4 트랜지스터(T4)는 제3 서브 트랜지스터(T4_1)와 제4 서브 트랜지스터(T4_2)를 포함하는 듀얼 트랜지스터로 형성될 수 있다. 제3 서브 트랜지스터(T4_1)의 게이트 전극은 제2 주사 신호(GI) 라인에 연결되고, 제1 전극은 커패시터(Cst)의 제1 전극, 제1 서브 트랜지스터(T3_1)의 제2 전극 및 제1 트랜지스터(T1)의 게이트 전극과 함께 연결되며, 제2 전극은 제4 서브 트랜지스터(T4_2)의 제1 전극에 연결될 수 있다. 제4 서브 트랜지스터(T4_2)의 게이트 전극은 제2 주사 신호(GI) 라인에 연결되고, 제1 전극은 제3 서브 트랜지스터(T4_1)의 제2 전극에 연결되며, 제2 전극은 초기화 전압(VINT)에 연결될 수 있다. 제3 서브 트랜지스터(T4_1)와 제4 서브 트랜지스터(T4_2)는 제2 주사 신호(GI)에 의해 턴-온되어 초기화 전압(VINT)을 제1 트랜지스터(T1)의 게이트 전극에 전달하여 제1 트랜지스터(T1)의 게이트 전극의 전압을 초기화시키는 동작을 수행한다.
제5 트랜지스터(T5)의 게이트 전극은 발광 제어 신호(EM) 라인에 연결되고, 제1 전극은 제1 전원 전압 라인(ELVDDL)에 연결되며, 제2 전극은 제1 트랜지스터(T1)의 제1 전극에 연결된다. 제5 트랜지스터(T5)는 발광 제어 신호(EM)에 의해 턴-온되어 제1 트랜지스터(T1)의 제1 전극과 제1 전원 전압 라인(ELVDDL)을 연결시킨다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 발광 소자(LE)의 제1 전극 사이에 연결된다. 제6 트랜지스터(T6)의 게이트 전극은 발광 제어 신호(EM) 라인에 연결되고, 제1 전극은 제1 트랜지스터(T1)의 제2 전극 및 제2 서브 트랜지스터(T3_2)의 제1 전극과 연결되며, 제2 전극은 발광 소자(LE)의 제1 전극에 연결된다.
제5 트랜지스터(T5)와 제6 트랜지스터(T6)는 발광 제어 신호(EM)에 따라 동시에 턴온되고, 그에 따라 발광 소자(LE)에 구동 전류가 흐르게 된다.
제7 트랜지스터(T7)의 게이트 전극은 제3 주사 신호(GB) 라인과 연결된다. 제7 트랜지스터(T7)의 제1 전극은 발광 소자(LE)의 애노드 전극과 연결된다. 제7 트랜지스터(T7)의 제2 전극은 초기화 전압(VINT) 라인과 연결된다. 제7 트랜지스터(T7)는 제3 주사 신호(GB)에 따라 턴온되어 유기 발광 소자(OLED)의 애노드 전극을 초기화시킨다.
본 실시예에서는 제7 트랜지스터(T7)의 게이트 전극이 제3 주사 신호(GB)를 인가받는 경우를 예시하였지만, 다른 실시예로 제7 트랜지스터(T7)의 게이트 전극이 발광 제어 신호(EM)를 인가받거나, 제2 주사 신호(GI)를 인가받도록 화소(PX)의 회로를 구성할 수도 있다.
커패시터(Cst)는 제1 트랜지스터(T1)의 게이트 전극과 제1 전원 전압 라인(ELVDDL) 사이에 형성되며, 제1 전극 및 제2 전극을 포함한다. 커패시터(Cst)의 제1 전극은 제1 트랜지스터(T1)의 게이트 전극, 제3 트랜지스터(T3)의 제2 전극 및 제4 트랜지스터(T4)의 제1 전극에 함께 연결되고, 커패시터(Cst)의 제2 전극은 제1 전원 전압 라인(ELVDDL)에 연결될 수 있다. 커패시터(Cst)는 제1 트랜지스터(T1)의 게이트 전극에 인가된 데이터 전압을 일정하게 유지하는 역할을 할 수 있다.
발광 소자(LE)의 캐소드 전극은 제2 전원 전압 라인(ELVSSL)과 연결되고, 제2 전원 전압 라인(ELVSSL)으로부터 제2 전원 전압(ELVSS)을 인가받는다. 발광 소자(LE)는 제1 트랜지스터(T1)로부터 구동 전류를 전달받아 발광함으로써 화상을 표시한다.
이하, 상술한 화소(PX)의 평면 구조 및 단면 구조에 대해 상세히 설명한다.
도 4는 일 실시예에 따른 표시 영역을 확대하여 도시한 개략적인 평면도이다.
도 4를 참조하면, 각 화소(PX, 도 3 참조)는 발광 영역(EMA) 및 비발광 영역(NEM)을 포함한다. 화소는 제1 색 화소(예컨대, 적색 화소), 제2 색 화소(예컨대, 청색 화소) 및 제3 색 화소(예컨대, 녹색 화소)를 포함할 수 있다. 발광 영역(EMA)은 각 색 화소의 발광 영역(EMA_R, EMA_B, EMA_G: EMA_G1, EMA_G2)를 포함할 수 있다. 각 색 화소의 발광 영역(EMA)의 평면 형상은 대체로 사각형 형상을 포함할 수 있으나, 이에 제한되는 것은 아니고, 각 색 화소의 발광 영역(EMA)의 평면 형상은 팔각형 또는 모서리가 둥근 사각형이나 마름모 형상을 포함할 수도 있다.
비발광 영역(NEM)은 각 화소의 발광 영역(EMA) 사이에 배치된다. 비발광 영역(NEM)은 발광 영역(EMA)을 둘러쌀 수 있다. 비발광 영역(NEM)은 평면도상 제1 방향(DR1) 및 제2 방향(DR2)과 교차하는 대각선 방향을 따라 배치된 격자 형상 또는 메쉬 형상을 포함할 수 있다.
일 실시예에서, 제1 색 화소의 발광 영역(EMA_R)의 형상과 제2 색 화소의 발광 영역(EMA_B)의 형상은 각각 모서리가 둥근 마름모 형상으로 서로 유사한 형상을 가질 수 있다. 제2 색 화소의 발광 영역(EMA_B)은 제1 색 화소의 발광 영역(EMA_R)보다 클 수 있다.
제3 색 화소의 발광 영역(EMA_G)은 제1 색 화소의 발광 영역(EMA_R)의 크기보다 작을 수 있다. 제3 색 화소의 발광 영역(EMA_G)은 대각선 방향으로 기울어지고, 기울어진 방향으로 최대 폭을 갖는 사각형 형상을 가질 수 있다. 제3 색 화소는 발광 영역(EMA_G1)이 제1 대각선 방향으로 기울어진 제3 색 화소의 발광 영역(EMA_G2)이 제2 대각선 방향으로 기울어진 제3 색 화소를 포함할 수 있다.
각 색 화소의 발광 영역(EMA)은 다양한 방식으로 배열될 수 있다. 일 실시예에서, 제1 방향(DR1)을 따라 제1 행을 이루며 제1 색 화소의 발광 영역(EMA_R)과 제2 색 화소의 발광 영역(EMA_B)이 교대 배열되고, 그에 인접하는 제2 행은 제1 방향(DR1)을 따라 제3 색 화소의 발광 영역(EMA_G)이 배열될 수 있다. 제2 행에 속하는 발광 영역(EMA)은 제1 행에 속하는 발광 영역(EMA)에 대해 제1 방향(DR1)으로 엇갈려 배치될 수 있다. 제2 행에서, 제1 대각선 방향으로 기울어진 제3 색 화소의 발광 영역(EMA_G1)과 제2 대각선 방향으로 기울어진 제3 색 화소의 발광 영역(EMA_G2)은 제1 방향(DR1)을 따라 교대 배열될 수 있다. 제2 행에 속하는 제3 색 화소의 발광 영역(EMA_G)의 개수는 제1 행에 속하는 제1 색 화소의 발광 영역(EMA_R)의 개수 또는 제2 색 화소의 발광 영역(EMA_B)의 개수의 2배일 수 있다.
제3 행은 제1 행과 동일한 색 화소들의 배열을 갖지만, 배열 순서는 반대일 수 있다. 즉, 제1 행의 제1 색 화소의 발광 영역(EMA_R)과 동일 열에 속하는 제3 행에는 제2 색 화소의 발광 영역(EMA_B)이 배치되고, 제1 행의 제2 색 화소의 발광 영역(EMA_B)과 동일 열에 속하는 제3 행에는 제1 색 화소의 발광 영역(EMA_R)이 배치될 수 있다. 제4 행은 제2 행과 동일하게 제3 색 화소의 발광 영역(EMA_G)의 배열을 갖지만, 대각선 방향에 기울어진 형상을 기준으로 보면 그 배열 순서가 반대일 수 있다. 즉, 제2 행의 제1 대각선 방향으로 기울어진 제3 색 화소의 발광 영역(EMA_G1)과 동일 열에 속하는 제4 행에는 제2 대각선 방향으로 기울어진 제3 색 화소의 발광 영역(EMA_G2)이 배치되고, 제2 행의 제2 대각선 방향으로 기울어진 제3 색 화소의 발광 영역(EMA_G2)과 동일 열에 속하는 제4 행에는 제1 대각선 방향으로 기울어진 제3 색 화소의 발광 영역(EMA_G1)이 배치될 수 있다.
도 5는 일 실시예에 따른 표시 패널의 일 화소의 단면도이다. 도 6은 도 5의 X 영역을 확대한 확대도이다. 도 5는 제1 색 화소의 발광 영역(EMA_R) 주변의 단면을 도시하며, 이를 기준으로 일 화소의 단면에 대해 설명하나, 이하에서 서술하는 설명은 나머지 색 화소의 발광 영역(EMA_B, EMA_G)에도 동일하게 적용될 수 있다.
도 4 내지 도 6을 참조하면, 표시 패널(10)은 기판(SUB), 버퍼층(BF), 반도체층(110), 제1 절연층(121, 제1 무기 절연층), 제1 도전층(130), 제2 절연층(122, 제2 무기 절연층), 제2 도전층(140), 제3 절연층(123, 제3 무기 절연층), 제3 도전층(150), 제4 절연층(124, 제1 유기 절연층), 제4 도전층(160), 제5 절연층(125, 제2 유기 절연층), 애노드 전극(ANO), 접촉 방지층(PT), 화소 정의막(PDL), 유기층(OL), 캐소드 전극(CAT) 및 봉지층(180)을 포함할 수 있다. 각 층들은 상술한 순서대로 순차적으로 적층될 수 있다. 아울러, 각 층들은 단일막으로 이루어질 수 있지만, 복수의 막을 포함하는 적층막으로 이루어질 수도 있다. 각 층들 사이에는 다른 층이 더 배치될 수도 있다.
기판(SUB)은 그 위에 배치되는 각 층들을 지지한다. 유기발광 표시장치가 배면 또는 양면 발광형인 경우 투명한 기판이 사용될 수 있다. 유기발광 표시장치가 전면 발광형인 경우 투명한 기판 뿐만 아니라, 반투명이나 불투명 기판이 적용될 수도 있다.
기판(SUB)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉시블(flexible) 기판일 수 있다. 플렉시블 기판을 이루는 물질의 예로 폴리이미드(PI)를 들 수 있지만, 이에 제한되는 것은 아니다.
버퍼층(BF)은 기판(SUB) 상에 배치될 수 있다. 버퍼층(BF)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(BF)은 실리콘 질화물을 포함할 수 있으나, 이에 제한되는 것은 아니고, 실리콘 산화물 또는 실리콘 산질화물 등을 포함할 수도 있다. 버퍼층(BF)은 기판(SUB)의 종류나 공정 조건 등에 따라 생략될 수도 있다.
반도체층(110)은 버퍼층(BF) 상에 배치된다. 반도체층(110)은 화소의 박막 트랜지스터의 채널을 이룬다. 반도체층(110)은 다결정 실리콘을 포함할 수 있다. 그러나, 이에 제한되는 것은 아니고, 반도체층(110)은 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘이나, 산화물 반도체를 포함할 수도 있다. 상기 산화물 반도체는 예를 들어 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz)을 포함할 수 있다.
제1 절연층(121)은 반도체층(110) 상에 배치된다. 제1 절연층(121)은 게이트 절연 기능을 갖는 제1 게이트 절연막일 수 있다. 제1 절연층(121)은 무기 절연 물질을 포함할 수 있다. 제1 절연층(121)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 제1 절연층(121)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다.
제1 도전층(130)은 제1 절연층(121) 상에 배치된다. 제1 도전층(130)은 화소의 박막 트랜지스터의 게이트 전극(GAT)과 그에 연결된 스캔 라인, 및 유지 커패시터(Cst)의 제1 전극(CE1)을 포함할 수 있다.
제1 도전층(130)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
제2 절연층(122)은 제1 도전층(130) 상에 배치될 수 있다. 제2 절연층(122)은 층간 절연막 또는 제2 게이트 절연막일 수 있다. 제2 절연층(122)은 무기 절연 물질을 포함할 수 있다. 제2 절연층(122)은 제1 절연층(121)과 동일한 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
제2 도전층(140)은 제2 절연층(122) 상에 배치된다. 제2 도전층(140)은 유지 커패시터(Cst)의 제2 전극(CE2)을 포함할 수 있다. 제2 도전층(140)은 제1 도전층(130)과 동일한 물질로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
제3 절연층(123)은 제2 도전층(140) 상에 배치된다. 제3 절연층(123)은 층간 절연막일 수 있다. 제3 절연층(123)은 무기 절연 물질을 포함할 수 있다. 제3 절연층(123)은 제1 절연층(121)과 동일한 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
제3 도전층(150)은 제3 절연층(123) 상에 배치된다. 제3 도전층(150)은 화소의 박막 트랜지스터의 제1 전극(SD1)과 제2 전극(SD2)을 포함할 수 있다. 박막 트랜지스터의 제1 전극(SD1)과 제2 전극(SD2)은 제3 절연층(123), 제2 절연층(122) 및 제1 절연층(121)을 관통하는 컨택홀을 통해 반도체층(110)의 소스 영역 및 드레인 영역과 전기적으로 연결될 수 있다. 화소의 제1 전원 전압 라인(ELVDDL)도 제3 도전층(150)으로 이루어질 수 있다. 제1 전원 전압 라인(ELVDDL)은 제3 절연층(123)을 관통하는 컨택홀을 통해 유지 커패시터(Cst)의 제2 전극(CE2)과 전기적으로 연결될 수 있다.
제3 도전층(150)은 알루미늄(Al), 몰리브덴(Mo), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제3 도전층(150)은 복수의 적층 구조를 포함할 수 있다. 예를 들어, 제3 도전층(150)은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층 구조로 형성될 수 있다.
제4 절연층(124)은 제3 도전층(150) 상에 배치된다. 제4 절연층(124)은 제3 도전층(150)을 덮는다. 제4 절연층(124)은 비아층일 수 있다. 제4 절연층(124)은 유기 절연 물질을 포함할 수 있다. 예를 들어, 제4 절연층(124)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등을 포함할 수 있다.
제4 도전층(160)은 제4 절연층(124) 상에 배치된다. 제4 도전층(160)은 애노드 연결 전극(CNE)을 포함할 수 있다. 애노드 연결 전극(CNE)은 제4 절연층(124)을 관통하는 컨택홀을 통해 박막 트랜지스터의 제2 전극(SD2)과 전기적으로 연결될 수 있다. 애노드 연결 전극(CNE)을 통해, 애노드 전극(ANO)과 박막 트랜지스터의 제2 전극(SD2)이 전기적으로 연결될 수 있다. 제4 도전층(160)은 제3 도전층(150)과 동일한 물질을 포함하거나, 동일한 적층 구조를 포함할 수 있으나, 이에 제한되는 것은 아니다.
제5 절연층(125)은 제4 도전층(160) 상에 배치된다. 제5 절연층(125)은 제4 도전층(160)을 덮는다. 제5 절연층(125)은 비아층일 수 있다. 제5 절연층(125)은 유기 절연 물질을 포함할 수 있다. 제5 절연층(125)은 제4 절연층(124)과 동일한 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
애노드 전극(ANO)은 제5 절연층(125) 상에 배치된다. 애노드 전극(ANO)은 화소마다 마련된 화소 전극일 수 있다. 애노드 전극(ANO)은 제5 절연층(125)을 관통하는 컨택홀을 통해 애노드 연결 전극(CNE)과 연결될 수 있다. 애노드 전극(ANO)은 화소의 발광 영역(EMA)과 적어도 부분적으로 중첩될 수 있다.
애노드 전극(ANO)은 이에 제한되는 것은 아니지만 인듐-주석-산화물(Indium-Tin-Oxide: ITO), 인듐-아연-산화물(Indium-Zinc-Oxide: IZO), 산화아연(Zinc Oxide: ZnO), 산화인듐(Induim Oxide: In2O3)의 일함수가 높은 물질층과 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pb), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 혼합물 등과 같은 반사성 물질층이 적층된 적층막 구조를 가질 수 있다. 일함수가 높은층이 반사성 물질층보다 위층에 배치되어 유기층(OL)에 가깝게 배치될 수 있다.
애노드 전극(ANO)은 복수층 구조를 가질 수 있다. 애노드 전극(ANO)은 순차적으로 적층된 제1 적층 도전층(ST1), 제2 적층 도전층(ST2) 및 제3 적층 도전층(ST3)을 포함할 수 있다. 제1 적층 도전층(ST1), 제2 적층 도전층(ST2) 및 제3 적층 도전층(ST3)은 서로 다른 물질을 포함할 수 있다. 제1 적층 도전층(ST1) 및 제3 적층 도전층(ST3)은 비정질 인듐-주석-산화물(amorphous Indium-Tin-Oxide(ITO))을 포함하고, 제2 적층 도전층(ST2)은 은(Ag)을 포함할 수 있다. 다만, 이에 제한되는 것은 아니고, 애노드 전극(ANO)은 ITO/Mg, ITO/MgF, ITO/Ag 등의 복수층 구조를 가질 수도 있다.
접촉 방지층(PT)은 애노드 전극(ANO) 상에 배치될 수 있다. 접촉 방지층(PT)은 순차적으로 적층된 제1 접촉 방지층(PT1) 및 제2 접촉 방지층(PT2)을 포함할 수 있다. 제1 접촉 방지층(PT1) 및 제2 접촉 방지층(PT2)은 서로 다른 무기 물질을 포함할 수 있다. 제1 접촉 방지층(PT1)은 삼산화 몰리브덴(Molybdenum trioxide, MoO3)을 포함하고, 제2 접촉 방지층(PT2)은 이산화 몰리브덴(Molybdenum dioxide, MoO2)을 포함할 수 있다. 제조 공정에서 접촉 방지층(PT)은 애노드 전극(ANO)을 커버할 수 있고, 이에 따라, 애노드 전극(ANO)의 제2 적층 도전층(ST2)과 제3 적층 도전층(ST3) 사이의 박리를 억제 또는 방지할 수 있으며, 암점(dark spot) 불량 등을 억제 또는 방지할 수 있다. 이에 대한 자세한 설명은 후술한다.
제1 접촉 방지층(PT1) 및 제2 접촉 방지층(PT2)은 서로 다른 물질을 포함하며, 서로 다른 전기적 저항 및 광 투과율을 가질 수 있다.
제1 접촉 방지층(PT1)은 제2 접촉 방지층(PT2)보다 큰 전기적 저항을 가질 수 있다. 제1 접촉 방지층(PT1)은 제2 접촉 방지층(PT2)보다 작은 전기적 도전성을 가질 수 있다. 제1 접촉 방지층(PT1)은 실질적으로 절연막의 역할을 수행할 수 있다. 제1 접촉 방지층(PT1)은 제2 접촉 방지층(PT2)의 전 영역과 두께 방향(제3 방향(DR3))으로 중첩할 수 있다. 제1 접촉 방지층(PT1)은 제2 접촉 방지층(PT2)과 애노드 전극(ANO) 사이에 배치될 수 있다. 제2 접촉 방지층(PT2)이 도전성을 갖더라도, 제1 접촉 방지층(PT1)에 의해 제2 접촉 방지층(PT2)과 애노드 전극(ANO)은 전기적으로 절연될 수 있다. 따라서, 애노드 전극(ANO) 상에 제2 접촉 방지층(PT2)이 배치되고, 제2 접촉 방지층(PT2)이 도전성을 갖더라도, 서로 인접한 애노드 전극(ANO)들은 서로 전기적으로 절연될 수 있다.
제2 접촉 방지층(PT2)은 제1 접촉 방지층(PT1)보다 광 투과율이 작을 수 있다. 제2 접촉 방지층(PT2)은 제1 접촉 방지층(PT1)보다 광 흡수율이 클 수 있다. 제2 접촉 방지층(PT2)의 두께는 1000Å 내지 9000Å의 범위 내에 있거나, 2000Å 내지 5000Å의 범위 내에 있을 수 있다.
제2 접촉 방지층(PT2)의 두께가 상기 범위 내에 있는 경우, 제2 접촉 방지층(PT2)은 실질적으로 광 차단막의 역할을 수행할 수 있다.
이에 대해 보다 상세히 설명하기 위해 도 7이 더 참조된다.
도 7은 일 실시예에 따른 제2 접촉 방지층의 두께에 따른 광 투과율(transmittance)을 나타낸 그래프이다. 가로축(X축)은 빛의 파장(wavelength)을 나타내며, 세로축(Y축)은 광 투과율(transmittance, a.u.)을 나타낸다.
도 7에서, 그래프 A는 제2 접촉 방지층(PT2)의 두께가 500Å인 경우를, 그래프 B는 제2 접촉 방지층(PT2)의 두께가 1000Å인 경우를, 그래프 C는 제2 접촉 방지층(PT2)의 두께가 1500Å인 경우를, 그래프 D는 제2 접촉 방지층(PT2)의 두께가 2000Å인 경우를, 그래프 E는 제2 접촉 방지층(PT2)의 두께가 2500Å인 경우를, 그래프 F는 제2 접촉 방지층(PT2)의 두께가 3000Å인 경우를 나타낸다.
도 7을 더 참조하면, 제2 접촉 방지층(PT2)의 두께가 증가할수록 광 투과율이 감소한다. 예를 들어, 그래프 A의 경우, 빛의 파장에 따라 편차가 있으나, 평균적으로 약 0.35 a.u.의 광 투과율을 보인다. 그래프 B의 경우, 빛의 파장에 따라 편차가 있으나, 평균적으로 약 0.20 a.u.의 광 투과율을 보인다. 그래프 C의 경우, 빛의 파장에 따라 편차가 있으나, 평균적으로 약 0.10 a.u.의 광 투과율을 보인다. 그래프 D의 경우, 빛의 파장에 따라 편차가 있으나, 평균적으로 약 0.04 a.u.의 광 투과율을 보인다. 그래프 E의 경우, 빛의 파장에 따라 편차가 있으나, 평균적으로 약 0.02 a.u.의 광 투과율을 보인다. 그래프 F의 경우, 빛의 파장에 따라 편차가 있으나, 평균적으로 약 0.01 a.u.의 광 투과율을 보인다. 따라서, 제2 접촉 방지층(PT2)의 두께가 상기 범위 내에 있는 경우, 제2 접촉 방지층(PT2)은 실질적으로 광 차단막의 역할을 수행할 수 있다.
비교예 실시예
파장 450㎜ 550㎜ 650㎜ 450㎜ 550㎜ 650㎜
광 반사율(%) 73 96 98 12 12 10
광 투과율(%) 77 87 84 4 5 6
표 1에서, 비교예는 화소 정의막(PDL) 하부에 별도의 접촉 방지층(PT)이 배치되지 않은 경우를 나타내며, 실시예는 일 실시예와 같이 화소 정의막(PDL) 하부에 접촉 방지층(PT)이 배치되며, 제2 접촉 방지층(PT2)의 두께는 2000Å인 경우를 나타낸다. 비교예에서, 광 반사율은 빛이 화소 정의막(PDL)을 관통하여 애노드 전극(ANO)에 입사한 빛이 애노드 전극(ANO)에서 반사되어, 다시 화소 정의막(PDL)을 관통하여 방출된 비율을 나타낸다. 광 투과율은 화소 정의막(PDL) 하부로부터 입사한 빛이 화소 정의막(PDL)을 관통하여 상부로 진행하는 비율을 나타낸다.
실시예에서, 광 반사율은 빛이 화소 정의막(PDL) 및 접촉 방지층(PT, 또는 제2 접촉 방지층(PT2))을 관통하여 애노드 전극(ANO)에 입사한 빛이 애노드 전극(ANO)에서 반사되어, 다시 화소 정의막(PDL) 및 접촉 방지층(PT, 또는 제2 접촉 방지층(PT2))을 관통하여 방출된 비율을 나타낸다. 광 투과율은 화소 정의막(PDL) 및 접촉 방지층(PT, 또는 제2 접촉 방지층(PT2)) 하부로부터 입사한 빛이 화소 정의막(PDL) 및 접촉 방지층(PT, 또는 제2 접촉 방지층(PT2))을 관통하여 상부로 진행하는 비율을 나타낸다.
비교예와 실시예를 비교하면, 각각의 파장에서 실시예의 경우가 비교예의 경우보다 광 반사율 및 광 투과율이 낮다. 따라서, 제2 접촉 방지층(PT2)을 배치함으로써, 제2 접촉 방지층(PT2)은 화소 정의막(PDL)을 관통하도록 진행하는 빛을 차단하거나, 애노드 전극(ANO)을 향해 입사하는 빛과 애노드 전극(ANO)에서 반사된 빛을 차단할 수 있다. 따라서, 화소 정의막(PDL)이 별도의 염료 또는 안료를 포함하지 않더라도, 표시 장치 외부에서 입사된 광이나, 발광층(EL)에서 방출된 빛 등이 표시 장치의 다른 구성에 반사되어 외부에서 시인되는 것을 억제 또는 방지할 수 있다. 아울러, 반사색이 저하되는 것을 억제 또는 방지하며, 색감이 저하되는 것을 억제 또는 방지할 수 있다.
다시 도 4 내지 도 6을 참조하면, 제1 접촉 방지층(PT1)은 제1 개구(OP1)를 정의할 수 있다. 제1 개구(OP1)는 제1 접촉 방지층(PT1)을 두께 방향(제3 방향(DR3))으로 관통할 수 있다. 제1 개구(OP1)는 애노드 전극(ANO)을 노출할 수 있다. 평면상 제1 개구(OP1)는 제3 개구(OP3)의 외측에 배치되며, 제3 개구(OP3)를 둘러쌀 수 있다.
제2 접촉 방지층(PT2)은 제2 개구(OP2)를 정의할 수 있다. 제2 개구(OP2)는 제2 접촉 방지층(PT2)을 두께 방향(제3 방향(DR3))으로 관통할 수 있다. 제2 개구(OP2)는 애노드 전극(ANO)을 노출할 수 있다. 평면상 제2 개구(OP2)는 제1 개구(OP1) 및 제3 개구(OP3)의 외측에 배치되며, 제1 개구(OP1) 및 제3 개구(OP3)를 둘러쌀 수 있다.
제1 접촉 방지층(PT1)의 측면은 제2 접촉 방지층(PT2)의 측면보다 외측으로 돌출될 수 있다. 다시 말해서, 제1 개구(OP1)의 내벽을 정의하는 제1 접촉 방지층(PT1)의 측면은 제2 개구(OP2)의 내벽을 정의하는 제2 접촉 방지층(PT2)의 측면보다 외측으로 돌출될 수 있다.
여기서, 외측으로 돌출된다는 것은 단면도상 서로 대향하는 측면을 향해 돌출된 것을 지칭할 수 있다. 다시 말해서, 제1 접촉 방지층(PT1)의 일 측면은 단면도상 대향하는 타 특면을 향해 돌출되며, 제2 접촉 방지층(PT2)의 일 측면은 단면도상 대향하는 타 특면을 향해 돌출되고, 제1 접촉 방지층(PT1)의 일 측면은 제2 접촉 방지층(PT2)의 일 측면보다 더 돌출될 수 있다. 이 경우, 제2 개구(OP2)는 제1 접촉 방지층(PT1)을 노출할 수 있다.
화소 정의막(PDL)은 접촉 방지층(PT) 상에 배치될 수 있다. 화소 정의막(PDL)은 제2 접촉 방지층(PT2) 상에 배치되며, 제2 접촉 방지층(PT2)의 일면(상면) 및 측면 상에 배치될 수 있다. 화소 정의막(PDL)은 제2 접촉 방지층(PT2)의 일면(상면) 및 측면을 커버할 수 있다. 기판(SUB)의 일면 또는 타면을 기준으로, 화소 정의막(PDL)의 타면(하면)의 높이는 제1 접촉 방지층(PT1)의 일면(상면)의 높이와 실질적으로 동일한 높이에 위치할 수 있다. 화소 정의막(PDL) 및 제3 개구(OP3)에 의해 발광 영역(EMA)과 비발광 영역(NEM)이 구분될 수 있다.
화소 정의막(PDL)은 제3 개구(OP3)를 정의할 수 있다. 제3 개구(OP3)는 화소 정의막(PDL)을 두께 방향(제3 방향(DR3))으로 관통할 수 있다. 제3 개구(OP3)는 제1 개구(OP1)가 노출하는 애노드 전극(ANO)을 노출할 수 있다. 제3 개구(OP3)는 제1 접촉 방지층(PT1)의 제1 개구(OP1) 및 제2 접촉 방지층(PT2)의 제2 개구(OP2)와 중첩할 수 있다.
화소 정의막(PDL)의 측면은 제1 접촉 방지층(PT1)의 측면보다 외측으로 돌출될 수 있다. 다시 말해서, 제3 개구(OP3)의 내벽을 정의하는 화소 정의막(PDL)의 측면은 제1 개구(OP1)의 내벽을 정의하는 제1 접촉 방지층(PT1)의 측면보다 외측으로 돌출될 수 있다. 또한, 제3 개구(OP3)의 내벽을 정의하는 화소 정의막(PDL)의 측면은 제2 개구(OP2)의 내벽을 정의하는 제2 접촉 방지층(PT2)의 측면보다 외측으로 돌출될 수 있다.
화소 정의막(PDL)은 접촉 방지층(PT)과 중첩하는 중첩부(PDL1), 및 접촉 방지층(PT)과 비중첩하는 비중첩부(PDL2)를 포함할 수 있다. 중첩부(PDL1)와 비중첩부(PDL2)는 일체로 형성될 수 있다. 중첩부(PDL1)는 제1 접촉 방지층(PT1) 및 제2 접촉 방지층(PT2) 중 적어도 어느 하나와 두께 방향(제3 방향(DR3))으로 중첩할 수 있다. 비중첩부(PDL2)는 제1 접촉 방지층(PT1) 및 제2 접촉 방지층(PT2)과 비중첩하고, 애노드 전극(ANO)과 중첩할 수 있다.
화소 정의막(PDL)의 비중첩부(PDL2)는 애노드 전극(ANO)과 두께 방향(제3 방향(DR3))으로 중첩하고, 두께 방향(제3 방향(DR3))으로 이격될 수 있다. 두께 방향(제3 방향(DR3))에서 화소 정의막(PDL)의 비중첩부(PDL2)와 애노드 전극(ANO) 사이에는 제1 정공 주입/수송층(HTL1) 및 발광층(EL) 중 적어도 어느 하나가 배치될 수 있다. 또한, 두께 방향(제3 방향(DR3))에서 화소 정의막(PDL)의 비중첩부(PDL2)와 애노드 전극(ANO) 사이의 일부 영역은 공기(air)로 충진될 수 있다.
다시 말해서, 화소 정의막(PDL)은 적어도 일부 영역에서 애노드 전극(ANO)과 이격되어 대향하는 영역을 포함할 수 있다. 화소 정의막(PDL)과 애노드 전극(ANO)이 서로 이격되어 대향하는 영역(이격 영역(EMT)) 내에는 제1 정공 주입/수송층(HTL1) 및 발광층(EL)의 적어도 일부가 개재되거나, 공기(air)가 개재될 수 있다. 이격 영역(EMT)은, 두께 방향(제3 방향(DR3))을 기준으로 화소 정의막(PDL)과 애노드 전극(ANO) 중첩하되, 화소 정의막(PDL)과 애노드 전극(ANO) 사이에 접촉 방지층(PT)이 배치되지 않은 영역을 지칭할 수 있다.
화소 정의막(PDL)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 또는 벤조사이클로부텐(benzocyclobutene, BCB) 등의 유기 절연 물질을 포함할 수 있다. 다만, 이에 제한되는 것은 아니고, 화소 정의막(PDL)은 무기 물질을 포함할 수도 있다.
유기층(OL)은 화소 정의막(PDL) 상에 배치되며, 제1 접촉 방지층(PT1)의 제1 개구(OP1), 제2 접촉 방지층(PT2)의 제2 개구(OP2) 및 화소 정의막(PDL)의 제3 개구(OP3) 중 적어도 어느 하나의 내에 배치된다. 유기층(OL)은 화소 정의막(PDL)의 제3 개구(OP3)에 의해 노출되는 애노드 전극(ANO) 상에 배치될 수 있다. 유기층(OL)은 순차 적층된 정공 주입/수송층(HTL), 발광층(EL), 및 전자 주입/수송층(ETL)을 포함할 수 있다.
정공 주입/수송층(HTL)은 유기층(OL)의 최하부에 배치될 수 있다. 정공 주입/수송층(HTL)은 정공의 수송을 원활하게 하는 역할을 수행하며, 발광층(EL)으로 정공을 원활하게 주입되도록 하는 역할을 수행할 수 있다. 정공 주입/수송층(HTL)이 하나의 층으로 이루어진 것으로 도시하였으나, 이에 제한되는 것은 아니고, 정공 주입층과 정공 수송층은 별개의 두 층으로 제공될 수도 있다.
정공 주입/수송층(HTL)은 화소 정의막(PDL)의 제3 개구(OP3)에 의해 노출되는 애노드 전극(ANO) 상에 배치되는 제1 정공 주입/수송층(HTL1), 및 화소 정의막(PDL)의 일면(상면)과 측면(제3 개구(OP3)의 내벽) 상에 배치되는 제2 정공 주입/수송층(HTL2)을 포함할 수 있다. 제1 정공 주입/수송층(HTL1)과 제2 정공 주입/수송층(HTL2)은 상호 분리되며, 서로 이격될 수 있다. 제1 정공 주입/수송층(HTL1)과 제2 정공 주입/수송층(HTL2)은 서로 전기적으로 절연될 수 있다. 제1 정공 주입/수송층(HTL1)과 제2 정공 주입/수송층(HTL2) 사이에는 발광층(EL)이 배치될 수 있다.
제1 정공 주입/수송층(HTL1)은 복수로 제공되며, 복수의 제1 정공 주입/수송층(HTL1) 각각은 평면상 섬(island) 형상을 포함할 수 있다. 제1 정공 주입/수송층(HTL1)은 각 발광 영역(EMA)마다 배치될 수 있다.
제2 정공 주입/수송층(HTL2)은 일체로 제공될 수 있다. 제2 정공 주입/수송층(HTL2)은 비발광 영역(NEM)에 배치될 수 있다. 제2 정공 주입/수송층(HTL2)은 평면상 제1 정공 주입/수송층(HTL1)을 둘러쌀 수 있으나, 이에 제한되는 것은 아니고, 제2 정공 주입/수송층(HTL2)은 제1 정공 주입/수송층(HTL1)과 두께 방향(제3 방향(DR3))으로 중첩할 수도 있다.
이격 영역(EMT)에 의해, 제1 정공 주입/수송층(HTL1)과 제2 정공 주입/수송층(HTL2)은 서로 분리될 수 있다. 다시 말해서, 제1 정공 주입/수송층(HTL1)과 제2 정공 주입/수송층(HTL2)은 정공 주입/수송층(HTL)을 형성하는 하나의 공정에서 함께 형성될 수 있다. 이 경우, 화소 정의막(PDL)과 애노드 전극(ANO)이 두께 방향(제3 방향(DR3))으로 이격되고, 화소 정의막(PDL)과 애노드 전극(ANO) 사이의 일부 영역에 접촉 방지층(PT)이 배치되지 않음에 따라, 제1 정공 주입/수송층(HTL1)과 제2 정공 주입/수송층(HTL2)은 서로 연결되지 못하고 분리되어 배치될 수 있다.
제1 정공 주입/수송층(HTL1)과 제2 정공 주입/수송층(HTL2)이 상호 분리됨에 따라, 정공 주입/수송층(HTL)이 복수의 화소(또는, 복수의 발광 영역(EMA))에 걸쳐 배치되더라도, 각 발광 영역(EMA)에 배치된 제1 정공 주입/수송층(HTL1)은 서로 분리되어 전기적으로 절연될 수 있다. 아울러, 정공 주입 특성 향상을 위해 정공 주입/수송층(HTL) 하부 영역에 별도의 도핑을 진행하여, 도핑이 진행된 정공 주입/수송층(HTL)의 하부 영역이 상대적으로 높은 전기 전도도를 가질 수 있다. 이 경우, 각 발광 영역(EMA)에 배치된 제1 정공 주입/수송층(HTL1)은 서로 분리되어 전기적으로 절연되므로, 정공 주입 특성이 향상되면서, 서로 인접한 화소 간의 수평 누설 전류(lateral leakage current)를 억제 또는 방지할 수 있다.
발광층(EL)은 정공 주입/수송층(HTL) 상에 배치될 수 있다. 발광층(EL)은 제1 정공 주입/수송층(HTL1) 상에 배치될 수 있다. 발광층(EL)은 화소 정의막(PDL)의 제3 개구(OP3) 내에 배치될 수 있다. 발광층(EL)은 각 발광 영역(EMA)마다 배치될 수 있다. 발광층(EL)은 정공 주입/수송층(HTL)과 제1 전자 주입/수송층(ETL1) 사이에 배치될 수 있다. 발광층(EL)은 제1 정공 주입/수송층(HTL1)에서 제공받은 정공과 전자 주입/수송층(ETL)에서 제공받은 전자가 상호 반응하여 빛을 방출할 수 있다.
발광층(EL)은 적어도 일부가 이격 영역(EMT)에 배치될 수 있다. 다시 말해서, 발광층(EL)은 적어도 일부가 두께 방향(제3 방향(DR3))에서, 애노드 전극(ANO)과 화소 정의막(PDL) 사이를 충진할 수 있다. 발광층(EL)은 애노드 전극(ANO)과 화소 정의막(PDL)과 두께 방향(제3 방향(DR3))으로 중첩할 수 있다. 발광층(EL)에 의해 충진되지 않은 이격 영역(EMT)은 공기(air)로 채워질 수 있으나, 이에 제한되는 것은 아니다.
전자 주입/수송층(ETL)은 발광층(EL) 상에 배치된다. 전자 주입/수송층(ETL)은 화소 정의막(PDL) 상에 배치되는 정공 주입/수송층(HTL, 또는 제2 정공 주입/수송층(HTL2)) 상에 배치될 수 있다. 전자 주입/수송층(ETL)은 유기층(OL)의 최상부에 배치될 수 있다. 전자 주입/수송층(ETL)은 전자의 수송을 원활하게 하는 역할을 수행하며, 발광층(EL)으로 전자를 원활하게 주입되도록 하는 역할을 수행할 수 있다. 전자 주입/수송층(ETL)이 하나의 층으로 이루어진 것으로 도시하였으나, 이에 제한되는 것은 아니고, 전자 주입층과 전자 수송층은 별개의 두 층으로 제공될 수도 있다.
캐소드 전극(CAT)은 유기층(OL) 상에 배치될 수 있다. 캐소드 전극(CAT)은 화소의 구별없이 전면적으로 배치된 공통 전극일 수 있다. 애노드 전극(ANO), 유기층(OL) 및 캐소드 전극(CAT)은 각각 유기 발광 소자를 구성할 수 있다.
캐소드 전극(CAT)은 유기층(OL)과 접할 뿐만 아니라, 화소 정의막(PDL)의 상면에도 접할 수 있다. 캐소드 전극(CAT)은 하부 구조물의 단차를 반영하도록 하부 구조물에 대해 컨포말하게 형성될 수 있다.
캐소드 전극(CAT)은 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, Ag, Pt, Pd, Ni, Au Nd, Ir, Cr, BaF, Ba 또는 이들의 화합물이나 혼합물(예를 들어, Ag와 Mg의 혼합물 등)과 같은 일함수가 작은 물질층을 포함할 수 있다. 캐소드 전극(CAT)은 상기 일함수가 작은 물질층 상에 배치된 투명 금속 산화물층을 더 포함할 수 있다.
봉지층(180)은 캐소드 전극(CAT) 상에 배치될 수 있다. 봉지층(180)은 제1 무기 봉지막(181), 유기 봉지막(182) 및 제2 무기 봉지막(183)을 포함할 수 있다. 봉지층(180)의 단부에서 제1 무기 봉지막(181)과 제2 무기 봉지막(183)은 서로 접할 수 있다. 유기 봉지막(182)은 제1 무기 봉지막(181)과 제2 무기 봉지막(183)에 의해 밀봉될 수 있다.
제1 무기 봉지막(181) 및 제2 무기 봉지막(183)은 각각 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등의 무기 절연 물질을 포함할 수 있다. 유기 봉지막(182)은 유기 절연 물질을 포함할 수 있다.
이하에서, 일 실시예에 따른 표시 장치의 제조 방법에 대해 설명한다.
도 8 내지 도 14는 일 실시예에 따른 표시 장치의 각 공정별 제조 방법을 설명하기 위한 단면도들이다.
우선, 도 8을 참조하면, 기판(SUB), 버퍼층(BF), 반도체층(110), 제1 절연층(121), 제1 도전층(130), 제2 절연층(122), 제2 도전층(140), 제3 절연층(123), 제3 도전층(150), 제4 절연층(124), 제4 도전층(160), 제5 절연층(125) 및 애노드 전극(ANO)을 순차적으로 형성한다. 각 절연층은 기판(SUB)의 전 영역에 걸쳐 형성될 수 있으며, 각 도전층 및 애노드 전극(ANO)은 패터닝을 통해 형성될 수 있다.
애노드 전극(ANO)이 배치된 제5 절연층(125)의 전 영역에 걸쳐 제1 접촉 방지층용 물질층(PT1m)과 제2 접촉 방지층용 물질층(PT2m)을 순차적으로 형성한다. 제1 접촉 방지층용 물질층(PT1m)은 삼산화 몰리브덴(Molybdenum trioxide, MoO3)을 포함하고, 제2 접촉 방지층용 물질층(PT2m)은 이산화 몰리브덴(Molybdenum dioxide, MoO2)을 포함할 수 있다. 제1 접촉 방지층용 물질층(PT1m)과 제2 접촉 방지층용 물질층(PT2m)은 스퍼터링(sputtering) 공정에 의해 형성될 수 있으나, 이에 제한되는 것은 아니다.
제1 접촉 방지층용 물질층(PT1m)과 제2 접촉 방지층용 물질층(PT2m)이 스퍼터링(sputtering) 공정에 의해 형성되는 경우, 제1 접촉 방지층용 물질층(PT1m)과 제2 접촉 방지층용 물질층(PT2m)은 하나의 공정으로 형성될 수 있다. 다시 말해서, 스퍼터링(sputtering) 공정이 진행되는 챔버(chamber) 내부의 산소(O2) 농도를 조절함으로써, 삼산화 몰리브덴(Molybdenum trioxide, MoO3)을 포함하는 제1 접촉 방지층용 물질층(PT1m)과 이산화 몰리브덴(Molybdenum dioxide, MoO2)을 포함하는 제2 접촉 방지층용 물질층(PT2m)을 하나의 챔버 내에서 형성할 수 있다. 따라서, 공정 효율이 향상될 수 있으며, 공정 비용이 감소할 수 있다.
이어, 도 9를 참조하면, 제2 접촉 방지층용 물질층(PT2m, 도 8 참조)을 패터닝하여 제2 접촉 방지층(PT2)을 형성한다. 이 과정에서, 제2 접촉 방지층(PT2)에 의해 정의되는 제2 개구(OP2)가 형성될 수 있다. 제2 개구(OP2)는 제1 접촉 방지층용 물질층(PT1m)을 노출할 수 있다.
제2 접촉 방지층용 물질층(PT2m, 도 8 참조)이 식각됨에 따라, 제2 접촉 방지층용 물질층(PT2m, 도 8 참조)은 일부 영역에서 두께 방향으로 관통하는 제2 개구(OP2)를 형성하는 것으로 설명하였으나, 이에 제한되는 것은 아니다. 예를 들어, 제2 접촉 방지층용 물질층(PT2m, 도 8 참조)이 식각되어 제2 접촉 방지층용 물질층(PT2m, 도 8 참조)의 일부 영역에서 홈(groove)이 형성되거나, 제1 접촉 방지층용 물질층(PT1m)이 제2 접촉 방지층용 물질층(PT2m, 도 8 참조)과 함께 식각되어 제1 접촉 방지층용 물질층(PT1m)의 일부 영역에서 홈(groove)이 형성될 수도 있다.
일부 영역에서 제2 접촉 방지층용 물질층(PT2m, 도 8 참조)이 식각됨에 따라, 이격 공간(EMT, 도 14 참조)이 보다 원활하게 형성될 수 있다. 이에 대한 자세한 설명은 후술한다.
이어, 도 10 및 도 11을 참조하면, 제2 접촉 방지층(PT2) 상에 화소 정의막용 물질층(PDLm)을 배치하고, 이를 노광 및 현상하여, 화소 정의막(PDL)을 형성한다. 화소 정의막용 물질층(PDLm)은 기판(SUB)의 전 영역에 걸쳐 배치되며, 제2 개구(OP2)에 의해 노출되는 제1 접촉 방지층용 물질층(PT1m) 상에도 배치될 수 있다. 화소 정의막(PDL)을 형성하는 과정에서 화소 정의막(PDL)에 의해 정의되는 제3 개구(OP3)가 형성될 수 있다. 제3 개구(OP3)는 제2 개구(OP2)에 의해 노출되는 제1 접촉 방지층용 물질층(PT1m)을 노출할 수 있다.
제1 접촉 방지층용 물질층(PT1m) 및 제2 접촉 방지층(PT2)을 배치함에 따라, 애노드 전극(ANO)은 화소 정의막용 물질층(PDLm)과 직접 접촉하지 않을 수 있다. 다시 말해서, 애노드 전극(ANO)과 화소 정의막용 물질층(PDLm) 사이에는 제1 접촉 방지층용 물질층(PT1m) 및 제2 접촉 방지층(PT2) 중 적어도 어느 하나가 배치될 수 있다.
이에 따라, 애노드 전극(ANO)은 화소 정의막용 물질층(PDLm)을 노광 및 현상하는 과정에서 사용되는 현상액으로부터 보호될 수 있다. 애노드 전극(ANO)은 화소 정의막용 물질층(PDLm)을 노광 및 현상하는 과정에서 사용되는 현상액과 직접 접촉하지 않을 수 있다. 따라서, 상기 현상액이 애노드 전극(ANO)으로 침투하는 것을 방지할 수 있으며, 현상액의 침투에 의해 제2 적층 도전층(ST2, 도 6 참조)과 제3 적층 도전층(ST3, 도 6 참조) 사이에 발생할 수 있는 공극을 억제 또는 방지할 수 있다. 나아가, 제2 적층 도전층(ST2, 도 6 참조)과 제3 적층 도전층(ST3, 도 6 참조) 사이의 박리를 억제 또는 방지할 수 있다.
이어, 도 12를 참조하면, 제1 접촉 방지층용 물질층(PT1m, 도 11 참조)을 식각(패터닝)하여, 제1 접촉 방지층(PT1)을 형성한다. 제1 접촉 방지층(PT1)을 형성하는 과정에서 제1 개구(OP1)가 함께 형성될 수 있다. 제1 접촉 방지층용 물질층(PT1m, 도 11 참조)의 식각은 화소 정의막용 물질층(PDLm)을 노광 및 현상하는 과정에서 사용되는 현상액에 의해 진행되거나, 화소 정의막용 물질층(PDLm)의 노광 및 현상 후 세정에 사용되는 세정액에 의해 진행될 수 있다. 현상액은 테트라메틸암모늄 히드록시드(TMAH, Tetra Methyl Ammonium Hydroxide)을 포함하고, 세정액은 탈 이온수(DIW: Deionized Water)를 포함할 수 있으나, 이에 제한되는 것은 아니다.
제1 접촉 방지층용 물질층(PT1m, 도 11 참조)은 화소 정의막(PDL)에 의해 노출된 영역과 그 주변이 식각되어 제거될 수 있다. 이에 따라, 제1 개구(OP1)의 측면은 제3 개구(OP3)의 측면보다 애노드 전극(ANO)의 외측에 배치되며, 화소 정의막(PDL)과 애노드 전극(ANO) 사이에 이격 영역(EMT, 도 5 참조)이 형성될 수 있다. 다시 말해서, 제3 개구(OP3)의 측면은 제1 개구(OP1)의 측면보다 외측으로 돌출될 수 있다. 일부 영역에서 제2 접촉 방지층용 물질층(PT2m, 도 8 참조)이 식각됨에 따라, 화소 정의막(PDL)에 의해 노출된 영역의 제1 접촉 방지층용 물질층(PT1m, 도 11 참조)의 두께(또는, 제1 접촉 방지층용 물질층(PT1m, 도 11 참조) 및 제2 접촉 방지층용 물질층(PT2m, 도 8 참조)의 두께)가 감소할 수 있고, 패터닝이 보다 용이할 수 있다.
제1 접촉 방지층용 물질층(PT1m)은 삼산화 몰리브덴(Molybdenum trioxide, MoO3)을 포함하고, 제2 접촉 방지층용 물질층(PT2m)은 이산화 몰리브덴(Molybdenum dioxide, MoO2)을 포함하는 경우, 제1 접촉 방지층용 물질층(PT1m, 도 11 참조)을 식각하는 별도의 공정은 불필요할 수 있다. 다시 말해서, 제1 접촉 방지층용 물질층(PT1m, 도 11 참조)의 식각이 화소 정의막용 물질층(PDLm)을 노광 및 현상하는 과정에서 사용되는 현상액에 의해 진행되는 경우, 제1 접촉 방지층용 물질층(PT1m, 도 11 참조)은 화소 정의막(PDL)을 형성하는 공정에서 함께 형성될 수 있다. 제1 접촉 방지층용 물질층(PT1m, 도 11 참조)의 식각이 세정액에 의해 진행되는 경우에도, 별도의 공정은 불필요할 수 있다. 따라서, 접촉 방지층(PT)을 더 배치하더라도, 공정 효율이 감소하는 것을 억제 또는 방지할 수 있으며, 공정 비용이 상승하는 것을 억제 또는 방지할 수 있다.
아울러, 일부 영역에서 제1 접촉 방지층용 물질층(PT1m)을 제거함에 따라, 제1 접촉 방지층용 물질층(PT1m) 상에 잔류할 수 있는 화소 정의막용 물질층(PDLm, 도 10 참조)의 잔여물도 함께 제거될 수 있다. 애노드 전극(ANO) 상에 잔류하는 화소 정의막용 물질층(PDLm, 도 10 참조)의 잔여물을 최소화할 수 있다. 따라서, 화소 정의막용 물질층(PDLm, 도 10 참조)이 유기물을 포함하는 경우, 화소 정의막용 물질층(PDLm, 도 10 참조)의 잔여물이 유발할 수 있는 암점 발생을 억제 또는 방지할 수 있다.
이어, 도 13을 참조하면, 화소 정의막(PDL)에 의해 노출된 애노드 전극(ANO) 및 화소 정의막(PDL) 상에 정공 주입/수송층(HTL)을 형성한다. 정공 주입/수송층(HTL)은 기판(SUB)의 전 영역에 걸쳐 배치될 수 있다. 이에 따라, 서로 분리된 제1 정공 주입/수송층(HTL1)과 제2 정공 주입/수송층(HTL2)이 형성될 수 있다. 제1 정공 주입/수송층(HTL1)과 제2 정공 주입/수송층(HTL2)은 이격 영역(EMT, 도 5 참조)에 의해 서로 분리될 수 있다.
이어, 도 14를 참조하면, 제1 정공 주입/수송층(HTL1) 상에 발광층(EL)을 형성하고, 발광층(EL) 상에 전자 주입/수송층(ETL)을 형성한다. 발광층(EL)이 유기물을 포함하는 경우, 발광층(EL)은 제1 정공 주입/수송층(HTL1)과 제2 정공 주입/수송층(HTL2) 사이에 배치될 수 있다. 전자 주입/수송층(ETL)은 기판(SUB)의 전 영역에 걸쳐 형성되며, 발광층(EL) 및 제2 정공 주입/수송층(HTL2) 상에 형성될 수 있다.
이하, 다른 실시예들에 대해 설명한다. 이하의 실시예에서, 이미 설명한 실시예와 동일한 구성에 대해서는 그 설명을 생략하거나 간략화하며, 차이점을 위주로 설명하기로 한다.
도 15는 다른 실시예에 따른 표시 장치의 단면도이다.
도 15를 참조하면, 본 실시예에 따른 표시 장치의 표시 패널(10_1)의 발광층(EL_1)은 화소 정의막(PDL)과 애노드 전극(ANO) 사이의 이격 영역(EMT, 도 5 참조)을 모두 충진한다는 점에서 도 5의 실시예와 차이가 있다. 이 경우, 발광층(EL_1)은 접촉 방지층(PT)에 의해 커버되지 않은 애노드 전극(ANO)과 직접 접촉할 수 있다.
이 경우에도, 접촉 방지층(PT)을 배치함으로써, 애노드 전극(ANO)의 암점 및 공극 불량 등을 억제 또는 방지하며, 제1 정공 주입/수송층(HTL1)과 제2 정공 주입/수송층(HTL2)이 분리됨에 따라, 인접하는 화소 사이의 수평 누설 전류를 억제 또는 방지할 수 있다. 아울러, 이격 영역(EMT, 도 5 참조)이 발광층(EL_1)으로 충진됨에 따라, 이격 영역(EMT, 도 5 참조)을 충진하는 외기 및 습기를 차단할 수 있어, 외기 및 습기에 의한 불량을 억제 또는 방지할 수 있고, 표시 장치의 신뢰성이 보다 향상될 수 있다.
도 16은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 16을 참조하면, 본 실시예에 따른 표시 장치의 표시 패널(10_2)의 제1 접촉 방지층(PT1)의 측면과 제2 접촉 방지층(PT2_2)의 측면은 서로 정렬한다는 점에서 도 5의 실시예와 차이가 있다.
이 경우에도, 접촉 방지층(PT)을 배치함으로써, 애노드 전극(ANO)의 암점 및 공극 불량 등을 억제 또는 방지하며, 제1 정공 주입/수송층(HTL1)과 제2 정공 주입/수송층(HTL2)이 분리됨에 따라, 인접하는 화소 사이의 수평 누설 전류를 억제 또는 방지할 수 있다. 아울러, 이 경우, 필요에 따라, 제1 접촉 방지층용 물질층(PT1m, 도 12 참조)의 식각 정도를 조절할 수 있어, 다양한 설계가 가능할 수 있다.
도 17은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 17을 참조하면, 본 실시예에 따른 표시 장치의 표시 패널(10_3)의 제2 접촉 방지층(PT2_3)은 서로 다른 두께를 갖는 기저부(BS2_3) 및 돌출부(PR2_3)를 포함한다는 점에서 도 5의 실시예와 차이가 있다.
구체적으로, 제2 접촉 방지층(PT2_3)의 기저부(BS2_3)의 두께는 제2 접촉 방지층(PT2_3)의 돌출부(PR2_3)의 두께보다 클 수 있다. 여기서, 기저부(BS2_3) 및 돌출부(PR2_3) 각각의 두께는 기저부(BS2_3) 및 돌출부(PR2_3) 각각의 전 영역에 걸친 평균 두께를 지칭할 수 있다. 돌출부(PR2_3)는 기저부(BS2_3)로부터 발광층(EL)을 향해 돌출될 수 있다.
제2 접촉 방지층(PT2_3)의 돌출부(PR2_3)의 측면은 제1 접촉 방지층(PT1)의 측면(제1 개구(OP1)의 내벽)과 정렬될 수 있으나, 이에 제한되는 것은 아니다.
화소 정의막(PDL)은 제2 접촉 방지층(PT2_3)의 돌출부(PR2_3)의 일면(상면)을 커버하나, 제2 접촉 방지층(PT2_3)의 돌출부(PR2_3)의 측면은 커버하지 않을 수 있다. 기판(SUB)의 일면 또는 타면을 기준으로, 화소 정의막(PDL)의 타면(하면)의 높이는 제1 접촉 방지층(PT1)의 일면(상면)의 높이보다 높은 높이에 위치할 수 있다.
이 경우에도, 접촉 방지층(PT)을 배치함으로써, 애노드 전극(ANO)의 암점 및 공극 불량 등을 억제 또는 방지하며, 제1 정공 주입/수송층(HTL1)과 제2 정공 주입/수송층(HTL2)이 분리됨에 따라, 인접하는 화소 사이의 수평 누설 전류를 억제 또는 방지할 수 있다. 아울러, 이 경우, 필요에 따라, 제2 접촉 방지층용 물질층(PT2m, 도 8 참조)의 식각 정도를 조절할 수 있어, 다양한 설계가 가능할 수 있다.
도 18은 또 다른 실시예에 따른 표시 장치의 단면도이다.
도 18을 참조하면, 본 실시예에 따른 표시 장치의 표시 패널(10_4)의 제1 접촉 방지층(PT1_4)은 서로 다른 두께를 갖는 기저부(BS1_4) 및 돌출부(PR1_4)를 포함한다는 점에서 도 5의 실시예와 차이가 있다.
구체적으로, 제1 접촉 방지층(PT1_4)의 기저부(BS1_4)의 두께는 제1 접촉 방지층(PT1_4)의 돌출부(PR1_4)의 두께보다 작을 수 있다. 여기서, 기저부(BS1_4) 및 돌출부(PR1_4) 각각의 두께는 기저부(BS1_4) 및 돌출부(PR1_4) 각각의 전 영역에 걸친 평균 두께를 지칭할 수 있다. 돌출부(PR1_4)는 기저부(BS1_4)로부터 발광층(EL) 또는 제1 정공 주입/수송층(HTL1)을 향해 돌출될 수 있다.
제1 접촉 방지층(PT1_4)의 돌출부(PR1_4)의 상면과 제1 접촉 방지층(PT1_4)의 기저부(BS1_4)의 상면을 연결하는 제1 접촉 방지층(PT1_4)의 기저부(BS1_4)의 측면은 제2 접촉 방지층(PT2)의 측면(제2 개구(OP2)의 내측벽)과 정렬될 수 있으나, 이에 제한되는 것은 아니다.
화소 정의막(PDL)은 제2 접촉 방지층(PT2)의 일면 및 측면을 커버하며, 제1 접촉 방지층(PT1_4)의 돌출부(PR1_4)의 일면, 및 제1 접촉 방지층(PT1_4)의 돌출부(PR1_4)의 상면과 제1 접촉 방지층(PT1_4)의 기저부(BS1_4)의 상면을 연결하는 제1 접촉 방지층(PT1_4)의 기저부(BS1_4)의 측면을 커버할 수 있다.
이 경우에도, 접촉 방지층(PT)을 배치함으로써, 애노드 전극(ANO)의 암점 및 공극 불량 등을 억제 또는 방지하며, 제1 정공 주입/수송층(HTL1)과 제2 정공 주입/수송층(HTL2)이 분리됨에 따라, 인접하는 화소 사이의 수평 누설 전류를 억제 또는 방지할 수 있다. 아울러, 이 경우, 필요에 따라, 제1 접촉 방지층용 물질층(PT1m, 도 11 참조) 및 제2 접촉 방지층용 물질층(PT2m, 도 8 참조)의 식각 정도를 조절할 수 있어, 다양한 설계가 가능할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치 10: 표시 패널
SUB: 기판 125: 제5 절연층
ANO: 애노드 전극 HTL: 정공 주입/수송층
HTL1: 제1 정공 주입/수송층 HTL2: 제2 정공 주입/수송층
PT: 접촉 방지층 PT1: 제1 접촉 방지층
PT2: 제2 접촉 방지층 PDL: 화소 정의막
EL: 발광층 ETL: 전자 주입/수송층
CAT: 캐소드 전극

Claims (25)

  1. 기판;
    상기 기판 상에 배치되는 애노드 전극;
    상기 애노드 전극 상에 배치되며, 삼산화 몰리브덴(Molybdenum trioxide, MoO3)을 포함하는 제1 접촉 방지층;
    상기 제1 접촉 방지층 상에 배치되며, 이산화 몰리브덴(Molybdenum dioxide, MoO2)을 포함하는 제2 접촉 방지층; 및
    상기 제2 접촉 방지층 상에 배치되는 화소 정의막을 포함하되,
    상기 제1 접촉 방지층은 두께 방향으로 관통하는 제1 개구를 정의하고, 상기 제2 접촉 방지층은 두께 방향으로 관통하는 제2 개구를 정의하고, 상기 화소 정의막은 두께 방향으로 관통하는 제3 개구를 정의하며,
    상기 제1 개구, 상기 제2 개구 및 상기 제3 개구는 상호 중첩하며, 상기 애노드 전극을 노출하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 개구, 상기 제2 개구 및 상기 제3 개구에 의해 노출된 상기 애노드 전극 상에 배치되는 제1 정공 주입/수송층, 및 상기 화소 정의막 상에 배치되는 제2 정공 주입/수송층을 포함하는 정공 주입 수송층을 더 포함하되,
    상기 제1 정공 주입/수송층과 상기 제2 정공 주입/수송층은 분리된 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 정공 주입/수송층은 평면상 섬(island) 형상을 포함하는 표시 장치.
  4. 제3 항에 있어서,
    복수의 발광 영역 및 상기 복수의 발광 영역 각각을 둘러싸는 비발광 영역을 더 포함하되,
    상기 제1 정공 주입/수송층은 상기 복수의 발광 영역 각각에 배치되는 표시 장치.
  5. 제2 항에 있어서,
    상기 화소 정의막은 상기 제1 접촉 방지층 및 상기 제2 접촉 방지층 중 적어도 어느 하나와 중첩하는 중첩부, 및 상기 제1 접촉 방지층 및 상기 제2 접촉 방지층과 비중첩하며 상기 애노드 전극과 중첩하는 비중첩부를 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 정공 주입/수송층 상에 배치되는 발광층을 더 포함하되,
    상기 화소 정의막의 상기 비중첩부와 상기 애노드 전극 사이에는 상기 발광층이 배치되는 표시 장치.
  7. 제6 항에 있어서,
    상기 발광층 상에 배치되는 전자 주입/수송층, 및 상기 전자 주입/수송층 상에 배치되는 캐소드 전극을 더 포함하는 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 접촉 방지층의 광 투과율은 상기 제2 접촉 방지층의 광 투과율보다 큰 표시 장치.
  9. 제8 항에 있어서,
    상기 제2 접촉 방지층의 두께는 1000Å 내지 9000Å의 범위 내에 있는 표시 장치.
  10. 제1 항에 있어서,
    상기 제1 접촉 방지층의 전기적 저항은 상기 제2 접촉 방지층의 전기적 저항보다 큰 표시 장치.
  11. 제1 항에 있어서,
    상기 제2 접촉 방지층의 전 영역은 상기 제1 접촉 방지층과 중첩하는 표시 장치.
  12. 제1 항에 있어서,
    상기 제3 개구의 내측벽은 상기 제1 개구의 내측벽보다 외측으로 돌출된 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 개구의 상기 내측벽은 상기 제2 개구의 내측벽보다 외측으로 돌출된 표시 장치.
  14. 제13 항에 있어서,
    평면상 상기 제1 개구는 상기 제3 개구를 둘러싸고, 상기 제2 개구는 상기 제1 개구를 둘러싸는 표시 장치.
  15. 제1 항에 있어서,
    상기 애노드 전극은 순차적으로 적층된 제1 적층 도전층, 제2 적층 도전층 및 제3 적층 도전층을 포함하되,
    상기 제1 적층 도전층과 상기 제3 적층 도전층은 인듐-주석-산화물(amorphous Indium-Tin-Oxide(ITO))을 포함하고, 상기 제2 적층 도전층은 은(Ag)을 포함하는 표시 장치.
  16. 기판;
    상기 기판 상에 배치되는 애노드 전극;
    삼산화 몰리브덴(Molybdenum trioxide, MoO3)을 포함하는 제1 접촉 방지층으로서, 상기 애노드 전극 상에 배치되며, 상기 애노드 전극을 노출하는 제1 접촉 방지층; 및
    상기 제1 접촉 방지층 상에 배치되며, 상기 제1 접촉 방지층에 의해 노출되는 애노드 전극을 노출하는 화소 정의막을 포함하되,
    상기 제1 접촉 방지층은 두께 방향으로 관통하는 제1 개구를 정의하고, 상기 화소 정의막은 두께 방향으로 관통하며 상기 제1 개구와 중첩하는 제2 개구를 정의하고,
    상기 제2 개구의 내측벽은 상기 제1 개구의 내측벽보다 외측에 배치되는 표시 장치.
  17. 제16 항에 있어서,
    상기 제1 접촉 방지층과 상기 화소 정의막 사이에 배치되며, 이산화 몰리브덴(Molybdenum dioxide, MoO2)을 포함하는 제2 접촉 방지층을 더 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 접촉 방지층의 광 투과율은 상기 제2 접촉 방지층의 광 투과율보다 크고, 상기 제1 접촉 방지층의 전기적 저항은 상기 제2 접촉 방지층의 전기적 저항보다 큰 표시 장치.
  19. 제16 항에 있어서,
    상기 제1 접촉 방지층 및 상기 화소 정의막에 의해 노출된 상기 애노드 전극 상에 배치되는 제1 정공 주입/수송층, 및 상기 화소 정의막 상에 배치되는 제2 정공 주입/수송층을 포함하는 정공 주입 수송층을 더 포함하되,
    상기 제1 정공 주입/수송층과 상기 제2 정공 주입/수송층은 분리된 표시 장치.
  20. 제19 항에 있어서,
    상기 화소 정의막은 상기 제1 접촉 방지층과 중첩하는 중첩부, 및 상기 제1 접촉 방지층과 비중첩하며 상기 애노드 전극과 중첩하는 비중첩부를 포함하는 표시 장치.
  21. 제20 항에 있어서,
    상기 제1 정공 주입/수송층 상에 배치되는 발광층을 더 포함하되,
    상기 화소 정의막의 상기 비중첩부와 상기 애노드 전극 사이에는 상기 발광층이 배치되는 표시 장치.
  22. 제19 항에 있어서,
    상기 제1 정공 주입/수송층은 평면상 섬(island) 형상을 포함하는 표시 장치.
  23. 기판, 상기 기판 상에 배치되는 애노드 전극, 상기 애노드 전극 상에 배치되는 제1 접촉 방지층용 물질층, 상기 제1 접촉 방지층용 물질층 상에 배치되어 상기 제1 접촉 방지층용 물질층을 노출하는 제2 접촉 방지층, 및 상기 제2 접촉 방지층과 상기 제2 접촉 방지층에 의해 노출되는 제1 접촉 방지층용 물질층 상에 배치되는 화소 정의막용 물질층에서, 상기 화소 정의막용 물질층을 노광 및 현상하여, 상기 제2 접촉 방지층에 의해 노출되는 제1 접촉 방지층용 물질층을 노출하는 화소 정의막을 형성하는 단계; 및
    상기 화소 정의막과 상기 제2 접촉 방지층에 의해 노출된 제1 접촉 방지층용 물질층을 식각하여 상기 애노드 전극을 노출하는 제1 접촉 방지층을 형성하는 단계를 포함하되,
    상기 제1 접촉 방지층용 물질층은 삼산화 몰리브덴(Molybdenum trioxide, MoO3)을 포함하며, 상기 제2 접촉 방지층은 이산화 몰리브덴(Molybdenum dioxide, MoO2)을 포함하는 표시 장치의 제조 방법.
  24. 제23 항에 있어서,
    상기 제1 접촉 방지층용 물질층은 상기 화소 정의막용 물질층을 현상하는 현상액에 의해 식각되는 표시 장치의 제조 방법.
  25. 제23 항에 있어서,
    상기 화소 정의막을 형성하는 단계 이후, 세정하는 단계를 더 포함하되,
    상기 제1 접촉 방지층용 물질층은 세정액에 의해 식각되는 표시 장치의 제조 방법.
KR1020210068926A 2021-05-28 2021-05-28 표시 장치 및 표시 장치의 제조 방법 KR20220161618A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210068926A KR20220161618A (ko) 2021-05-28 2021-05-28 표시 장치 및 표시 장치의 제조 방법
US17/701,639 US20220392977A1 (en) 2021-05-28 2022-03-22 Display device and method of fabricating the same
CN202210559892.3A CN115411068A (zh) 2021-05-28 2022-05-23 显示装置和制造其的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210068926A KR20220161618A (ko) 2021-05-28 2021-05-28 표시 장치 및 표시 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220161618A true KR20220161618A (ko) 2022-12-07

Family

ID=84158139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210068926A KR20220161618A (ko) 2021-05-28 2021-05-28 표시 장치 및 표시 장치의 제조 방법

Country Status (3)

Country Link
US (1) US20220392977A1 (ko)
KR (1) KR20220161618A (ko)
CN (1) CN115411068A (ko)

Also Published As

Publication number Publication date
US20220392977A1 (en) 2022-12-08
CN115411068A (zh) 2022-11-29

Similar Documents

Publication Publication Date Title
KR102542177B1 (ko) 유기 발광 표시 장치 및 이를 구비한 전자 기기
US11424312B2 (en) Display device
KR20210016114A (ko) 표시 장치
US11943976B2 (en) Display device
US11411066B2 (en) Display device and method for manufacturing the same
US11574970B2 (en) Display device with gate conductive layer forming wire pad in pad area and method of fabricating the same
US11232755B2 (en) Display substrate and manufacturing method therefor, and display device
US20210020725A1 (en) Display device
KR20210010696A (ko) 표시 장치
US11411197B2 (en) Display device having reduced outgassing from organic layers
KR20220065949A (ko) 표시 장치
US11800763B2 (en) Display device
KR20220161618A (ko) 표시 장치 및 표시 장치의 제조 방법
CN217606819U (zh) 显示装置
US20220181413A1 (en) Display device
JP7378454B2 (ja) 有機発光表示装置
US11621312B2 (en) Display device
US20240196674A1 (en) Display device and manufacturing method of the same
US20230053184A1 (en) Display device and method of fabricating the same
US20230006013A1 (en) Display device
KR20230078904A (ko) 표시 장치 및 표시 장치의 제조방법
KR20220141948A (ko) 표시 장치
CN118284237A (zh) 显示装置
KR20230000487A (ko) 표시 장치
KR20240040138A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination