CN116344508B - 半导体结构及其形成方法、芯片 - Google Patents

Abstract

本公开实施例公开了一种半导体结构及其形成方法、芯片。该半导体结构，包括：第一互连层，包括第一金属互连结构；第二互连层，堆叠于第一互连层上，包括：沿第一方向排布的至少一个第一接触结构、第二金属互连结构，第一方向为第一互连层和第二互连层的堆叠方向垂直；第三互连层，堆叠于第二互连层上，包括至少一个键合垫；其中，第一金属互连结构与第一接触结构以及第二金属互连结构均连接，键合垫与第一接触结构连接且与第二金属互连结构不连接；第一金属互连结构的材料与第一接触结构的材料相同且均包括第一导电材料，第二金属互连结构的材料包括第二导电材料，第二导电材料的电阻率大于第一导电材料的电阻率。

Description

半导体结构及其形成方法、芯片

技术领域

本公开实施例涉及存储器领域，涉及但不限于一种半导体结构及其形成方法、芯片。

背景技术

随着集成电路技术的发展，超大规模集成电路的芯片集成度已经高达几亿乃至几十亿个器件的规模。为了实现完整的***功能，集成电路设计和制造需要在后段工序中对集成电路中的诸多半导体器件进行金属互连。

如何优化金属互连结构，提高金属互连结构的电气性能，成为了亟需解决的问题。

发明内容

有鉴于此，本公开实施例提供一种半导体结构及其形成方法、芯片。

第一方面，本公开实施例提供一种半导体结构，包括：

第一互连层，包括第一金属互连结构；

第二互连层，堆叠于所述第一互连层上，包括：沿第一方向排布的至少一个第一接触结构、第二金属互连结构，所述第一方向与所述第一互连层和第二互连层的堆叠方向垂直；

第三互连层，堆叠于所述第二互连层上，包括至少一个键合垫；

其中，所述第一金属互连结构与所述第一接触结构以及所述第二金属互连结构均连接，所述键合垫与所述第一接触结构连接且与所述第二金属互连结构不连接；所述第一金属互连结构的材料与所述第一接触结构的材料相同且均包括第一导电材料，所述第二金属互连结构的材料包括第二导电材料，所述第二导电材料的电阻率大于所述第一导电材料的电阻率。

在一些实施例中，所述第一金属互连结构包括第一金属层，所述第二金属互连结构包括第二金属层、第二接触结构；所述第二接触结构位于所述第一金属层与所述第二金属层之间且与所述第一金属层和所述第二金属层均连接。

在一些实施例中，所述第一金属层包括沿所述第一方向排布的第一部分、第二部分、第一部分；所述第一部分与所述第二部分均沿第二方向延伸；所述第二方向与所述第一方向以及所述第一互连层和所述第二互连层的堆叠方向均垂直；

所述第一接触结构与所述第一部分连接，所述第二接触结构与所述第二部分连接；

所述第一金属互连结构还包括第三金属层、位于所述第三金属层上的多个第三接触结构；所述第三金属层沿所述第一方向延伸，所述第一部分和所述第二部分均通过所述第三接触结构与所述第三金属层连接。

在一些实施例中，所述第一金属层沿所述第一方向延伸，所述第一接触结构和所述第二接触结构均与所述第一金属层连接。

在一些实施例中，所述第一金属互连结构还包括第三金属层、位于所述第三金属层上的多个第三接触结构；所述第三金属层包括沿所述第一方向排布的第三部分、第四部分、第三部分，所述第三部分与所述第四部分均沿第二方向延伸，所述第三部分和所述第四部分均通过所述第三接触结构与所述第一金属层连接；所述第二方向与所述第一方向以及所述第一互连层和所述第二互连层的堆叠方向均垂直。

在一些实施例中，所述第一金属互连结构还包括第三金属层、位于所述第三金属层上的多个第三接触结构；所述第三金属层沿所述第一方向延伸，所述第二金属层通过所述第三接触结构与所述第三金属层连接，所述第一接触结构延伸至所述第一互连层中与所述第三金属层连接。

在一些实施例中，所述第三互连层还包括虚拟键合垫；所述虚拟键合垫与所述第一接触结构和所述第二金属互连结构均不连接。

在一些实施例中，所述第一导电材料包括铜，所述第二导电材料包括铝。

第二方面，本公开实施例还包括一种芯片，包括多个如上述任一实施例所述的半导体结构，多个所述半导体结构通过所述键合垫键合。

第三方面，本公开实施例还包括一种半导体结构的形成方法，所述方法包括：

形成第一互连层，所述第一互连层包括第一金属互连结构；

在所述第一互连层上形成第二互连层，所述第二互连层包括沿第一方向排布的至少一个第一接触结构、第二金属互连结构，所述第一金属互连结构与所述第一接触结构以及所述第二金属互连结构均连接，所述第一方向为所述第一互连层和第二互连层的堆叠方向垂直；所述第一金属互连结构的材料与所述第一接触结构的材料相同且均包括第一导电材料，所述第二金属互连结构的材料包括第二导电材料，所述第二导电材料的电阻率大于所述第一导电材料的电阻率；

在所述第二互连层上形成第三互连层，所述第三互连层包括至少一个键合垫；所述键合垫与所述第一接触结构连接且与所述第二金属互连结构不连接。

在一些实施例中，所述形成第一互连层包括：形成第一金属层；

所述形成第二互连层，包括：

在所述第一金属层上形成第二接触结构；

在所述第二接触结构上形成第二金属层；所述第二接触结构与所述第一金属层和所述第二金属层均连接。

在一些实施例中，所述形成第一金属层，包括：

形成沿所述第一方向排布的第一部分、第二部分、第一部分；所述第一部分与所述第二部分均沿第二方向延伸；所述第二方向与所述第一方向以及所述第一互连层和所述第二互连层的堆叠方向均垂直；所述第一接触结构与所述第一部分连接，所述第二接触结构与所述第二部分连接。

在一些实施例中，所述形成第一互连层还包括：在形成所述第一金属层之前，形成第三金属层；在所述第三金属层上形成多个第三接触结构；所述第三金属层沿所述第一方向延伸，所述第一部分和所述第二部分均通过所述第三接触结构与所述第三金属层连接。

在一些实施例中，所述形成第一金属层，包括：

形成沿所述第一方向延伸的第一金属层，所述第一接触结构和所述第二接触结构均与所述第一金属层连接。

在一些实施例中，所述形成第一互连层还包括：

在形成所述第一金属层之前，形成第三金属层；所述第三金属层包括沿所述第一方向排布的第三部分、第四部分、第三部分，所述第三部分与所述第四部分均沿第二方向延伸，所述第二方向与所述第一方向以及所述第一互连层和所述第二互连层的堆叠方向均垂直。

在所述第三金属层上形成多个第三接触结构；所述第三部分和所述第四部分均通过所述第三接触结构与所述第一金属层连接。

在一些实施例中，所述形成第一互连层还包括：

在形成所述第一金属层之前，形成第三金属层，所述第三金属层沿所述第一方向延伸；

在所述第三金属层上形成多个第三接触结构，所述第二金属层通过所述第三接触结构与所述第三金属层连接，所述第一接触结构延伸至所述第一互连层中与所述第三金属层连接。

在一些实施例中，所述形成第三互连层包括：形成虚拟键合垫；所述虚拟垫与所述第一接触结构和所述第二金属互连结构均不连接。

本公开实施例中，第一接触结构的材料以及第一金属互连结构的材料均为第一导电材料，第二金属互连结构的材料为第二导电材料，且第二导电材料的电阻率大于第一导电材料的电阻率，第一接触结构与第一金属互连结构连接且与第二金属互连结构不连接，这样使得在两个半导体结构通过键合垫键合之后，两个半导体结构之间的数据传输可不经过第二金属互连结构，使得第二金属互连结构专用于晶圆测试（Chip Probing，CP）测试，一方面，由于第二金属互连结构材料的选择不影响两个半导体结构之间的数据传输速度，从而使得可根据CP测试的需求选择适用于进行CP测试的第二金属互连结构的材料，使得CP测试有较高的准确性；另一方面，由于两个半导体结构之间的数据传输速度与第一金属互连结构和第一接触结构有关，而由于第一金属互连结构和第一接触结构的材料相同，且第一金属互连结构和第一接触结构的材料的电阻率小于第二金属互连结构的材料的电阻率，这样使得第一接触结构与第一金属互连结构整体电阻较小，且第一接触结构与第一金属互连结构之间的接触电阻较小，从而使得能够提高数据的传输速度；再一方面，由于第一金属互连结构与第一接触结构连接，且第一金属互连结构与第一接触结构的材料相同，这样可以改善由于接触界面的材料不同而造成的离子迁移的问题，从而可以提高产品的可靠性和使用寿命。

附图说明

图1为在一些实施例中的半导体结构的示意图；

图2为本公开实施例中提供的半导体结构的示意图一；

图3为本公开实施例中提供的半导体结构的示意图二；

图4为本公开实施例中提供的半导体结构的示意图三；

图5A为本公开实施例中提供的半导体结构的示意图四；

图5B为本公开实施例提供的第一金属层与第三金属层的俯视示意图；

图6为本公开实施例中提供的半导体结构的示意图五；

图7为本公开实施例中提供的半导体结构的示意图六；

图8为本公开实施例中提供的半导体结构的示意图七；

图9为本公开实施例中提供的键合垫和虚拟键合垫的俯视示意图；

图10为本公开实施例中提供的半导体结构的示意图八；

图11为本公开实施例中一种半导体结构的形成方法的流程示意图；

图12a为本公开实施例中提供的形成半导体结构的过程示意图一；

图12b为本公开实施例中提供的形成半导体结构的过程示意图二；

图12c为本公开实施例中提供的形成半导体结构的过程示意图三；

图12d为本公开实施例中提供的形成半导体结构的过程示意图四；

图12e为本公开实施例中提供的形成半导体结构的过程示意图五；

图12f为本公开实施例中提供的形成半导体结构的过程示意图六。

附图标记说明：

10-下互连层；20-中间互连层；30-上互连层；21-金属层；22-下接触结构；23-上接触结构；32-第一键合垫；100-第一互连层；200-第二互连层；201-第一接触结构；210-第二金属互连结构；300-第三互连层；301-键合垫；110-第一金属互连结构；210-第二金属互连结构；202-第二金属层；203-第二接触结构；101-第一金属层；403-第一黏附层；404-第二黏附层；303-空气隙；304-阻挡层；101a-第一部分；101b-第二部分；102-第三金属层；103-第三接触结构；102a-第三部分；102b-第四部分；131-第一介质层；132-第二介质层；133-第三介质层；134-第四介质层；135-第五介质层；136-第六介质层；310-刻蚀阻挡层；310a-第一阻挡部分；310b-第二阻挡部分；401-第一光刻胶层；402-第一开口；405-第一沟槽；330-扩散阻挡层；137-第七介质层；340-第二光刻胶层；408-第二沟槽；1000-半导体结构。

具体实施方式

为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的首选实施例。但是，本公开可以以多种不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本公开的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了实现描述具体的实施例的目的，不是旨在限制本公开。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。

在半导体领域中晶圆测试是必不可少的环节，CP测试在整个芯片制作流程中处于晶圆制造和封装之间，测试对象是针对Wafer中的每一个裸片（Die），目的是确保Wafer中的每一个Die都能基本满足器件的特征或者设计规格书，通常包括电压、电流、时序和功能的验证。CP测试的具体操作是在晶圆制作完成之后，将裸露在外的Die管脚通过探针与测试机台连接。

本公开实施例提供一种半导体结构，如图1所示，半导体结构包括下互连层10、堆叠于下互连层10上的中互连层20以及堆叠于中间互连层20上的上互连层30。中间互连层20包括沿X方向延伸的金属层21，位于金属层21之下的沿X方向排布的多个下接触结构22、位于金属层21之上的沿X方向排布的多个上接触结构23。下接触结构22连接金属层21和下互连层10。上接触结构23连接金属层21和上互连层30中的第一键合垫32。

在半导体结构的制程中，为了使得数据具有相对较高的传输速度，一般会选择电阻率较小的材料例如铜Cu，作为互连结构中的互连线，但是铜易变形，若用于CP测试的金属层使用金属铜，会容易造成CP测试时接触不良或测试不准确的问题。图1所示的半导体结构中主要是金属层21用于与CP测试时的探针接触，为了避免CP测试时造成的接触不良或者是测试不准等问题，图1中所示的半导体结构中下接触结构22和金属层21一般均由不易变形的铝Al制成（或者至少金属层21用Al）。在完成CP测试之后再在金属层21上形成与金属层21连接的上接触结构23，并在上接触结构23上形成与上接触结构23连接的第一键合垫32，后续可以利用第一键合垫32将两片Wafer进行键合，实现存储容量增加的功能。上接触结构23、第一键合垫32一般采用电阻率较低的材料，如铜。

但是，一方面，由于铝的电阻率比较高，故金属层21和下接触结构22的总电阻会比较高，而两片Wafer互连，信号的传输需要经过金属层21与下接触结构22，较高的电阻会导致两片互连的Wafer之间进行数据时数据传输速度较慢的问题；另一方面，由于金属层21与上接触结构23的材料不同，通电后上接触结构23与金属层21的界面材料不同会造成离子迁移，降低芯片的可靠性和使用寿命；再一方面，上接触结构23与金属层21的界面材料由于是Cu-Al相连，因此接触电阻会较大，同样会造成数据传输速度较慢。

为解决上述问题，本公开实施例提供一种半导体结构1000，如图2所示，包括：

本公开实施例中，以第一方向为X方向，第二方向为Y方向，第一互连层100和第二互连层200的堆叠方向为Z方向为例进行说明。

第一互连层100，包括第一金属互连结构110；

第二互连层200，堆叠于第一互连层100上，包括：沿第一方向排布的至少一个第一接触结构201、第二金属互连结构210，第一方向与第一互连层100和第二互连层200的堆叠方向垂直；

第三互连层300，堆叠于第二互连层200上，包括至少一个键合垫301；

其中，第一金属互连结构110与第一接触结构201以及第二金属互连结构210均连接，键合垫301与第一接触结构201连接且与第二金属互连结构210不连接；第一金属互连结构110的材料与第一接触结构201的材料相同且均包括第一导电材料，第二金属互连结构210的材料包括第二导电材料，第二导电材料的电阻率大于第一导电材料的电阻率。

本公开实施例中，第一接触结构201的材料以及第一金属互连结构110的材料均为第一导电材料，第二金属互连结构210的材料为第二导电材料，且第二导电材料的电阻率大于第一导电材料的电阻率，第一接触结构201与第一金属互连结构110连接且与第二金属互连结构210不连接，这样使得在两个半导体结构1000通过键合垫301键合之后，两个半导体结构1000之间的数据传输可不经过第二金属互连结构210，使得第二金属互连结构210专用于CP测试，一方面，由于第二金属互连结构210材料的选择不影响两个半导体结构1000之间的数据传输速度，从而使得可根据CP测试的需求选择适用于进行CP测试的第二金属互连结构210的材料，使得CP测试有较高的准确性；另一方面，由于两个半导体结构1000之间的数据传输速度与第一金属互连结构110和第一接触结构201有关，而由于第一金属互连结构110和第一接触结构201的材料相同，且第一金属互连结构110和第一接触结构201的材料的电阻率小于第二金属互连结构210的材料的电阻率，这样使得第一接触结构201与第一金属互连结构110整体电阻较小，且第一接触结构201与第一金属互连结构110之间的接触电阻较小，从而使得能够提高数据的传输速度；再一方面，由于第一金属互连结构110与第一接触结构201连接，且第一金属互连结构110与第一接触结构201的材料相同，这样可以改善由于接触界面的材料不同而造成的离子迁移的问题，从而可以提高产品的可靠性和使用寿命。

在一些实施例中，在第一互连层100之下，半导体结构1000还可以包括至少一个互连层和/或用于存储的至少一个存储单元和/或***电路所需的MOS管。

在一些实施例中，第一导电材料可以包括铜，第二导电材料可以包括铝。

需要说明的是，上述实施例给出的第一导电材料与第二导电材料只是示例性的示范，并不用于限定本公开实施例中第一导电材料与第二导电材料。

在一些实施例中，第一导电材料可以还包括铜合金和银合金。在一些实施例中，键合垫可以使用第三导电材料。第三导电材料可以和第一导电材料相同或不同，在一些实施例中，第三导电材料与第一导电材料均可为铜。

对于第一金属互连结构的具体结构以及第一金属互连结构与第一接触结构具体的连接关系，本公开提供多个实施例，以下将结合附图进行具体阐述。

本公开实施例的半导体结构1000中的第一金属互连结构110可仅包括一层金属层，也可包括多层金属层。下面将先对第一金属互连结构110仅包括一层金属层的情况下的半导体结构进行具体介绍。

在一些实施例中，如图3所示，第一金属互连结构110包括第一金属层101，第二金属互连结构210包括第二金属层202、第二接触结构203；第二接触结构203位于第一金属层101与第二金属层202之间且与第一金属层101和第二金属层202均连接。

需要说明的是，本公开实施例中的连接是指直接接触连接，而非通过其它部件实现间接连接。

这里，第二金属层202通过第二接触结构203实现与第一金属层101的连接。

在一些实施例中，如图3所示，第一金属层101沿第一方向延伸，第一接触结构201和第二接触结构203均与第一金属层101连接。

这里，第一金属层101沿第一方向的尺寸大于第二金属层202沿第一方向的尺寸，从而使得第一金属层101在第一方向具有相对于第二金属层202伸出的部分，从而使得第一接触结构201可以与第一金属层101直接连接，而不与第二金属层202连接。

如图3所示，第一金属层101可以包括沿第一方向延伸的一个完整的整体。在第一金属层101上的不同区域分别引出多个第一接触结构201和多个第二接触结构203。第一接触结构201可以直接与键合垫301连接，从而用于不同wafer之间的数据传输通道。第二接触结构203与第二金属层202连接，共同用于进行CP测试。

在一些实施例中，如图3所示，第二金属层202和与之接触的介质层之间还有黏附层，黏附层用于增加第二金属层202与介质层材料之间的黏附能力。黏附层包括覆盖第二金属层202的至少部分上表面的第二黏附层404和覆盖第二金属层202的至少部分下表面的第一黏附层403。

在一些实施例中，介质层中还有空气隙303（Air Gap），可以用于减少半导体结构1000中的寄生电容。

在一些实施例中，如图3所示，各金属层、各接触结构与对应的介质层之间还包括阻挡层304，阻挡层304用于阻挡金属向介质层中扩散。

在一些实施例中，如图4所示，第一金属层101包括沿第一方向排布的第一部分101a、第二部分101b、第一部分101a；第一部分101a与第二部分101b均沿第二方向延伸；第二方向和第一方向均与第一互连层100和第二互连层200的堆叠方向垂直；

第一接触结构201与第一部分101a连接，第二接触结构203与第二部分101b连接。

本公开实施例中，第一金属层101可以包括多个部分。例如，包括多个第一部分101a和第二部分101b，并且多个第一部分101a可以沿X方向设置在第二部分101a的两侧。第一部分101a具有沿第一方向伸出第二金属层202的部分，从而使得第一接触结构201可以与第一金属层的第一部分101a直接连接，而不与第二金属层202连接。

在一些实施例中，每个第一部分101a上连接的第一接触结构201的数量并不限于图4中所示的一个，每个第一部分101a上连接的第一接触结构201的数量还可以是多个，并且每个第一接触结构201都可以与一个对应的键合垫301连接。

下面将进一步对第一金属互连结构110包括两层金属层的情况下的半导体结构1000进行具体介绍。

在一些实施例中，如图5A所示，第一金属互连结构100还包括第三金属层102、位于第三金属层102上的多个第三接触结构103；第三金属层102沿第一方向延伸，第一部分101a和第二部分101b均通过第三接触结构103与第三金属层102连接。

由于第一金属层101可以包括多个沿X方向排布的部分，在每个部分下面可以设置至少一个第三接触结构103，并且在多个第三接触结构103下面设置沿X方向延伸的第三金属层102，第三金属层102可以是一个完整的整体。从而第一部分101a、第二部分101b均与第三金属层102进行间接连接。

图5B为第一金属层101与第三金属层102的俯视图。第一金属层101与第三金属层102的延伸方向垂直。第一金属层101的多个部分（例如，第一部分101a和第二部分101b）均可以沿Y方向延伸，第三金属层102可以沿X方向延伸。

在一些实施例中，如图6所示，第一金属层101沿第一方向延伸，第一接触结构201和第二接触结构203均与第一金属层101连接。

第一金属互连结构110还包括第三金属层102、位于第三金属层102上的多个第三接触结构103；第三金属层102包括沿第一方向排布的第三部分102a、第四部分102b、第三部分102a，第三部分102a与第四部分102b均沿第二方向延伸，第三部分102a和第四部分102b均通过第三接触结构103与第一金属层101连接；第二方向、第一方向与第一互连层和第二互连层的堆叠方向均垂直。

本公开实施例中，可以将第一接触结构201与第二接触结构203均与第一金属层101连接，然后再在第一金属层101下面设置多个第三接触结构103。第三接触结构103可以连接第三部分102a和第四部分102b，然后通过第三部分102a和第四部分102b可以继续与下层的互连结构或器件进行连接。

在一些实施例中，如图7所示，第一金属互连结构110还包括第三金属层102、位于第三金属层102上的多个第三接触结构103；第三金属层102沿第一方向延伸，第一金属层101通过第三接触结构103与第三金属层102连接，第一接触结构201延伸至第一互连层中100与第三金属层102连接。

本公开实施例中，第一接触结构201可以直接与第三金属层102连接，即第一接触结构201可以延伸至第一互连层100中。用于CP测试的第二金属互连结构210通过第一金属层101和多个第三接触结构103也与第三金属层102进行连接，从而使得第二金属互连结构210可用于进行CP测试，而用于与外部器件进行数据传输的通道不经过第二金属互连结构210，从而使得既能满足CP测试的要求，又能保证数据具有较高的传输速度。

在一些实施例中，如图8所示，第三互连层300还包括虚拟键合垫（Dummy Pad）302；虚拟键合垫与第一接触结构201和第二金属互连结构210均不连接。

本公开实施例中，还可以在第三互连层300中设置虚拟键合垫302，虚拟键合垫302可以设置在半导体结构1000的第三互连层中未形成键合垫301的区域，一方面，使得可以增加半导体结构的键合面积，并从而增加键合强度；另一方面，虚拟键合垫302可以如图9所示的设置在键合垫301的四周，这样使得可以对键合垫301起到保护作用，能够电磁防护键合垫301。

需要说明的是，图9只是示例性的示出了虚拟键合垫302与键合垫301的一种俯视示意图。应当理解，虚拟键合垫302与键合垫301的排布方式不限于此。

本公开实施例中，多个第一接触结构201均与第一金属互连结构110连接，每个第一接触结构201与一个键合垫301连接，因此在第一金属互连结构110上设置有多个与之相间接连接的键合垫301，从而使得可以防止与其它wafer键合时因键合垫301精度不足引起的错位问题，同时也能起到对第二金属互连结构210的防护作用。

本公开实施例还包括一种芯片，包括多个如上述任一实施例的半导体结构1000，多个半导体结构1000通过键合垫键合。

在一些实施例中，可以将一个如图2所示的半导体结构1000设置在另一个如图2所示的半导体结构1000上，形成如图10所示的结构，用于增加存储容量。

两个半导体结构可以分开进行工艺制程，可以节省工艺时间，并可减少同时在一个衬底上形成时的相互影响。

在一些实施例中，图10中的上层的半导体结构1000可以包括用于设置***电路的MOS管，下层的半导体结构1000可以包括用于存储的存储单元，且不限于此。

在一些实施例中，芯片可以包括多个如图10所述的3D堆叠的半导体结构1000。

基于上述半导体结构，本公开实施例还提供了一种半导体结构的制作方法，图11为本公开实施例提供的半导体结构的制作方法的流程示意图。如图11所示，本公开实施例提供的半导体结构的制作方法包括以下步骤：

步骤S101、形成第一互连层，第一互连层包括第一金属互连结构；

步骤S201、在第一互连层上形成第二互连层，第二互连层包括沿第一方向排布的至少一个第一接触结构、第二金属互连结构，第一金属互连结构与第一接触结构以及第二金属互连结构均连接，第一方向为第一互连层和第二互连层的堆叠方向垂直；第一金属互连结构的材料与第一接触结构的材料相同且均包括第一导电材料，第二金属互连结构的材料包括第二导电材料，第二导电材料的电阻率大于第一导电材料的电阻率；

步骤S301、在第二互连层上形成第三互连层，第三互连层包括至少一个键合垫；键合垫与第一接触结构连接且与第二金属互连结构不连接。

本公开实施例中，第一接触结构的材料以及第一金属互连结构的材料均为第一导电材料，第二金属互连结构的材料为第二导电材料，且第二导电材料的电阻率大于第一导电材料的电阻率，第一接触结构与第一金属互连结构连接且与第二金属互连结构不连接，这样使得在两个半导体结构通过键合垫键合之后，两个半导体结构之间的数据传输可不经过第二金属互连结构，使得第二金属互连结构专用于CP测试，一方面，由于第二金属互连结构材料的选择不影响两个半导体结构之间的数据传输速度，从而使得可根据CP测试的需求选择适用于进行CP测试的第二金属互连结构的材料，使得CP测试有较高的准确性；另一方面，由于两个半导体结构之间的数据传输速度与第一金属互连结构和第一接触结构有关，而由于第一金属互连结构和第一接触结构的材料相同，且第一金属互连结构和第一接触结构的材料的电阻率小于第二金属互连结构的材料的电阻率，这样使得第一接触结构与第一金属互连结构整体电阻较小，且第一接触结构与第一金属互连结构之间的接触电阻较小，从而使得能够提高数据的传输速度；再一方面，由于第一金属互连结构与第一接触结构连接，且第一金属互连结构与第一接触结构的材料相同，这样可以改善由于接触界面的材料不同而造成的离子迁移的问题，从而可以提高产品的可靠性和使用寿命。

应当理解，图11中所示的步骤并非排他的，也可以在所示操作中的任何步骤之前、之后或之间执行其他步骤；图11中所示的各步骤可以根据实际需求进行顺序调整。

在一些实施例中，形成第一互连层包括：形成第一金属层；

形成第二互连层，包括：

在第一金属层上形成第二接触结构；

在第二接触结构上形成第二金属层；第二接触结构与第一金属层和第二金属层均连接。

在一些实施例中，形成第一金属层，包括：

形成沿第一方向排布的第一部分、第二部分、第一部分；第一部分与第二部分均沿第二方向延伸；第二方向与第一方向以及第一互连层和第二互连层的堆叠方向均垂直；第一接触结构与第一部分连接，第二接触结构与第二部分连接。

在一些实施例中，形成第一互连层还包括：在形成第一金属层之前，形成第三金属层；在第三金属层上形成多个第三接触结构；第三金属层沿第一方向延伸，第一部分和第二部分均通过第三接触结构与第三金属层连接。

在一些实施例中，形成第一金属层，包括：

形成沿第一方向延伸的第一金属层，第一接触结构和第二接触结构均与第一金属层连接。

在一些实施例中，形成第一互连层还包括：

在形成第一金属层之前，形成第三金属层；第三金属层包括沿第一方向排布的第三部分、第四部分、第三部分，第三部分与第四部分均沿第二方向延伸，第二方向与第一方向以及第一互连层和第二互连层的堆叠方向均垂直。

在第三金属层上形成多个第三接触结构；第三部分和第四部分均通过第三接触结构与第一金属层连接。

在一些实施例中，形成第一互连层还包括：

在形成第一金属层之前，形成第三金属层，第三金属层沿第一方向延伸；

在第三金属层上形成多个第三接触结构，第二金属层通过第三接触结构与第三金属层连接，第一接触结构延伸至第一互连层中与第三金属层连接。

在一些实施例中，形成第三互连层包括：形成虚拟键合垫；虚拟垫与第一接触结构和第二金属互连结构均不连接。

下面以图12a-图12f为例进行示例性的说明。

如图12a所示，可以沉积第一介质层131，在第一介质层131中形成第三金属层102，第三金属层102沿X方向延伸。然后，沉积第二介质层132，在第二介质层132中形成与第三金属层102连接的多个第三接触结构103，继续沉积第三介质层133，在第三介质层133中形成第一金属层101，第一金属层101包括沿X方向排布的第一部分101a、第二部分101b、第一部分101a，第一部分101a和第二部分101b均沿Y方向延伸。继续沉积第四介质层134，在第四介质层134中形成第二接触结构203，第二接触结构203与第二部分101b连接。继续沉积第五介质层135，在第五介质层135中形成第二金属层202。

在一些具体示例中，形成第一金属层101、第二金属层202、第三金属层103、第二接触结构203、第三接触结构103的方法包括但不限于沉积工艺。

在第二金属层202上沉积第六介质层136，在第六介质层136中形成刻蚀阻挡层310，刻蚀阻挡层310的上表面与第六介质层136的上表面平齐。刻蚀阻挡层310包括第一阻挡部分310a和第二阻挡部分310b。在一些实施例中，第一阻挡部分310a和第二阻挡部分310b在俯视方向上的投影覆盖第二金属层202在俯视方向上的部分投影。这里的刻蚀阻挡层310可以作为后续刻蚀过程中的停止层。

在刻蚀阻挡层310上沉积一层光刻胶，使用带图案的掩膜版对准需要去除的部分，然后进行曝光。该光刻胶可为负胶，则与掩膜版图案对应部分的光刻胶被去除，形成如图12a所示的第一光刻胶层401和多个第一开口402。

在形成第二金属层202前后，还可以在第二金属层202的上下表面分别形成第一黏附层403和第二黏附层404。

在一些实施例中，第一介质层131的下方还可以包括半导体衬底、器件层等其他层。

半导体衬底可以包括单质半导体材料衬底（例如为硅（Si）衬底、锗（Ge）衬底等）、复合半导体材料衬底（例如为锗硅（SiGe）衬底等）、绝缘体上硅（SOI）衬底、绝缘体上锗（GeOI）衬底等。优选地，所述衬底为硅衬底。

器件层可以包括用于存储的至少一个存储单元和/或***电路所需的MOS管。

对如图12a所示的半导体结构中未被第一光刻胶层401覆盖的部分，即沿多个第一开口402向下进行刻蚀。并且依次刻蚀刻蚀阻挡层310和第六介质层136、第五介质层135以及第四介质层134，形成如图12b所示的多个贯穿刻蚀阻挡层310和第六介质层136、第五介质层135以及第四介质层134的第一沟槽405，第一沟槽405暴露出第一金属层101的第一部分101a的上表面。

接下来，使用沉积工艺或溅射工艺在图12b所示的第一沟槽405中沉积或溅射导电材料，例如，铜及其合金、银及其合金等。然后将高于刻蚀阻挡层310上表面的导电材料进行平坦化处理，形成如图12c所示的第一接触结构201。第一接触结构201与第一部分101a连接。

接下来，在刻蚀阻挡层310和第一接触结构201的上表面继续依次形成第七介质层137、扩散阻挡层330以及一层光刻胶。使用带图案的掩膜版对准需要去除的部分，然后进行曝光。该光刻胶可为负胶，则与掩膜版图案对应部分的光刻胶被去除，形成如图12d所示的第二光刻胶层340和多个第二开口407。

接下来，对如图12d所示的半导体结构中未被第二光刻胶层340覆盖的部分，即沿多个第二开口407向下进行刻蚀。并且依次刻蚀扩散阻挡层330和第七介质层137，形成如图12e所示的多个贯穿扩散阻挡层330和第七介质层137的第二沟槽408。第二沟槽408暴露出第一接触结构201的上表面。

接下来，使用沉积工艺或溅射工艺在图12e所示的第二沟槽408中沉积或溅射导电材料，例如，铜及其合金、银及其合金等。然后将高于扩散阻挡层330上表面的导电材料进行平坦化处理，形成如图12f所示的键合垫301和虚拟键合垫302。其中，键合垫301与第一接触结构201连接。虚拟键合垫302与第一接触结构201不连接。

在两个半导体结构通过键合垫301键合后，扩散阻挡层可用于改善由于两个键合垫的错位而出现的金属扩散问题。

本公开实施例中，第一金属层101的材料可以与第一接触结构201的材料相同，并且均包括第一导电材料，第一导电材料可以为铜。

第二金属层202的材料和第二接触结构203的材料可以为第二导电材料，第二导电材料的电阻率大于第一导电材料的电阻率，第二导电材料可以为铝。

本公开实施例中的第一介质层、第二介质层、第三介质层、第四介质层、第五介质层、第六介质层以及第七介质层所使用的材料可以相同，也可以不同。示例性的，第一介质层、第二介质层、第三介质层、第四介质层、第五介质层、第六介质层以及第七介质层的材料可以均为氧化硅或者均为氮氧化硅。

刻蚀阻挡层的材料和扩散阻挡层的材料可以相同也可以不同。示例性的，刻蚀阻挡层的材料和扩散阻挡层的材料可以均为氮化硅。

在上述实施例中，形成各介质层、各阻挡层、各接触结构、各金属层的方法包括但不限于物理气相沉积（PVD，Physical Vapor Deposition）工艺、化学气相沉积（CVD，Chemical Vapor Deposition）工艺、原子层沉积（ALD，Atomic Layer Deposition）等工艺。

在上述实施例中，平坦化处理的方法包括但不限于化学机械研磨（CMP，ChemicalMechanical Polish）。

应理解，说明书通篇中提到的“一些实施例”、“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本公开的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本公开的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本公开实施例的实施过程构成任何限定。上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

以上所述，仅为本公开的实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。

Claims (10)

1.一种半导体结构，其特征在于，包括：

第一互连层，包括第一金属互连结构；

第二互连层，堆叠于所述第一互连层上，包括：沿第一方向排布的至少一个第一接触结构、第二金属互连结构，所述第一方向与所述第一互连层和第二互连层的堆叠方向垂直；

第三互连层，堆叠于所述第二互连层上，包括至少一个键合垫；

其中，所述第一金属互连结构与所述第一接触结构以及所述第二金属互连结构均连接，所述键合垫与所述第一接触结构连接且与所述第二金属互连结构不连接；所述第一金属互连结构的材料与所述第一接触结构的材料相同且均包括第一导电材料，所述第二金属互连结构的材料包括第二导电材料，所述第二导电材料的电阻率大于所述第一导电材料的电阻率。

2.根据权利要求1所述的半导体结构，其特征在于，所述第一金属互连结构包括第一金属层，所述第二金属互连结构包括第二金属层、第二接触结构；所述第二接触结构位于所述第一金属层与所述第二金属层之间且与所述第一金属层和所述第二金属层均连接。

3.根据权利要求2所述的半导体结构，其特征在于，所述第一金属层包括沿所述第一方向排布的第一部分、第二部分、第一部分；所述第一部分与所述第二部分均沿第二方向延伸；所述第二方向与所述第一方向以及所述第一互连层和所述第二互连层的堆叠方向均垂直；

所述第一接触结构与所述第一部分连接，所述第二接触结构与所述第二部分连接。

4.根据权利要求3所述的半导体结构，其特征在于，所述第一金属互连结构还包括第三金属层、位于所述第三金属层上的多个第三接触结构；所述第三金属层沿所述第一方向延伸，所述第一部分和所述第二部分均通过所述第三接触结构与所述第三金属层连接。

5.根据权利要求2所述的半导体结构，其特征在于，所述第一金属层沿所述第一方向延伸，所述第一接触结构和所述第二接触结构均与所述第一金属层连接；

所述第一金属互连结构还包括第三金属层、位于所述第三金属层上的多个第三接触结构；所述第三金属层包括沿所述第一方向排布的第三部分、第四部分、第三部分，所述第三部分与所述第四部分均沿第二方向延伸，所述第三部分和所述第四部分均通过所述第三接触结构与所述第一金属层连接；所述第二方向与所述第一方向以及所述第一互连层和所述第二互连层的堆叠方向均垂直。

6.根据权利要求2所述的半导体结构，其特征在于，所述第一金属互连结构还包括第三金属层、位于所述第三金属层上的多个第三接触结构；所述第三金属层沿所述第一方向延伸，所述第二金属层通过所述第三接触结构与所述第三金属层连接，所述第一接触结构延伸至所述第一互连层中与所述第三金属层连接。

7.根据权利要求1所述的半导体结构，其特征在于，所述第三互连层还包括虚拟键合垫；所述虚拟键合垫与所述第一接触结构和所述第二金属互连结构均不连接。

8.根据权利要求1所述的半导体结构，其特征在于，所述第一导电材料包括铜，所述第二导电材料包括铝。

9.一种芯片，其特征在于，包括多个如权利要求1至8任一项所述的半导体结构，多个所述半导体结构通过所述键合垫键合。

10.一种半导体结构的形成方法，其特征在于，所述方法包括：

形成第一互连层，所述第一互连层包括第一金属互连结构；

在所述第一互连层上形成第二互连层，所述第二互连层包括沿第一方向排布的至少一个第一接触结构、第二金属互连结构，所述第一金属互连结构与所述第一接触结构以及所述第二金属互连结构均连接，所述第一方向为所述第一互连层和第二互连层的堆叠方向垂直；所述第一金属互连结构的材料与所述第一接触结构的材料相同且均包括第一导电材料，所述第二金属互连结构的材料包括第二导电材料，所述第二导电材料的电阻率大于所述第一导电材料的电阻率；

在所述第二互连层上形成第三互连层，所述第三互连层包括至少一个键合垫；所述键合垫与所述第一接触结构连接且与所述第二金属互连结构不连接。