CN116325147A - 显示面板、显示装置 - Google Patents

显示面板、显示装置 Download PDF

Info

Publication number
CN116325147A
CN116325147A CN202180002261.5A CN202180002261A CN116325147A CN 116325147 A CN116325147 A CN 116325147A CN 202180002261 A CN202180002261 A CN 202180002261A CN 116325147 A CN116325147 A CN 116325147A
Authority
CN
China
Prior art keywords
substrate
electrode
transistor
orthographic projection
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180002261.5A
Other languages
English (en)
Inventor
高永益
都蒙蒙
董向丹
刘彪
舒晓青
马宏伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN116325147A publication Critical patent/CN116325147A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示面板、显示装置，具有较好的显示效果，其中，显示面板包括：衬底基板(61)、第三导电层、第四导电层，第三导电层位于衬底基板(61)的一侧，第三导电层包括多条第一信号线(VDD)，多条第一信号线(VDD)在衬底基板上的正投影沿第一方向(X)间隔分布且沿第二方向(Y)延伸，第一方向(X)与第二方向(Y)相交；第四导电层位于第三导电层背离衬底基板(61)的一侧，第四导电层包括多条连接线段(4)，连接线段(4)在衬底基板(61)上的正投影沿第一方向(X)延伸，且同一连接线段(4)分别通过过孔(H)连接多条第一信号线(VDD)。

Description

显示面板、显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种显示面板、显示装置。
背景技术
相关技术中，显示面板包括有多种信号线，例如，电源线、初始信号线等，由于电源线等信号线自身存在压降，从而导致显示面板不同位置的信号线具有不同电压，进而导致显示面板显示不均。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
公开内容
根据本公开的一个方面，提供一种显示面板，其中，所述显示面板包括：衬底基板、第三导电层、第四导电层，第三导电层位于所述衬底基板的一侧，所述第三导电层包括多条第一信号线，多条所述第一信号线在所述衬底基板上的正投影沿第一方向间隔分布且沿第二方向延伸，所述第一方向与所述第二方向相交；第四导电层位于所述第三导电层背离所述衬底基板的一侧，所述第四导电层包括多条连接线段，所述连接线段在所述衬底基板上的正投影沿所述第一方向延伸，且同一所述连接线段分别通过过孔连接多条所述第一信号线。
本公开一种示例性实施例中，所述第一信号线为电源线。
本公开一种示例性实施例中，所述显示面板还包括多个沿所述第一方向和第二方向分布的像素驱动电路，所述像素驱动电路包括驱动晶体管、电容、第四晶体管，所述电容的第一电极连接于所述驱动晶体管的栅极，第二电极连接电源线，所述第四晶体管的第二极连接所述驱动晶体管的第一极，第一极连接数据线。所述显示面板还包括：第一导电层、第二导电层。第一导电层位于所述衬底基板和所述第三导电层之间，所述第一导电层包括多个第一导电部，多个所述第一导电部在所述衬底基板上的正投影在所述第一方向上间隔分布，所述第一导电部用于形成所述驱动晶体管的栅极和所述电容的第一电极。第二导电层位于所述第一导电层和所述第三导电层之间，所述第二导电层包括在所述第二导电部，多个所述第二导电部在所述衬底基板上的正投影在所述第一方向上间隔分布，多个所述第二导电部与多个所述第一导电部一一对应设置，所述第二导电部在所述衬底基板上的正投影和与其对应设置的所述第一导电部在所述衬底基板上的正投影至少部分重合，所述第二导电部用于形成所述电容的第二电极。所述第三导电层还包括：所述数据线，所述数据线在所述衬底基板上的正投影沿所述第二方向延伸，且所述数据线在所述衬底基板上的正投影位于在所述第一方向上相邻 的两所述第二导电部在所述衬底基板上的正投影之间。
本公开一种示例性实施例中，所述数据线在所述衬底基板上的正投影与所述连接线段在所述衬底基板上的正投影相交；所述显示面板还包括：介电层、平坦层，介电层位于所述第二导电层和所述第三导电层之间；平坦层位于所述第三导电层和所述第四导电层之间，所述平坦层的厚度大于所述介电层的厚度。
本公开一种示例性实施例中，所述第一方向为行方向，所述第二方向为列方向，所述第四导电层包括多条沿行列方向分布的所述连接线段；位于同一行的所述连接线段在行方向上间隔分布，且同一行连接线段中相邻所述连接线段连接不同的所述第一信号线；位于同一列的所述连接线段在列方向上间隔分布，且同一列中的连接线段连接同一组所述第一信号线；相邻行且相邻列的所述连接线段在所述第一方向上交错分布，交错分布的所述连接线段至少共同连接一条所述第一信号线。
本公开一种示例性实施例中，每条所述连接线段连接相邻的四条所述第一信号线，交错分布的所述连接线段共同连接相邻的两条所述第一信号线。
本公开一种示例性实施例中，所述显示面板包括行列分布的多个像素驱动电路；多条所述第一信号线与多列所述像素驱动电路一一对应设置，所述像素驱动电路连接与其对应的所述第一信号线；多行所述连接线段和多行所述像素驱动电路一一对应设置，所述连接线段至少部分结构在所述衬底基板上的正投影位于与其对应的像素驱动电路行在所述衬底基板上的正投影内。
本公开一种示例性实施例中，所述第一方向为行方向，所述第二方向为列方向，所述显示面板包括行列分布的多个像素驱动电路，多条所述第一信号线与多列所述像素驱动电路一一对应设置，所述像素驱动电路连接与其对应设置的所述第一信号线；多个所述像素驱动电路包括：第一像素驱动电路、第二像素驱动电路、第三像素驱动电路、第四像素驱动电路，所述第一像素驱动电路、第二像素驱动电路、第三像素驱动电路、第四像素驱动电路在所述第一方向上依次相邻分布；多条所述第一信号线包括：第一子信号线、第二子信号线、第三子信号线、第四子信号线，所述第一子信号线与所述第一像素驱动电路对应设置，所述第二子信号线与所述第二像素驱动电路对应设置，所述第三子信号线与所述第三像素驱动电路对应设置，所述第四子信号线与所述第四像素驱动电路对应设置；多条所述连接线段包括第一连接线段，所述第一连接线段分别通过过孔连接所述第一子信号线、第二子信号线、第三子信号线、第四子信号线，且所述第一连接线段在所述衬底基板上的正投影与所述第二像素驱动电路在所述衬底基板上的正投影至少部分相交。
本公开一种示例性实施例中，所述像素驱动电路包括驱动晶体管、第二晶体管，所述第二晶体管的第一极连接所述驱动晶体管的第一极，第二极连接所述驱动晶体管的栅极；所述显示面板还包括有源层，有源层位于所述衬底基板和所述第三导电层之间，所述有源层包括第八有源部，所述第八有源部在所述衬底基板上的正投影沿所述 第一方向延伸，且所述第八有源部的至少部分结构用于形成所述第二晶体管的第一沟道区。所述第一连接线段包括：第一延伸部，所述第一延伸部在所述衬底基板上的正投影沿所述第一方向延伸，所述第一延伸部的第一端通过过孔连接所述第一子信号线，所述第一延伸部的第二端通过过孔连接所述第二子信号线，且所述第一延伸部在所述衬底基板上的正投影覆盖所述第二像素驱动电路中所述第八有源部在所述衬底基板上的正投影。
本公开一种示例性实施例中，所述像素驱动电路还包括：驱动晶体管、第四晶体管，所述第四晶体管的第二极连接所述驱动晶体管的第二极，第一极连接数据线。所述显示面板还包括：有源层，所述有源层位于所述衬底基板和所述第三导电层之间，所述有源层还包括：第四有源部、第九有源部，第四有源部用于形成所述第四晶体管的沟道区；第九有源部连接于第四有源部和所述数据线之间；所述第一连接线段还包括：第二延伸部，所述第二延伸部在所述衬底基板上的正投影与所述第二像素驱动电路中的所述第九有源部在所述衬底基板上的正投影至少部分重合。
本公开一种示例性实施例中，所述像素驱动电路还包括：驱动晶体管、第一晶体管，所述第一晶体管的第一极连接所述驱动晶体管的栅极，第二极连接第一初始信号线。所述第三导电层还包括：第一连接部，所述第一连接部连接于所述第一初始信号线和所述第一晶体管第二极之间，且所述第一连接部在所述衬底基板上的正投影沿所述第二方向延伸。所述第一连接线段包括：第三延伸部，第三延伸部在所述衬底基板上的正投影沿所述第二方向延伸，且所述第三延伸部在所述衬底基板上的正投影与所述第三像素驱动电路中第一连接部在所述衬底基板上的正投影至少部分重合。
本公开一种示例性实施例中，所述像素驱动电路还包括：驱动晶体管、第一晶体管，所述第一晶体管的第一极连接所述驱动晶体管的栅极，第二极连接第一初始信号线。所述显示面板还包括：有源层，有源层位于所述衬底基板和所述第三导电层之间，所述有源层包括第十有源部、第十一有源部、第十二有源部，所述第十有源部用于形成所述第一晶体管的第一沟道区，所述第十一有源部用于形成所述第一晶体管的第二沟道区，所述第十二有源部连接于所述第十有源部和所述第十一有源部之间，且所述第十二有源部在所述衬底基板上的正投影沿所述第一方向延伸。所述第一连接线段包括：第四延伸部，第四延伸部在所述衬底基板上的正投影沿所述第一方向延伸，且所述第四延伸部在所述衬底基板上的正投影与所述第三像素驱动电路中所述第十二有源部在所述衬底基板上的正投影至少部分重合。
本公开一种示例性实施例中，所述像素驱动电路还包括：驱动晶体管、第一晶体管，所述第一晶体管的第一极连接所述驱动晶体管的栅极，第二极连接第一初始信号线。所述显示面板还包括：第二导电层，第二导电层位于所述衬底基板和所述第三导电层之间，所述第二导电层包括多条第一初始信号线，多条所述第一初始信号线在所述衬底基板上的正投影沿所述第一方向延伸且沿第二方向间隔分布，多条所述第一初 始信号线与多行所述像素驱动电路一一对应设置，所述像素驱动电路中的第一晶体管连接与其对应的所述第一初始信号线。所述第三导电层包括：多条第二初始信号线，多条所述第二初始信号线在所述衬底基板上的正投影沿所述第二方向延伸且沿所述第一方向间隔分布，所述第一初始信号线通过过孔连接与其相交的所述第二初始信号线。
本公开一种示例性实施例中，多条所述第二初始信号线包括第一子初始信号线，所述第一子初始信号线在所述衬底基板上的正投影与所述第四像素驱动电路在所述衬底基板上的正投影至少部分重合。多条所述第一初始信号线包括与所述第四像素驱动电路对应的第二子初始信号线。所述第一连接线段包括：第五延伸部、第六延伸部，所述第五延伸部在所述衬底基板上的正投影和所述第一子初始信号线在所述衬底基板上的正投影至少部分重合；所述第六延伸部在所述衬底基板上的正投影和与所述第二子初始信号线在所述衬底基板上的正投影至少部分重合。
本公开一种示例性实施例中，所述像素驱动电路包括驱动晶体管、第一晶体管、第二晶体管、第四晶体管，所述第一晶体管的第一极连接所述驱动晶体管的栅极，第二极连接第一初始信号线，所述第二晶体管的第一极连接所述驱动晶体管的第一极，第二极连接所述驱动晶体管的栅极，所述第四晶体管的第二极连接所述驱动晶体管的第二极，第一极连接数据线。所述显示面板还包括：第一导电层、第二导电层、有源层。第一导电层位于所述衬底基板和所述第三导电层之间；第二导电层位于所述第一导电层和所述第三导电层之间，所述第二导电层包括多条第一初始信号线，多条所述第一初始信号线在所述衬底基板上的正投影沿所述第一方向延伸且沿所述第二方向间隔分布，多条所述第一初始信号线与多行所述像素驱动电路一一对应设置，所述像素驱动电路中的第一晶体管连接与其对应的所述第一初始信号线；有源层位于所述衬底基板和所述第一导电层之间，所述有源层包括第四有源部、第八有源部、第九有源部、第十有源部、第十一有源部、第十二有源部；其中，第四有源部用于形成所述第四晶体管的沟道区，第九有源部连接于第四有源部和所述数据线之间，所述第八有源部在所述衬底基板上的正投影沿所述第一方向延伸，且所述第八有源部的至少部分结构用于形成所述第二晶体管的第一沟道区，所述第十有源部用于形成所述第一晶体管的第一沟道区，所述第十一有源部用于形成所述第一晶体管的第二沟道区，所述第十二有源部连接于所述第十有源部和所述第十一有源部之间，且所述第十二有源部在所述衬底基板上的正投影沿所述第一方向延伸。所述第三导电层包括：多条第二初始信号线、第一连接部，多条所述第二初始信号线在所述衬底基板上的正投影沿所述第二方向延伸且沿第一方向间隔分布，所述第二初始信号线通过过孔连接与其相交的所述第一初始信号线。所述第一连接部连接于所述初始信号线和所述第一晶体管第二极之间，且所述第一连接部在所述衬底基板上的正投影沿所述第二方向延伸；所述第一连接线段包括依次连接的第一延伸部、第二延伸部、第三延伸部、第四延伸部、第五延伸部、第六延伸部。其中，所述第一延伸部在所述衬底基板上的正投影沿所述第一方向延伸， 所述第一延伸部的第一端通过过孔连接所述第一子信号线，所述第一延伸部的第二端通过过孔连接所述第二子信号线，且所述第一延伸部在所述衬底基板上的正投影覆盖所述第二像素驱动电路中所述第八有源部在所述衬底基板上的正投影；所述第二延伸部在所述衬底基板上的正投影与所述第二像素驱动电路中的所述第九有源部在所述衬底基板上的正投影至少部分重合，且所述第二延伸部在所述衬底基板上的正投影与所述第一延伸部在所述衬底基板上的正投影的夹角成钝角；所述第三延伸部在所述衬底基板上的正投影沿所述第二方向延伸，且所述第三延伸部在所述衬底基板上的正投影与所述第三像素驱动电路中第一连接部在所述衬底基板上的正投影至少部分重合；所述第四延伸部在所述衬底基板上的正投影沿所述第一方向延伸，且所述第四延伸部在所述衬底基板上的正投影与所述第三像素驱动电路中所述第十二有源部在所述衬底基板上的正投影至少部分重合；多条所述第二初始信号线包括第一子初始信号线，所述第一子初始信号线在所述衬底基板上的正投影与所述第四像素驱动电路在所述衬底基板上的正投影至少部分重合；多条所述第一初始信号线包括与所述第四像素驱动电路对应的第二子初始信号线。所述第一连接线段包括：第五延伸部、第六延伸部，所述第五延伸部在所述衬底基板上的正投影和所述第一子初始信号线在所述衬底基板上的正投影至少部分重合；所述第六延伸部在所述衬底基板上的正投影和与所述第二子初始信号线在所述衬底基板上的正投影至少部分重合。
本公开一种示例性实施例中，所述显示面板还包括多个发光单元，所述第四导电层还包括多个行列分布的电极部，所述电极部用于形成所述发光单元的电极；多个所述电极部包括：R电极部、G电极部、B电极部，所述R电极部、G电极部、B电极部沿同一电极行依次交替分布；且在同一电极行中，R电极部和B电极部之间设置有两个沿列方向分布的G电极部，在相邻电极行中，同一颜色的电极部位于不同列，在相间隔一电极行的两电极行中，同一颜色的电极部位于同一列；多个电极行包括第一电极行，所述第一电极行包括在行方向依次相邻分布的第一R电极部、列方向分布的第一G电极部和第二G电极部、第一B电极部，所述第一G电极部和第二G电极部位于同一电极列，其中，第一R电极部形成所述R电极部，第一G电极部和第二G电极部形成所述G电极部，第一B电极部形成所述B电极部；其中，所述第一R电极部连接所述第一像素驱动电路，所述第二G电极部连接所述第二像素驱动电路，所述第一B电极部连接所述第三像素驱动电路；所述第一延伸部在所述衬底基板上的正投影位于所述第一G电极部在所述衬底基板上的正投影和所述第二G电极部在所述衬底基板上的正投影之间；所述第三导电层还包括多个第二连接部，所述第二连接部用于通过过孔连接所述电极部，多个第二连接部包括第一子连接部，所述第一子连接部用于连接所述第一B电极部；所述第四延伸部在所述衬底基板上的正投影、第五延伸部在所述衬底基板上的正投影、第六延伸部在所述衬底基板上的正投影位于所述第一B电极部在所述衬底基板上的正投影远离所述第一子连接部在所述衬底基板上正投影 的一侧。
本公开一种示例性实施例中，所述像素驱动电路包括驱动晶体管、第四晶体管，所述第四晶体管的第二极连接所述驱动晶体管的第二极，第一极连接数据线。所述显示面板还包括：有源层，有源层位于所述衬底基板和所述第一导电层之间，所述有源层包括第十三有源部，所述第十三有源部连接于所述驱动晶体管的栅极，且所述第十三有源部在所述衬底基板上的正投影沿所述第二方向延伸；所述第二导电层还包括多个第三导电部，所述第三导电部连接一稳定电压源，所述第三导电部包括：第一子导电部，所述第一子导电部在所述衬底基板上的正投影沿所述第二方向延伸，且位于所述第十三有源部在所述衬底基板上的正投影和所述数据线在所述衬底基板上的正投影之间。
本公开一种示例性实施例中，所述像素驱动电路还包括第二晶体管，所述第二晶体管的第一极连接所述驱动晶体管的第一极，第二极连接所述驱动晶体管端栅极，所述有源层还包括：第十六有源部、第十四有源部、第十五有源部，第十六有源部用于形成所述第二晶体管的第一沟道区；第十四有源部用于形成所述第二晶体管的第二沟道区；第十五有源部连接于所述第十六有源部和所述第十四有源部之间。所述第三导电部还包括第二子导电部，第二子导电部连接于所述第一子导电部，所述第二子导电部在所述衬底基板上的正投影与所述第十五有源部在所述衬底基板上的正投影至少部分重合。
本公开一种示例性实施例中，所述第一方向为行方向，所述第二方向为列方向，所述显示面板还包括多个沿行列分布的多个像素驱动电路，所述像素驱动电路包括驱动晶体管、第一晶体管、第二晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管。所述第一晶体管的第一极连接所述驱动晶体管的栅极，第二极连接第一初始信号线，栅极复位信号线；所述第二晶体管的第一极连接所述驱动晶体管的第一极，第二极连接所述驱动晶体管的栅极，栅极连接栅极驱动信号线；所述第四晶体管的第二极连接所述驱动晶体管的第二极，第一极连接数据线，栅极连接所述栅极驱动信号线；所述第五晶体管的第一极连接电源线，第二极连接所述驱动晶体管的第二极，栅极连接使能信号线；所述第六晶体管的第一极连接所述驱动晶体管的第一极，栅极连接所述使能信号线；所述第七晶体管的第一极连接下一行像素驱动电路中的第一初始信号线，第二极连接所述第六晶体管的第二极，栅极连接下一行像素驱动电路中的复位信号线。所述显示面板包括：第一导电层，第一导电层包括所述使能信号线、栅极驱动信号线、复位信号线，所述使能信号线在所述衬底基板上的正投影、栅极驱动信号线在所述衬底基板上的正投影、复位信号线在所述衬底基板上的正投影均沿所述第一方向延伸；所述使能信号线包括依次交替连接的第七延伸部和第八延伸部，所述第七延伸部在所述衬底基板上的正投影在所述第二方向上的尺寸小于所述第八延伸部在所述衬底基板上的正投影在所述第二方向上的尺寸，且所述第七延伸部在所述衬底基 板上的正投影与所述数据线在所述衬底基板上的正投影相交；所述栅极驱动信号线包括依次交替连接的第九延伸部和第十延伸部，所述第九延伸部在所述衬底基板上的正投影在所述第二方向上的尺寸小于所述第十延伸部在所述衬底基板上的正投影在所述第二方向上的尺寸，且所述第九延伸部在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影相交；所述复位信号线包括依次交替连接的第十一延伸部和第十二延伸部，所述第十一延伸部在所述衬底基板上的正投影在所述第二方向上的尺寸小于所述第十二延伸部在所述衬底基板上的正投影在所述第二方向上的尺寸，且所述第十一延伸部在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影相交。
根据本公开的一个方面，提供一种显示装置，该显示装置包括上述的显示面板。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开显示面板一种示例性实施例中像素驱动电路的电路结构示意图；
图2为图1像素驱动电路一种驱动方法中各节点的时序图；
图3为本公开显示面板一种示例性实施例的结构版图；
图4为相关技术中一种显示面板的结构版图；
图5为本公开显示面板另一种示例性实施例的结构版图；
图6为图5中第一导电层的结构版图；
图7为图5中第二导电层的结构版图；
图8为图5中第三导电层的结构版图；
图9为图5中第四导电层的结构版图；
图10为本公开显示面板另一种示例性实施例的结构版图；
图11为图10中有源层的结构版图；
图12为图10中第一导电层的结构版图；
图13为图10中第二导电层的结构版图；
图14为图10中第三导电层的结构版图；
图15为图10中第四导电层的结构版图；
图16为图10中有源层、第一导电层的结构版图；
图17为图10中有源层、第一导电层、第二导电层的结构版图；
图18为图10中有源层、第一导电层、第二导电层、第三导电层的结构版图；
图19为图10中沿虚线A的部分剖视图；
图20为本公开显示面板另一种示例性实施例中第四导电层的结构版图；
图21为本公开显示面板另一种示例性实施例中第四导电层的结构版图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
如图1所示，为本公开显示面板一种示例性实施例中像素驱动电路的电路结构示意图。该像素驱动电路可以包括：第一晶体管T1、第二晶体管T2、驱动晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、电容C。其中，第一晶体管T1的第一极连接节点N，第二极连接初始信号端Vinit，栅极连接复位信号端Re1；第二晶体管T2第一极连接驱动晶体管T3的第一极，第二极连接节点N；栅极连接栅极驱动信号端Gate；驱动晶体管T3的栅极连接节点N；第四晶体管T4的第一极连接数据信号端Da，第二极连接驱动晶体管T3的第二极，栅极连接栅极驱动信号端Gate；第五晶体管T5的第一极连接第一电源端VDD，第二极连接驱动晶体管T3的第二极，栅极连接使能信号端EM；第六晶体管T6第一极连接驱动晶体管T3的第一极，栅极连接使能信号端EM；第七晶体管T7的第一极连接初始信号端Vinit，第二极连接第六晶体管T6的第二极，栅极连接复位信号端Re2。电容C连接于驱动晶体管T3的栅极和第一电源端VDD之间。该像素驱动电路可以连接一发光单元OLED，用于驱动该发光单元OLED发光，发光单元OLED可以连接于第六晶体管T6的第二极和第二电源端VSS之间。其中，晶体管T1-T7可以均为P型晶体管。
如图2所示，为图1中像素驱动电路一种驱动方法中各节点的时序图。其中，Gate表示栅极驱动信号端Gate的时序，Re1表示复位信号端Re1的时序，Re2表示复位信号端Re2的时序，EM表示使能信号端EM的时序，Da表示数据信号端Da的时序。该像素驱动电路的驱动方法可以包括复位阶段t1、补偿阶段t2，发光阶段t3。在复位阶段t1：复位信号端Re1输出低电平信号，第一晶体管T1导通，初始信号端Vinit向节点N输入初始信号。在补偿阶段t2：复位信号端Re2、栅极驱动信号端Gate输出低电平信号，第四晶体管T4、第二晶体管T2、第七晶体管T7导通，同时数据信号端Da输出驱动信号以向节点N写入电压Vdata+Vth，其中Vdata为驱动信号的电压，Vth为驱动晶体管T3的阈值电压，初始信号端Vinit向第六晶体管T6的第二极输入初始信 号。发光阶段t3：使能信号端EM输出低电平信号，第六晶体管T6、第五晶体管T5导通，驱动晶体管T3在电容C存储的电压Vdata+Vth作用下发光。根据驱动晶体管输出电流公式I＝(μWCox/2L)(Vgs-Vth) 2，其中，μ为载流子迁移率；Cox为单位面积栅极电容量，W为驱动晶体管沟道的宽度，L驱动晶体管沟道的长度，Vgs为驱动晶体管栅源电压差，Vth为驱动晶体管阈值电压。本公开像素驱动电路中驱动晶体管的输出电流I＝(μWCox/2L)(Vdata+Vth-Vdd-Vth) 2。该像素驱动电路能够避免驱动晶体管阈值对其输出电流的影响。
本示例性实施例提供一种显示面板，如图3所示，为本公开显示面板一种示例性实施例的结构版图。本示例性实施例中，该显示面板可以包括衬底基板、第三导电层、第四导电层，第三导电层位于所述衬底基板的一侧，所述第三导电层可以包括多条第一信号线VDD，多条所述第一信号线VDD在所述衬底基板上的正投影沿第一方向X间隔分布且沿第二方向Y延伸，所述第一方向X与所述第二方向Y相交，例如，第一方向可以和第二方向垂直。第四导电层位于所述第三导电层背离所述衬底基板的一侧，所述第四导电层可以包括多条连接线段4，所述连接线段4在所述衬底基板上的正投影可以沿所述第一方向X延伸，且同一所述连接线段4可以分别通过过孔H(黑色方块)连接多条所述第一信号线VDD。
本示例性实施例中，显示面板通过连接线段4连接多条第一信号线VDD，使得第一信号线VDD形成网格结构，从而可以降低第一信号线自身的压降，提高显示面板的显示均一性。
需要说明的是，连接线段4在所述衬底基板上的正投影沿所述第一方向X延伸，可以理解为：连接线段4在所述衬底基板上的正投影整体沿所述第一方向X延伸，即连接线段4在所述衬底基板上的正投影可以沿第一方向X弯折延伸或直线延伸。
本示例性实施例中，第一信号线VDD可以为电源线，电源线可以用于向显示面板中的像素驱动电路提供驱动电源，例如，本示例性实施例中的显示面板可以包括图1所示的像素驱动电路，电源线可以用于提供图1中的第一电源端VDD。第四导电层可以为电极层，第四导电层还可以包括多个电极部，该电极部可以用于形成显示面板中发光单元的电极，例如，电极部可以用于形成显示面板中发光单元的阳极。应该理解的是，在其他示例性实施例中，第一信号线还可以为其他信号线，例如，第一信号线可以为初始信号线，初始信号线可以用于向像素驱动电路提供初始信号，例如，初始信号线可以提供向图1中初始信号端Vinit。第四导电层还可以为其他导电层，例如，第四导电层可以为增设于第三导电层和电极层之间的其他导电层。此外，该显示面板还可以包括其他结构的像素驱动电路，例如，像素驱动电路可以为2T1C、8T1C、9T1C等结构。
本示例性实施例中，所述第一方向X可以为行方向，所述第二方向Y可以为列方向，如图3所示，所述第四导电层可以包括多条沿行列方向分布的连接线段4，连接 线段4在衬底基板上的正投影可以与多条第一信号线VDD在衬底基板上的正投影相交，连接线段4可以和与其相交的第一信号线VDD通过过孔连接，每条连接线段可以连接相同数量的第一信号线VDD。位于同一行的所述连接线段4可以在行方向上间隔分布，且同一行连接线段4中相邻所述连接线段4可以连接不同的所述第一信号线VDD；位于同一列的所述连接线段4可以在列方向上间隔分布，且同一列中的连接线段可以连接同一组所述第一信号线VDD。相邻行且相邻列的所述连接线段4可以在所述第一方向X上交错分布，交错分布的所述连接线段4至少共同连接一条所述第一信号线VDD。其中，相邻行且相邻列的连接线段4可以在所述第一方向X上交错分布，可以理解为，相邻行且相邻列的连接线段在衬底基板上的正投影在第二方向Y移动所覆盖的区域部分相交。本示例性实施例通过间隔分布连接线段4连接第一信号线VDD，可以给第四导电层中的电极部预留充分的布图空间；此外，本示例性实施例通过将相邻行且相邻列的连接线段4在所述第一方向X上交错分布，可以使得不同的第一信号线VDD连接成一整体结构，从而极大的降低了第一信号线VDD的压降。本示例性实施例中，如图3所示，每条所述连接线段4可以连接相邻的四条所述第一信号线VDD，交错分布的所述连接线段可以共同连接相邻的两条所述第一信号线VDD。
应该理解的是，在其他示例性实施例中，连接线段4还可以有其他的分布方式和连接方式，例如，至少部分不同的连接线段4还可以不同数量的第一信号线VDD，连接线段4还可以连接其他数量的第一信号线，交错分布的所述连接线段还可以共同连接其他数量的第一信号线VDD。
图4为相关技术中一种显示面板的结构版图，其中，该显示面板可以包括如图1所示的像素驱动电路，该显示面板还可以包括依次层叠设置的衬底基板、第二导电层和第三导电层。其中，第二导电层可以包括多个导电部22，以及连接于相邻导电部22之间的连接部23，第三导电层可以包括电源线VDD和数据线Da。其中，导电部22可以用于形成电容C的电极，电源线VDD可以用于提供图1中的第一电源端，数据线Da可以用于提供图1中的数据信号端。电源线VDD可以与导电部22通过过孔H连接以形成网格结构，以降低电源线自身的压降。然而，如图3所述，数据线Da在衬底基板上的正投影与连接部23在衬底基板上的正投影相交，连接部23会与数据线Da之间形成寄生电容，从而增加了数据线Da的阻抗负载(RC loading)，限制了高刷新频率显示面板的设计。
基于此，本示例性实施例还提供另一种显示面板，该显示面板还可以包括第一导电层、第二导电层，其中，衬底基板、第一导电层、第二导电层、第三导电层、第四导电层依次层叠设置，上述相邻层级之间可以设置有绝缘层。如图5-9所示，图5为本公开显示面板另一种示例性实施例的结构版图，图6为图5中第一导电层的结构版图，图7为图5中第二导电层的结构版图，图8为图5中第三导电层的结构版图，图9为图5中第四导电层的结构版图。
本示例性实施例中，如图5-9所示，第一导电层可以包括多个第一导电部11，多个所述第一导电部11在所述衬底基板上的正投影可以在所述第一方向X和第二方向Y上阵列分布，所述第一导电部11可以用于形成图1中驱动晶体管T3的栅极和电容C的第一电极。所述第二导电层可以包括多个第二导电部22，多个所述第二导电部22在所述衬底基板上的正投影可以在所述第一方向X和第二方向Y上阵列分布，多个第二导电部22与多个第一导电部11一一对应设置，所述第二导电部22在所述衬底基板上的正投影和与其对应的所述第一导电部11在所述衬底基板上的正投影至少部分重合，所述第二导电部22用于形成电容C的第二电极。所述第三导电层还可以包括所述数据线Da，数据线Da可以提供图1中的数据信号端，所述数据线Da在所述衬底基板上的正投影可以沿所述第二方向Y延伸，且所述数据线Da在所述衬底基板上的正投影可以位于在所述第一方向X上相邻的两第二导电部22在所述衬底基板上的正投影之间。本示例性实施例提供的显示面板相比于图4所示的相关技术，本示例性实施例将第二导电部22在第一方向X上间隔设置，同时将数据线Da设置于相邻的两第二导电部22之间，从而避免了图4中连接部23与数据线Da形成的寄生电容。
本示例性实施例中，如图5所示，连接线段4在衬底基板上的正投影可以与数据线Da在衬底基板上的正投影相交，即连接线段4与数据线Da之间生成了寄生电容。本示例性实施例中，显示面板还可以包括：介电层、平坦层，介电层位于所述第二导电层和所述第三导电层之间；平坦层位于所述第三导电层和所述第四导电层之间，所述平坦层的厚度可以大于所述介电层的厚度。从而即使连接线段4与数据线Da之间生成了寄生电容，但是由于图5中连接线段4与数据线Da之间的距离大于图4中连接部23与数据线Da之间的距离，因此，图5所示显示面板中数据线上的寄生电容依然会小于图4中数据线上的寄生电容。本示例性实施例通过位于第四导电层的连接线段4连接相邻的第一信号线VDD，同时将第二导电部22在第一方向上间隔设置，将数据线Da设置于相邻第二导电部22之间，从而在满足降低第一信号线VDD压降的同时，降低了数据线的阻抗负载(RC loading)。
本示例性实施例还提供另一种显示面板，该显示面板还可以包括有源层，其中，衬底基板、有源层、第一导电层、第二导电层、第三导电层、第四导电层依次层叠设置，上述相邻层级之间可以设置有绝缘层。如图10-18所示，图10为本公开显示面板另一种示例性实施例的结构版图，图11为图10中有源层的结构版图，图12为图10中第一导电层的结构版图，图13为图10中第二导电层的结构版图，图14为图10中第三导电层的结构版图，图15为图10中第四导电层的结构版图，图16为图10中有源层、第一导电层的结构版图，图17为图10中有源层、第一导电层、第二导电层的结构版图，图18为图10中有源层、第一导电层、第二导电层、第三导电层的结构版图。第一方向X可以为行方向，第二方向Y可以为列方向，该显示面板可以包括行列分布的多个像素驱动电路，如图10所示，多个像素驱动电路可以包括沿行方向相邻分 布的第一像素驱动电路P1、第二像素驱动电路P2、第三像素驱动电路P3、第四像素驱动电路P4。
如图10、11、16所示，有源层可以包括第三有源部53、第四有源部54、第五有源部55、第六有源部56、第七有源部57、第八有源部58、第九有源部59、第十有源部510、第十一有源部511、第十二有源部512、第十三有源部513、第十四有源部514、第十五有源部515，第八有源部58包括第十六有源部516。第十四有源部514用于形成第二晶体管T2的第二沟道区，第十六有源部516用于形成第二晶体管T2的第一沟道区，第十五有源部515连接于第十四有源部514和第十六有源部516之间。第三有源部53用于形成驱动晶体管T3的沟道区，第四有源部54用于形成第四晶体管T4的沟道区，第五有源部55用于形成第五晶体管T5的沟道区，第六有源部56用于形成第六晶体管T6的沟道区，第七有源部57用于形成第七晶体管T7的沟道区，第十有源部510用于形成第一晶体管的第一沟道区，第十一有源部511用于形成第一晶体管的第二沟道区，第十二有源部512连接于第十一有源部511和第十有源部510之间，第九有源部59连接于第四有源部54远离第三有源部53的一端。第十三有源部513连接于第十一有源部511和第八有源部58之间，第十三有源部513在衬底基板上的正投影可以沿第二方向延伸。有源层可以由多晶体硅形成，有源层形成的晶体管可以为低温多晶体硅晶体管。
如图10、12、16所示，第一导电层可以包括第一导电部11、复位信号线Re、栅极驱动信号线Gate、使能信号线EM、凸起部12。第一导电部1用于形成驱动晶体管T3的栅极。复位信号线Re在衬底基板上的正投影、栅极驱动信号线Gate在衬底基板上的正投影、使能信号线EM在衬底基板上的正投影均可以沿第一方向X延伸。其中，复位信号线Re的部分结构在衬底基板的正投影覆盖本行像素驱动电路中第十有源部510和第十一有源部511在衬底基板上的正投影，该部分复位信号线Re用于形成本行像素驱动电路中第一晶体管的栅极；复位信号线Re的另外部分结构在衬底基板的正投影覆盖上一行像素驱动电路中第七有源部57在衬底基板上的正投影，该另外部分结构可以用于形成上一行像素驱动电路中第七晶体管的栅极。栅极驱动信号线Gate在衬底基板上的正投影覆盖第四有源部54、第二有源部52在衬底基板上的正投影，栅极驱动信号线Gate的部分结构用于形成第四晶体管的栅极，栅极驱动信号线Gate的另外部分结构用于形成第二晶体管的第二栅极。凸起部12连接于栅极驱动信号线Gate，凸起部12在衬底基板上的正投影覆盖第十六有源部516在衬底基板上的正投影，凸起部12的部分结构用于形成第二晶体管的第一栅极。使能信号线EM在衬底基板上的正投影覆盖第五有源部55、第六有源部56在衬底基板上的正投影，使能信号线EM的部分结构用于形成第五晶体管T5的栅极，使能信号线EM的另外部分结构用于形成第六晶体管T6的栅极。如图12所示，所述使能信号线EM可以包括依次交替连接的第七延伸部EM7和第八延伸部EM8，所述第七延伸部EM7在所述衬底基板上的正投 影在所述第二方向Y上的尺寸小于所述第八延伸部EM8在所述衬底基板上的正投影在所述第二方向Y上的尺寸。栅极驱动信号线Gate可以包括依次交替连接的第九延伸部G9和第十延伸部G10，所述第九延伸部G9在所述衬底基板上的正投影在所述第二方向Y上的尺寸小于所述第十延伸部G10在所述衬底基板上的正投影在所述第二方向Y上的尺寸。所述复位信号线Re可以包括依次交替连接的第十一延伸部Re11和第十二延伸部Re12，所述第十一延伸部Re11在所述衬底基板上的正投影在所述第二方向Y上的尺寸小于所述第十二延伸部Re12在所述衬底基板上的正投影在所述第二方向Y上的尺寸。此外，该显示面板可以以第一导电层为掩膜对有源层进行导体化处理，即被第一导电层覆盖的有源层可以形成晶体管的沟道区，未被第一导电层覆盖的区域可以形成导体结构。
如图10、13、17所示，第二导电层可以包括多条第一初始信号线Vinit1，第二导电部22、第三导电部23。其中，多条第一初始信号线Vinit1在衬底基板上的正投影沿第一方向X延伸，且沿第二方向Y间隔分布，且每一条第一初始信号线Vinit1与一行像素驱动电路对应设置，第一初始信号线Vinit1可以用于向与其对应的像素驱动电路中的第一晶体管T1提供初始信号端，同时该第一初始信号线Vinit1还可以向上一行像素驱动电路中的第七晶体管提供初始信号端，其中，多条第一初始信号线Vinit1中包括与第四像素驱动电路对应设置的第二子初始信号线Vinit12。第二导电部22在衬底基板上的正投影与第一导电部11在衬底基板上的正投影至少部分重合，第二导电部22用于形成电容C的第二电极，第二导电部22上还可以设置有开口211，开口211裸露出部分第一导电部11。第三导电部包括第一子导电部231和第二子导电部232，第一子导电部231在衬底基板上的正投影可以沿第二方向Y延伸。
如图10、14、18所示，第三导电层可以包括多条第一信号线，多条第一信号线中可以包括第一子信号线VDD1、第二子信号线VDD2、第三子信号线VDD3、第四子信号线VDD4，多条第一信号线在衬底基板上的正投影均沿第一方向X间隔分布且沿第二方向Y延伸，其中，多条第一信号线与多列像素驱动电路一一对应设置，第一信号线可以向与其对应的像素驱动电路提供第一电源端，其中，第一子信号线VDD1可以与第一像素驱动电路对应设置，第二子信号线VDD2可以与第二像素驱动电路对应设置，第三子信号线VDD3可以与第三像素驱动电路对应设置，第四子信号线VDD4可以与第四像素驱动电路对应设置。第三导电层还可以包括多条数据线Da，多条数据线Da在衬底基板上的正投影沿第一方向X间隔分布且沿第二方向Y延伸，多条数据线Da与多列像素驱动电路一一对应设置，数据线Da可以向与其对应的像素驱动电路提供数据信号端。第三导电层还可以包括多条第二初始信号线Vinit2，多条第二初始信号线Vinit2在衬底基板上的正投影均沿第一方向X间隔分布且沿第二方向Y延伸。其中，多条第二初始信号线Vinit2可以与部分像素驱动电路列一一对应设置，例如，每间隔一列像素驱动电路可以对应设置一条第二初始信号线Vinit2，即每两列像素驱动 电路设置一条第二初始信号线Vinit2。其中，多条第二初始信号线Vinit2中可以包括与第四像素驱动电路对应设置的第一子初始信号线Vinit21，第一子初始信号线Vinit21在衬底基板上的正投影位于所述第四像素驱动电路所在像素驱动电路列在衬底基板上的正投影内。
如图10、14、18所示，第三导电层还包括：第一连接部31、第二连接部32、第三连接部33。数据线Da可以通过过孔H9连接第九有源部59，以连接第四晶体管的第一极和数据信号端。第一子信号线VDD1通过过孔H8连接第五有源部55一侧的有源层，以连接第五晶体管的第一极和第一电源端。第一子信号线VDD1还通过过孔H7连接第二导电部，以连接电容C的第二电极和第一电源端。第一子信号线VDD1还通过过孔H6连接第三导电部23，其中，第一子导电部231在衬底基板上的正投影可以位于数据线Da在衬底基板上的正投影和第十三有源部513在衬底基板上的正投影之间，第一子导电部231可以用于屏蔽数据线Da对第十三有源部513的噪音影响，从而提高图1中节点N在发光阶段电压的稳定性。第二子导电部232在衬底基板上的正投影可以与第十五有源部515在衬底基板上的正投影至少部分重合，第二子导电部232可以对第十五有源部515起到稳压作用，以降低第十五有源部515向第二晶体管源漏极的漏电流。在其他示例性实施例中，第三导电部23还可以连接其他稳定电压源，例如，第三导电部23可以连接第二初始信号线。第一连接部31可以通过过孔H1连接第一初始信号线Vinit1，通过过孔H2连接第十有源部510远离第十二有源部512一侧的有源层，以连接本行第一晶体管的第二极和初始信号端，以及连接上一行第七晶体管的第一极和初始信号端。第二连接部32可以通过过孔H5连接第六有源部56和第七有源部57之间的有源层，以连接第六晶体管的第二极，其中，第二连接部32可以用于连接发光单元的电极。第三连接部33可以通过过孔H3连接第十三有源部513，通过过孔H4连接第一导电部11，以连接驱动晶体管的栅极和第二晶体管的第二极，其中，过孔H4在衬底基板上的正投影可以位于开口221在陈述基板上的整体以内，以使过孔H4内的导电结构与第二导电部22绝缘。第二初始信号线Vinit2可以通过过孔H10连接第一初始信号线Vinit1，第一初始信号线Vinit1和第二初始信号线Vinit2可以形成网格结构，以降低显示面板不同位置上初始信号端的压差，如图18所示，第二初始信号线Vinit2还可以通过H11连接第十有源部510远离第十二有源部512一侧的有源层，以实现第一连接部31的桥接功能，因此，设置有第二初始信号线Vinit2的像素驱动电路列可以不设置第一连接部31。需要说明的是，像素驱动电路列在衬底基板上的正投影可以理解为，像素驱动电路列中所有像素驱动电路在衬底基板上的正投影联合所形成的正投影，像素驱动电路行在衬底基板上的正投影可以理解为，像素驱动电路行中所有像素驱动电路在衬底基板上的正投影联合所形成的正投影，像素驱动电路在衬底基板上的正投影可以理解为，像素驱动电路中所有器件在衬底基板上正投影的外切矩形，该外切矩形的长度方向为第二方向，宽度方向为第一方向。
如图10、14、18所示，所述第九延伸部G9在所述衬底基板上的正投影可以与所述数据线Da在所述衬底基板上的正投影相交；所述第十一延伸部Re11在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影相交；第七延伸部EM7在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影相交。该设置可以降低数据线Da与使能信号线EM、栅极驱动信号线Gate、复位信号线Re的交叠面积，从而降低数据线的寄生电容。
如图10、15示，第四导电层可以包括行列分布的多条连接线段4，多行所述连接线段4可以和多行所述像素驱动电路一一对应设置，所述连接线段4至少部分结构在所述衬底基板上的正投影位于与其对应的像素驱动电路行在所述衬底基板上的正投影内。如图10、15示，每条连接线段4可以与相邻四个像素驱动电路对应设置，多条连接线段4中包括有第一连接线段40，第一连接线段40与第一像素驱动电路P1、第二像素驱动电路P2、第三像素驱动电路P3、第四像素驱动电路P4对应设置，第一连接线段40分别通过过孔连接所述第一子信号线VDD1、第二子信号线VDD2、第三子信号线VDD3、第四子信号线VDD4。所述第一连接线段40可以包括依次连接的第一延伸部41、第二延伸部42、第三延伸部43、第四延伸部44、第五延伸部45、第六延伸部46。其中，所述第一延伸部41在所述衬底基板上的正投影沿所述第一方向X延伸，所述第一延伸部41的第一端通过过孔连接所述第一子信号线VDD1，所述第一延伸部41的第二端通过过孔连接所述第二子信号线VDD2，且所述第一延伸部41在所述衬底基板上的正投影覆盖所述第二像素驱动电路P2中所述第八有源部58在所述衬底基板上的正投影。该设置不仅可以降低第一延伸部41对显示面板透光率的影响，同时还可以对第十六有源部起到遮光作用，以降低第二晶体管由于光照作用输出特性的变化。所述第二延伸部42在所述衬底基板上的正投影与所述第二像素驱动电路P2中的所述第九有源部59在所述衬底基板上的正投影至少部分重合，且所述第二延伸部42在所述衬底基板上的正投影与所述第一延伸部41在所述衬底基板上的正投影的夹角成钝角。所述第三延伸部43在所述衬底基板上的正投影沿所述第二方向Y延伸，且所述第三延伸部43在所述衬底基板上的正投影与所述第三像素驱动电路P3中第一连接部31在所述衬底基板上的正投影至少部分重合。所述第四延伸部44在所述衬底基板上的正投影沿所述第一方向X延伸，且所述第四延伸部44在所述衬底基板上的正投影与所述第三像素驱动电路P3中所述第十二有源部512在所述衬底基板上的正投影至少部分重合。所述第五延伸部45在所述衬底基板上的正投影和所述第一子初始信号线Vinit21在所述衬底基板上的正投影至少部分重合。第六延伸部46在所述衬底基板上的正投影和与所述第二子初始信号线Vinit12在所述衬底基板上的正投影至少部分重合。该设置可以在充分预留出电极部布图空间的前提下，使得连接线段尽量与下层结构交叠，从而降低连接线段对显示面板透光率的影响。
如图10、15示，所述第四导电层还包括多个行列分布的电极部，所述电极部用于 形成发光单元的电极。多个所述电极部包括：R电极部R、G电极部G、B电极部B，R电极部为红色发光单元的电极部，G电极部为绿色发光单元的电极部，B电极部为蓝色发光单元的电极部。所述R电极部R、G电极部G、B电极部B沿同一电极行依次交替分布；且在同一电极行中，R电极部和B电极部之间设置有两个沿列方向分布的G电极部，在相邻电极行中，同一颜色的电极部位于不同列，在相间隔一电极行的两电极行中，同一颜色的电极部位于同一列。如图10、15所示，多行电极部中包括第一电极行，第一电极行包括在行方向依次分布的第一R电极部R1、第一G电极部G1和第二G电极部G2、第一B电极部B1，所述第一G电极部G1和第二G电极部G2位于同一电极列，其中，第一R电极部R1形成所述R电极部，第一G电极部G1和第二G电极部G2形成所述G电极部，第一B电极部B1形成所述B电极部。多个第二连接部32包括第一子连接部320，所述第一子连接部320用于连接所述第一B电极部B1；第一延伸部41在所述衬底基板上的正投影可以位于所述第一G电极部G1在所述衬底基板上的正投影和所述第二G电极部G2在所述衬底基板上的正投影之间；所述第四延伸部44在所述衬底基板上的正投影、第五延伸部45在所述衬底基板上的正投影、第六延伸部46在所述衬底基板上的正投影可以位于所述第一B电极部B1在所述衬底基板上的正投影远离所述第一子连接部320在所述衬底基板上正投影的一侧。需要说明的是，其他连接线段可以与第一连接线段具有相同的分布方式和连接方式。
如图10、15示，第四导电层还可以包括连接于B电极部的导电部47，导电部47在衬底基板上的正投影可以覆盖第十四有源部514、第十六有源部516在衬底基板上的正投影，以对第二晶体管的沟道区进行遮光。
如图19所示，为图10中沿虚线A的部分剖视图。该显示面板还可以包括缓冲层62、第一绝缘层63、第二绝缘层64，其中，衬底基板61、缓冲层62、有源层、第一绝缘层63、第一导电层、第二绝缘层64、第二导电层、介电层65、第三导电层、平坦层66、第四导电层依次层叠设置。第一绝缘层63、第二绝缘层64可以氧化硅层，介电层65可以为氮化硅层，平坦层66的材料可以为有机材料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、硅-玻璃键合结构(SOG)等材料。衬底基板61可以包括依次层叠设置的玻璃基板、阻挡层、聚酰亚胺层，阻挡层可以为无机材料。第一导电层、第二导电层的材料可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等。第三导电层的材料可以包括金属材料，例如可以是钼、铝、铜、钛、铌其中之一或者合金，或者钼/钛合金或者叠层等，或者可以是钛/铝/钛叠层。第四导电层的材料可以为氧化铟锡。
应该理解的是，在其他示例性实施例中，显示面板中电极部还可以有其他分布方式和形状，连接线段也可以有其他的分布方式和形状。例如，如图20所示，为本公开显示面板另一种示例性实施例中第四导电层的结构版图，显示面板的第四导电层可以包括红色发光单元的电极部R、蓝色发光单元的电极部B、绿色发光单元的电极部G、 连接线段4。其中，多个电极部G沿同一电极行间隔分布，多个电极部R、电极部B沿同一电极行交替间隔分布，电极部G所在电极行和电极部R、电极部B所在电极行在列方向上交替分布，且多个电极部G沿同一电极列间隔分布，多个电极部R、电极部B沿同一电极列交替间隔分布，电极部G所在电极列和电极部R、电极部B所在电极列在行方向上交替分布。交错分布的连接线段4可以共同连接一条第一信号线。再例如，如图21所示，为本公开显示面板另一种示例性实施例中第四导电层的结构版图，图21所示的电极部和图20所示的电极部具有相同的分布方式和不同的形状。交错分布的连接线段4同样可以共同连接一条第一信号线。
本示例性实施例还提供一种显示装置，其中，包括上述的显示面板。该显示装置可以为手机、平板电脑、电视等显示装置。
本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。

Claims (20)

  1. 一种显示面板，其中，所述显示面板包括：
    衬底基板；
    第三导电层，位于所述衬底基板的一侧，所述第三导电层包括多条第一信号线，多条所述第一信号线在所述衬底基板上的正投影沿第一方向间隔分布且沿第二方向延伸，所述第一方向与所述第二方向相交；
    第四导电层，位于所述第三导电层背离所述衬底基板的一侧，所述第四导电层包括多条连接线段，所述连接线段在所述衬底基板上的正投影沿所述第一方向延伸，且同一所述连接线段分别通过过孔连接多条所述第一信号线。
  2. 根据权利要求1所述的显示面板，其中，所述第一信号线为电源线。
  3. 根据权利要求1所述的显示面板，其中，所述显示面板还包括多个沿所述第一方向和第二方向分布的像素驱动电路，所述像素驱动电路包括驱动晶体管、电容、第四晶体管，所述电容的第一电极连接于所述驱动晶体管的栅极，第二电极连接电源线，所述第四晶体管的第二极连接所述驱动晶体管的第一极，第一极连接数据线；
    所述显示面板还包括：
    第一导电层，位于所述衬底基板和所述第三导电层之间，所述第一导电层包括多个第一导电部，多个所述第一导电部在所述衬底基板上的正投影在所述第一方向上间隔分布，所述第一导电部用于形成所述驱动晶体管的栅极和所述电容的第一电极；
    第二导电层，位于所述第一导电层和所述第三导电层之间，所述第二导电层包括在所述第二导电部，多个所述第二导电部在所述衬底基板上的正投影在所述第一方向上间隔分布，多个所述第二导电部与多个所述第一导电部一一对应设置，所述第二导电部在所述衬底基板上的正投影和与其对应设置的所述第一导电部在所述衬底基板上的正投影至少部分重合，所述第二导电部用于形成所述电容的第二电极；
    所述第三导电层还包括：
    所述数据线，所述数据线在所述衬底基板上的正投影沿所述第二方向延伸，且所述数据线在所述衬底基板上的正投影位于在所述第一方向上相邻的两所述第二导电部在所述衬底基板上的正投影之间。
  4. 根据权利要求3所述的显示面板，其中，所述数据线在所述衬底基板上的正投影与所述连接线段在所述衬底基板上的正投影相交；
    所述显示面板还包括：
    介电层，位于所述第二导电层和所述第三导电层之间；
    平坦层，位于所述第三导电层和所述第四导电层之间，所述平坦层的厚度大 于所述介电层的厚度。
  5. 根据权利要求1所述的显示面板，其中，所述第一方向为行方向，所述第二方向为列方向，所述第四导电层包括多条沿行列方向分布的所述连接线段；
    位于同一行的所述连接线段在行方向上间隔分布，且同一行连接线段中相邻所述连接线段连接不同的所述第一信号线；
    位于同一列的所述连接线段在列方向上间隔分布，且同一列中的连接线段连接同一组所述第一信号线；
    相邻行且相邻列的所述连接线段在所述第一方向上交错分布，交错分布的所述连接线段至少共同连接一条所述第一信号线。
  6. 根据权利要求5所述的显示面板，其中，每条所述连接线段连接相邻的四条所述第一信号线，交错分布的所述连接线段共同连接相邻的两条所述第一信号线。
  7. 根据权利要求5或6所述的显示面板，其中，所述显示面板包括行列分布的多个像素驱动电路；
    多条所述第一信号线与多列所述像素驱动电路一一对应设置，所述像素驱动电路连接与其对应的所述第一信号线；
    多行所述连接线段和多行所述像素驱动电路一一对应设置，所述连接线段至少部分结构在所述衬底基板上的正投影位于与其对应的像素驱动电路行在所述衬底基板上的正投影内。
  8. 根据权利要求1所述的显示面板，其中，所述第一方向为行方向，所述第二方向为列方向，所述显示面板包括行列分布的多个像素驱动电路，多条所述第一信号线与多列所述像素驱动电路一一对应设置，所述像素驱动电路连接与其对应设置的所述第一信号线；
    多个所述像素驱动电路中包括：第一像素驱动电路、第二像素驱动电路、第三像素驱动电路、第四像素驱动电路，所述第一像素驱动电路、第二像素驱动电路、第三像素驱动电路、第四像素驱动电路在所述第一方向上依次相邻分布；
    多条所述第一信号线中包括：第一子信号线、第二子信号线、第三子信号线、第四子信号线，所述第一子信号线与所述第一像素驱动电路对应设置，所述第二子信号线与所述第二像素驱动电路对应设置，所述第三子信号线与所述第三像素驱动电路对应设置，所述第四子信号线与所述第四像素驱动电路对应设置；
    多条所述连接线段中包括第一连接线段，所述第一连接线段分别通过过孔连接所述第一子信号线、第二子信号线、第三子信号线、第四子信号线，且所述第一连接线段在所述衬底基板上的正投影与所述第二像素驱动电路在所述衬底基板上的正投影至少部分相交。
  9. 根据权利要求8所述的显示面板，其中，所述像素驱动电路包括驱动晶 体管、第二晶体管，所述第二晶体管的第一极连接所述驱动晶体管的第一极，第二极连接所述驱动晶体管的栅极；
    所述显示面板还包括：
    有源层，位于所述衬底基板和所述第三导电层之间，所述有源层包括第八有源部，所述第八有源部在所述衬底基板上的正投影沿所述第一方向延伸，且所述第八有源部的至少部分结构用于形成所述第二晶体管的第一沟道区；
    所述第一连接线段包括：
    第一延伸部，所述第一延伸部在所述衬底基板上的正投影沿所述第一方向延伸，所述第一延伸部的第一端通过过孔连接所述第一子信号线，所述第一延伸部的第二端通过过孔连接所述第二子信号线，且所述第一延伸部在所述衬底基板上的正投影覆盖所述第二像素驱动电路中所述第八有源部在所述衬底基板上的正投影。
  10. 根据权利要求8所述的显示面板，其中，所述像素驱动电路还包括：驱动晶体管、第四晶体管，所述第四晶体管的第二极连接所述驱动晶体管的第二极，第一极连接数据线；
    所述显示面板还包括：有源层，所述有源层位于所述衬底基板和所述第三导电层之间，所述有源层还包括：
    第四有源部，用于形成所述第四晶体管的沟道区；
    第九有源部，连接于第四有源部和所述数据线之间；
    所述第一连接线段还包括：
    第二延伸部，所述第二延伸部在所述衬底基板上的正投影与所述第二像素驱动电路中的所述第九有源部在所述衬底基板上的正投影至少部分重合。
  11. 根据权利要求8所述的显示面板，其中，所述像素驱动电路还包括：驱动晶体管、第一晶体管，所述第一晶体管的第一极连接所述驱动晶体管的栅极，第二极连接第一初始信号线；
    所述第三导电层还包括：
    第一连接部，所述第一连接部连接于所述第一初始信号线和所述第一晶体管第二极之间，且所述第一连接部在所述衬底基板上的正投影沿所述第二方向延伸；
    所述第一连接线段包括：
    第三延伸部，在所述衬底基板上的正投影沿所述第二方向延伸，且所述第三延伸部在所述衬底基板上的正投影与所述第三像素驱动电路中第一连接部在所述衬底基板上的正投影至少部分重合。
  12. 根据权利要求8所述的显示面板，其中，所述像素驱动电路还包括：驱动晶体管、第一晶体管，所述第一晶体管的第一极连接所述驱动晶体管的栅极，第二极连接第一初始信号线；
    所述显示面板还包括：
    有源层，位于所述衬底基板和所述第三导电层之间，所述有源层包括第十有源部、第十一有源部、第十二有源部，所述第十有源部用于形成所述第一晶体管的第一沟道区，所述第十一有源部用于形成所述第一晶体管的第二沟道区，所述第十二有源部连接于所述第十有源部和所述第十一有源部之间，且所述第十二有源部在所述衬底基板上的正投影沿所述第一方向延伸；
    所述第一连接线段包括：
    第四延伸部，在所述衬底基板上的正投影沿所述第一方向延伸，且所述第四延伸部在所述衬底基板上的正投影与所述第三像素驱动电路中所述第十二有源部在所述衬底基板上的正投影至少部分重合。
  13. 根据权利要求8所述的显示面板，其中，所述像素驱动电路还包括：驱动晶体管、第一晶体管，所述第一晶体管的第一极连接所述驱动晶体管的栅极，第二极连接第一初始信号线；
    所述显示面板还包括：
    第二导电层，位于所述衬底基板和所述第三导电层之间，所述第二导电层包括多条第一初始信号线，多条所述第一初始信号线在所述衬底基板上的正投影沿所述第一方向延伸且沿第二方向间隔分布，多条所述第一初始信号线与多行所述像素驱动电路一一对应设置，所述像素驱动电路中的第一晶体管连接与其对应的所述第一初始信号线；
    所述第三导电层包括：
    多条第二初始信号线，多条所述第二初始信号线在所述衬底基板上的正投影沿所述第二方向延伸且沿所述第一方向间隔分布，所述第一初始信号线通过过孔连接与其相交的所述第二初始信号线。
  14. 根据权利要求13所述的显示面板，其中，多条所述第二初始信号线中包括第一子初始信号线，所述第一子初始信号线在所述衬底基板上的正投影与所述第四像素驱动电路在所述衬底基板上的正投影至少部分重合；
    多条所述第一初始信号线中包括与所述第四像素驱动电路对应的第二子初始信号线；
    所述第一连接线段包括：
    第五延伸部，所述第五延伸部在所述衬底基板上的正投影和所述第一子初始信号线在所述衬底基板上的正投影至少部分重合；
    第六延伸部，所述第六延伸部在所述衬底基板上的正投影和与所述第二子初始信号线在所述衬底基板上的正投影至少部分重合。
  15. 根据权利要求8所述的显示面板，其中，所述像素驱动电路包括驱动晶体管、第一晶体管、第二晶体管、第四晶体管，所述第一晶体管的第一极连接所 述驱动晶体管的栅极，第二极连接第一初始信号线，所述第二晶体管的第一极连接所述驱动晶体管的第一极，第二极连接所述驱动晶体管的栅极，所述第四晶体管的第二极连接所述驱动晶体管的第二极，第一极连接数据线；
    所述显示面板还包括：
    第一导电层，位于所述衬底基板和所述第三导电层之间；
    第二导电层，位于所述第一导电层和所述第三导电层之间，所述第二导电层包括多条第一初始信号线，多条所述第一初始信号线在所述衬底基板上的正投影沿所述第一方向延伸且沿所述第二方向间隔分布，多条所述第一初始信号线与多行所述像素驱动电路一一对应设置，所述像素驱动电路中的第一晶体管连接与其对应的所述第一初始信号线；
    有源层，位于所述衬底基板和所述第一导电层之间，所述有源层包括第四有源部、第八有源部、第九有源部、第十有源部、第十一有源部、第十二有源部；
    其中，第四有源部用于形成所述第四晶体管的沟道区，第九有源部连接于第四有源部和所述数据线之间，所述第八有源部在所述衬底基板上的正投影沿所述第一方向延伸，且所述第八有源部的至少部分结构用于形成所述第二晶体管的第一沟道区，所述第十有源部用于形成所述第一晶体管的第一沟道区，所述第十一有源部用于形成所述第一晶体管的第二沟道区，所述第十二有源部连接于所述第十有源部和所述第十一有源部之间，且所述第十二有源部在所述衬底基板上的正投影沿所述第一方向延伸；
    所述第三导电层包括：
    多条第二初始信号线，多条所述第二初始信号线在所述衬底基板上的正投影沿所述第二方向延伸且沿第一方向间隔分布，所述第二初始信号线通过过孔连接与其相交的所述第一初始信号线；
    第一连接部，所述第一连接部连接于所述初始信号线和所述第一晶体管第二极之间，且所述第一连接部在所述衬底基板上的正投影沿所述第二方向延伸；
    所述第一连接线段包括依次连接的第一延伸部、第二延伸部、第三延伸部、第四延伸部、第五延伸部、第六延伸部；
    其中，所述第一延伸部在所述衬底基板上的正投影沿所述第一方向延伸，所述第一延伸部的第一端通过过孔连接所述第一子信号线，所述第一延伸部的第二端通过过孔连接所述第二子信号线，且所述第一延伸部在所述衬底基板上的正投影覆盖所述第二像素驱动电路中所述第八有源部在所述衬底基板上的正投影；
    所述第二延伸部在所述衬底基板上的正投影与所述第二像素驱动电路中的所述第九有源部在所述衬底基板上的正投影至少部分重合，且所述第二延伸部在所述衬底基板上的正投影与所述第一延伸部在所述衬底基板上的正投影的夹角成钝角；
    所述第三延伸部在所述衬底基板上的正投影沿所述第二方向延伸，且所述第三延伸部在所述衬底基板上的正投影与所述第三像素驱动电路中第一连接部在所述衬底基板上的正投影至少部分重合；
    所述第四延伸部在所述衬底基板上的正投影沿所述第一方向延伸，且所述第四延伸部在所述衬底基板上的正投影与所述第三像素驱动电路中所述第十二有源部在所述衬底基板上的正投影至少部分重合；
    多条所述第二初始信号线中包括第一子初始信号线，所述第一子初始信号线在所述衬底基板上的正投影与所述第四像素驱动电路在所述衬底基板上的正投影至少部分重合；
    多条所述第一初始信号线中包括与所述第四像素驱动电路对应的第二子初始信号线；
    所述第一连接线段包括：
    第五延伸部，所述第五延伸部在所述衬底基板上的正投影和所述第一子初始信号线在所述衬底基板上的正投影至少部分重合；
    第六延伸部，所述第六延伸部在所述衬底基板上的正投影和与所述第二子初始信号线在所述衬底基板上的正投影至少部分重合。
  16. 根据权利要求15所述的显示面板，其中，所述显示面板还包括多个发光单元，所述第四导电层还包括多个行列分布的电极部，所述电极部用于形成所述发光单元的电极；
    多个所述电极部包括：R电极部、G电极部、B电极部，所述R电极部、G电极部、B电极部沿同一电极行依次交替分布；
    且在同一电极行中，R电极部和B电极部之间设置有两个沿列方向分布的G电极部，在相邻电极行中，同一颜色的电极部位于不同列，在相间隔一电极行的两电极行中，同一颜色的电极部位于同一列；
    多个电极行中包括第一电极行，所述第一电极行包括在行方向依次相邻分布的第一R电极部、列方向分布的第一G电极部和第二G电极部、第一B电极部，所述第一G电极部和第二G电极部位于同一电极列，其中，第一R电极部形成所述R电极部，第一G电极部和第二G电极部形成所述G电极部，第一B电极部形成所述B电极部；
    其中，所述第一R电极部连接所述第一像素驱动电路，所述第二G电极部连接所述第二像素驱动电路，所述第一B电极部连接所述第三像素驱动电路；
    所述第一延伸部在所述衬底基板上的正投影位于所述第一G电极部在所述衬底基板上的正投影和所述第二G电极部在所述衬底基板上的正投影之间；
    所述第三导电层还包括多个第二连接部，所述第二连接部用于通过过孔连接所述电极部，多个第二连接部包括第一子连接部，所述第一子连接部用于连接所 述第一B电极部；
    所述第四延伸部在所述衬底基板上的正投影、第五延伸部在所述衬底基板上的正投影、第六延伸部在所述衬底基板上的正投影位于所述第一B电极部在所述衬底基板上的正投影远离所述第一子连接部在所述衬底基板上正投影的一侧。
  17. 根据权利要求3所述的显示面板，其中，所述像素驱动电路包括驱动晶体管、第四晶体管，所述第四晶体管的第二极连接所述驱动晶体管的第二极，第一极连接数据线；
    所述显示面板还包括：
    有源层，位于所述衬底基板和所述第一导电层之间，所述有源层包括第十三有源部，所述第十三有源部连接于所述驱动晶体管的栅极，且所述第十三有源部在所述衬底基板上的正投影沿所述第二方向延伸；
    所述第二导电层还包括多个第三导电部，所述第三导电部连接一稳定电压源，所述第三导电部包括：
    第一子导电部，所述第一子导电部在所述衬底基板上的正投影沿所述第二方向延伸，且位于所述第十三有源部在所述衬底基板上的正投影和所述数据线在所述衬底基板上的正投影之间。
  18. 根据权利要求17所述的显示面板，其中，所述像素驱动电路还包括第二晶体管，所述第二晶体管的第一极连接所述驱动晶体管的第一极，第二极连接所述驱动晶体管端栅极，所述有源层还包括：
    第十六有源部，用于形成所述第二晶体管的第一沟道区；
    第十四有源部，用于形成所述第二晶体管的第二沟道区；
    第十五有源部，连接于所述第十六有源部和所述第十四有源部之间；
    所述第三导电部还包括：
    第二子导电部，连接于所述第一子导电部，所述第二子导电部在所述衬底基板上的正投影与所述第十五有源部在所述衬底基板上的正投影至少部分重合。
  19. 根据权利要求1述的显示面板，其中，所述第一方向为行方向，所述第二方向为列方向，所述显示面板还包括多个沿行列分布的多个像素驱动电路，所述像素驱动电路包括驱动晶体管、第一晶体管、第二晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管；
    所述第一晶体管的第一极连接所述驱动晶体管的栅极，第二极连接第一初始信号线，栅极复位信号线；
    所述第二晶体管的第一极连接所述驱动晶体管的第一极，第二极连接所述驱动晶体管的栅极，栅极连接栅极驱动信号线；
    所述第四晶体管的第二极连接所述驱动晶体管的第二极，第一极连接数据线，栅极连接所述栅极驱动信号线；
    所述第五晶体管的第一极连接电源线，第二极连接所述驱动晶体管的第二极，栅极连接使能信号线；
    所述第六晶体管的第一极连接所述驱动晶体管的第一极，栅极连接所述使能信号线；
    所述第七晶体管的第一极连接下一行像素驱动电路中的第一初始信号线，第二极连接所述第六晶体管的第二极，栅极连接下一行像素驱动电路中的复位信号线；
    所述显示面板包括：
    第一导电层，包括所述使能信号线、栅极驱动信号线、复位信号线，所述使能信号线在所述衬底基板上的正投影、栅极驱动信号线在所述衬底基板上的正投影、复位信号线在所述衬底基板上的正投影均沿所述第一方向延伸；
    所述使能信号线包括依次交替连接的第七延伸部和第八延伸部，所述第七延伸部在所述衬底基板上的正投影在所述第二方向上的尺寸小于所述第八延伸部在所述衬底基板上的正投影在所述第二方向上的尺寸，且所述第七延伸部在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影相交；
    所述栅极驱动信号线包括依次交替连接的第九延伸部和第十延伸部，所述第九延伸部在所述衬底基板上的正投影在所述第二方向上的尺寸小于所述第十延伸部在所述衬底基板上的正投影在所述第二方向上的尺寸，且所述第九延伸部在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影相交；
    所述复位信号线包括依次交替连接的第十一延伸部和第十二延伸部，所述第十一延伸部在所述衬底基板上的正投影在所述第二方向上的尺寸小于所述第十二延伸部在所述衬底基板上的正投影在所述第二方向上的尺寸，且所述第十一延伸部在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影相交。
  20. 一种显示装置，其中，包括权利要求1-19任一项所述的显示面板。
CN202180002261.5A 2021-08-24 2021-08-24 显示面板、显示装置 Pending CN116325147A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/114350 WO2023023949A1 (zh) 2021-08-24 2021-08-24 显示面板、显示装置

Publications (1)

Publication Number Publication Date
CN116325147A true CN116325147A (zh) 2023-06-23

Family

ID=85321577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180002261.5A Pending CN116325147A (zh) 2021-08-24 2021-08-24 显示面板、显示装置

Country Status (2)

Country Link
CN (1) CN116325147A (zh)
WO (1) WO2023023949A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102284754B1 (ko) * 2014-10-27 2021-08-03 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치
US11251124B2 (en) * 2016-11-29 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Power grid structures and method of forming the same
JP6483309B2 (ja) * 2018-05-16 2019-03-13 ルネサスエレクトロニクス株式会社 半導体装置及びｉｏセル
CN109119028B (zh) * 2018-09-07 2020-04-28 武汉华星光电半导体显示技术有限公司 Amoled显示面板及相应的显示装置
CN110707139A (zh) * 2019-11-07 2020-01-17 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN111584757B (zh) * 2020-05-27 2022-12-06 京东方科技集团股份有限公司 显示母板和显示基板的制作方法
CN111584599B (zh) * 2020-05-27 2023-04-07 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置

Also Published As

Publication number Publication date
WO2023023949A1 (zh) 2023-03-02

Similar Documents

Publication Publication Date Title
CN112885850B (zh) 显示面板、显示装置
CN114122101A (zh) 显示面板、显示装置
CN115152030B (zh) 显示面板及显示装置
CN216818344U (zh) 显示面板和显示装置
CN114495835B (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN116568091A (zh) 显示面板、显示装置
CN113517322B (zh) 显示面板、显示装置
US20230157097A1 (en) Display panel and display device
CN115274708A (zh) 显示面板及显示装置
CN116325147A (zh) 显示面板、显示装置
CN114361186A (zh) 显示基板和显示装置
CN115836597A (zh) 显示面板及显示装置
EP4303931A1 (en) Display panel and display apparatus
US20240155889A1 (en) Display panel and display device
CN116998245A (zh) 显示面板、显示装置
CN117280409A (zh) 显示面板及显示装置
US20220352278A1 (en) Array substrate and display device
CN117642801A (zh) 显示面板及显示装置
CN117223045A (zh) 显示面板、显示装置
CN116267004A (zh) 显示面板和显示装置
CN118104419A (zh) 显示面板及显示装置
CN117957942A (zh) 显示面板及显示装置
CN117242512A (zh) 像素电路及驱动方法、显示面板及驱动方法、显示装置
CN117642804A (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN116454089A (zh) 显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication