CN102621954A - 智能电网中的自适应多信号源对时卡装置及报文分析*** - Google Patents

Abstract

本发明涉及一种应用于智能电网中的自适应多信号源对时卡装置，其包括网络信号接入模块、网络报文时标生成模块、串行时间码处理模块、本地时钟模块、配置与自适应模块以及通信模块，所述的网络报文时标生成模块通过所述的通信模块连接智能电网的对时总线。本发明还提供一种与该自适应多信号源对时卡装置相应的报文分析***，其可通过对时总线实现对网络记录及分析装置、录波装置进行高精度对时，并对智能电网自动化***通讯网络实时采集的数据流打时间戳，进而使智能电网中的报文分析***能够自动适应对时信号的类型，其对时精度达到纳秒级。且本发明的对时卡装置及相应的报文分析***的结构相对简单，成本低廉，应用范围较为广泛。

Description

智能电网中的自适应多信号源对时卡装置及报文分析***

技术领域

本发明涉及网络通信***技术领域，特别涉及智能电网自动化通信***技术领域，具体是指一种智能电网中的自适应多信号源对时卡装置及报文分析***。

背景技术

智能电网是为了解决能源和环境问题，实现经济和社会长期的可持续发展，以可再生能源代替不可再生能源过程中，电力***必须具备的综合控制手段。智能电网所涉及的内容十分广泛，如分布式电源(风能发电、太阳能发电等)的接入，电力***智能控制技术(智能变电站、智能调度等)，智能一次设备(智能变压器、智能断路器等)，分布式储能，智能电表，电动汽车等，是人类新技术革命的领军者。

嵌入式***可以定义为嵌入于宿主设备以辅助宿主设备高质量完成其功能小巧而廉价的计算机***。它可以是自成完整计算机***的微控制器(单片机)或是由微处理器为主构成的计算机***。装载嵌入式***的硬件平台即为嵌入式计算机平台。

CPCI(Compact PCI)是计算机PCI总线在嵌入式领域的扩展，硬件结构改金手指板卡连接为IEC 2mm高密度针孔连接，总线规范规定了背板上各插槽之间，***槽与背板，I/O模板与背板之间严格的互连关系，定义了背板、模板和前后面板的结构和尺寸。定义接口P1支持32位PCI操作，接口P1和P2支持64位PCI操作，接口P3、P4和P5留给用户使用或作为总线扩展用。规范还为33MHz和66MHz工作频率的Clock信号分布，定义了严格的设计规则。规范还定义了***管理总线，并为背板上每个插槽定义了唯一对应的物理地址。CPCI***由金属外壳和前、后面板组成的整体导电以及电路设计，使得CPCI具有电磁辐射屏蔽和静电释放能力，表现出良好的电磁兼容性。

智能电网主流自动化***均以网络化通信方式实现设备与***、***与***之间的互联。在智能电网的许多工业级应用中，对网络时钟同步精度的要求越来越高，有些设备甚至需要达到微秒(μs)级精度。如现在推行的智能变电站综合自动化应用中，变电站的所有设备通过局域网连接在一起，并需要在一个统一的时间基准上对这所有设备的运行进行监控，还要在发生事故时进行故障记录，并在事故后对所记录的数据进行分析。在这个过程中，通信网络记录及分析***是使其重要，且对网络时钟同步精度要求最高的部分之一，需要达到μs级。故障发生时，各个记录设备在不同的地方运行，它们会自行记录下***的运行情况，当工作人员根据这些记录下来的数据进行故障分析时，如果各个设备的时钟未能精确同步，本是同时发生的事件变得不同时了，这将使得故障分析的结果与实际不符，造成故障早期预警、事故后故障分析定位及测试的困难。由此可见，高精度的网络时钟同步对保证变电站的安全运行具有重要意义。

IRIG(Inter-Range Instrumentation Group)是美国靶场司令部委员会的下属机构，称为″靶场时间组″。其与脉冲校时方式相比，更大的优点在于，它本身具备年、月、日、时、分、秒、毫秒的时钟信息，因此不需要外部的时间信息的补充就非常准确了。IRIG时间标准有两大类：一类是并行时间码格式，这类码由于是并行格式，传输距离较近，且是二进制，因此远不如串行格式广泛；另一类是串行时间码，共有六种格式，即A、B、D、E、G、H。它们的主要差别是时间码的帧速率不同。B码的主要特点是时帧速率为1帧/s；携带信息量大，经译码后可获得1、10、100或1000c/s的脉冲信号和BCD编码的时间信息及控制功能信息；高分辨率；调制后的B码带宽，适用于远距离传输；其分直流、交流两种；具有接口标准化，且国际通用，IRIG-B(DC)时间码格式如图1所示。其帧速率为1帧/s，可将1帧(1s)分为10个字，每字为10位，每位的周期均为10ms。每位都以高电平开始，其持续时间分为3种类型：2ms(如二进制″0″码和索引标志)、5ms(如二进制″1″码)和8ms(如参考码元PR，即每秒开始的第一字的第一位；位置标志P0～P9，即每个字的第十位)。第一个字传送的s是信息，第二个字是min信息，第三个字是h信息，第四、五个字是d(从1月1日开始计算的年积日)。另外，在第八个字和第十个字中分别有3位表示上站和分站的特标句柄元。要对IRIG-B信号进行解码并识别必须进行脉宽检测，这是纯软件无法实现的。

2000年，欧盟各国联合实施了一项“欧米伽”计划，由此诞生了IEEE1588标准。在IEEE1588的时钟同步***中，时钟主要有主时钟和从时钟两大类。时钟同步过程分为两个阶段进行，一个是偏移测量阶段，一个是延时测量阶段。

1、偏移测量阶段

偏移测量阶段是指测量主时钟与从时钟之间的时间偏移量，并在从时钟上消除这些偏移。在偏移测量阶段，主时钟周期性地(通常以2秒为一个周期)向从时钟传送一个特殊的同步包(Sync)。其中，Sync包里面带不带时间信息并不重要，重要的是必须记下它准确的发出时刻并放入接着它发出的跟随包(Follow_up)中。图2上半部分演示了该过程的细节。

为了进行偏移测量，主时钟首先向从时钟发送一同步包Sync，并记下它发出的准确时刻t0，当从时钟接收到Sync包时立刻把当前时刻t1记下。由于偏移量的计算是在从时钟处进行，在此过程中需要用到时标t0，因此，必须在Sync包发出后用一个跟随包(Follow_up)把时标t0装入并发送给从时钟。从时钟在得到t0与t1之后，可用以下公式来估计出时钟间偏移O：

t1-t0＝O+D1   (1)

O＝t1-t0-D1   (2)

其中，D1为该过程中主时钟到从时钟的延时误差。

2、延时测量阶段

延时测量(delay measurement)阶段用于确定主时钟与从时钟间帧传输过程中的延时。延时测量阶段是继偏移测量阶段后，由从时钟向主时钟发送一个延时请求包(Delay_Req)开始的。延时请求包并不像同步包Sync那样周期性发送，而只是在有延时测量需要的时候发出。具体过程见图2的下半部分。

当从时钟需要测量网络传输延迟时，它就向主时钟发送一个延时请求包，并在包发出的同时记下当前时刻t2，在主时钟接收到延时请求包的那刻立即打上时标t3。由于传输延时的计算也是在从时钟处进行，需要用到时标t3，因此，需要用一个延时响应包(Delay_Resp)装上时标t3并由主时钟发送给从时钟。从时钟在得到t2与t3之后，可得到下列公式：

t2-t3＝O-D2  (3)

在以上整个测量和计算过程中本文假设传输介质是均匀对称的，也即：主时钟到从时钟和从时钟到主时钟的延时是相等的。因此，可得出所求的网络传输延时D(单程)：

D′＝D1＝D2   (4)

结合公式(1)，可以得到：

O＝((t1-t0)-(t3-t2))/2         (5)

D′＝((t1-t0)+(t3-t2))/2       (6)

假定延时不会很快的改变，所以它不需要像偏移那样测量频繁，其测量间隔时间(缺省值是4到60秒之间的随机值)比偏移测量间隔时间要大。这样使得网络尤其是设备终端的负荷不会太大。1588对时的关键在于用硬件测量数据包发出和接收的时刻，这样可以最大限度地避免在操作***层面对数据包发出和接收测量时的延时的不确定性，从此保证对时精度。

1997年由PCI总线工业计算机制造商组织PICMG(PCI Industrial Computer ManufacturersGroup)制定颁布的Compact PCI技术标准定义中使用IEC 2mm高密度针孔连接器，使得流行的PCI总线兼容架构可以用欧洲卡规格实现，这种模块化的CPCI组件可以灵活组合成适合各种不同工业现场应用的***。CPCI***具有可维护性，即具有热插拔功能，使得CPCI组件可以在不需要关断电源情况下，***或拔出正在运行的***，而不影响或破坏***的正常工作，从而为高可用性(High Availability)设计奠定基础。CPCI***热插拔功能是由***软件自动完成的，不需要人员的干预。CPCI结构计算机的可维护性，扩展性，以及CPCI总线标准定义的冗余设计、故障切换和故障管理等内容，符合未来电力***通信标准，如IEC61850、IEC61970等标准中对***可扩展性、高可靠性的要求，和标准中的模块化概念相吻合。

发明内容

本发明的目的是克服了上述现有技术中的缺点，提供一种能够对***收到的报文打上精确的时间戳，并能根据现场配备的时钟源自动适应对时信号的类型，针对不同的对时信号源，其对时精度最高可达纳秒级别的，且结构相对简单，成本低廉，应用范围较为广泛的应用于智能电网中的自适应多信号源对时卡装置及相应的报文分析***。

为了实现上述的目的，本发明的应用于智能电网中的自适应多信号源对时卡装置具有如下构成：

该对时卡装置包括网络信号接入模块、网络报文时标生成模块、串行时间码处理模块、本地时钟模块、配置与自适应模块以及通信模块，所述的网络信号接入模块、串行时间码处理模块、本地时钟模块以及配置与自适应模块均连接所述的网络报文时标生成模块，所述的网络报文时标生成模块通过所述的通信模块连接智能电网的对时总线。

该应用于智能电网中的自适应多信号源对时卡装置中，所述的网络信号接入模块具有光电接口单元，所述的光电接口单元连接外部PTP报文输入，所述的网络信号接入模块的输出端连接所述的网络报文时标生成模块。

该应用于智能电网中的自适应多信号源对时卡装置中，所述的网络报文时标生成模块包括解码单元和对时单元，所述的解码单元的输入端连接所述的网络信号接入模块的输出端，所述的对时单元的输入端分别连接所述的解码单元、串行时间码处理模块、本地时钟模块和配置与自适应模块，所述的对时单元的输出端连接所述的通信模块。

该应用于智能电网中的自适应多信号源对时卡装置中，所述的本地时钟模块包括晶振、寄存器和时钟芯片，所述的晶振和寄存器均连接所述的时钟芯片，所述的时钟芯片还连接所述的网络报文时标生成模块。

该应用于智能电网中的自适应多信号源对时卡装置中，所述的寄存器包括时间寄存器、报警寄存器、控制寄存器和通用SRAM寄存器，所述的时间寄存器、报警寄存器、控制寄存器和通用SRAM寄存器均连接所述的时钟芯片。

该应用于智能电网中的自适应多信号源对时卡装置中，所述的配置与自适应模块包括优先级判定单元，所述的优先级判定单元具有基准信号源优先级输出端，所述的基准信号源优先级输出端连接所述的网络报文时标生成模块。

该应用于智能电网中的自适应多信号源对时卡装置中，所述的智能电网的对时总线为CPCI总线，所述的通信模块为CPCI通信模块。

该应用于智能电网中的自适应多信号源对时卡装置中，所述的CPCI通信模块包括FPGA芯片单元和PCI控制器单元，所述的网络报文时标生成模块顺序通过所述的FPGA芯片单元和PCI控制器单元连接所述的CPCI总线。

该应用于智能电网中的自适应多信号源对时卡装置中，所述的串行时间码处理模块为IRIG-B码处理模块，所述的IRIG-B码处理模块包括信号调理单元，所述的调理单元的输入端连接IRIG-B对时信号，所述的调理单元的输出端连接所述的FPGA芯片单元，所述的FPGA芯片单元连接所述的网络报文时标生成模块。

该应用于智能电网中的自适应多信号源对时卡装置中，所述的智能电网的对时总线为串口秒脉冲对时总线，所述的通信模块包括串口通信模块和秒脉冲输出模块，所述的串口通信模块和秒脉冲输出模块均连接所述的串口秒脉冲对时总线。

本发明还提供一种具有所述的对时卡装置的智能电网中实现自适应多信号源对时功能的报文分析***，该报文分析***包括隔离层网络、分析层网络、GOOSE层网络和***网络，所述的***还包括网络采集仪和网络分析仪，所述的网络采集仪分别连接所述的隔离层网络、分析层网络、GOOSE层网络和***网络，所述的网络分析仪连接于所述的***网络，所述的自适应多信号源对时卡装置连接于所述的***网络。

该智能电网中实现自适应多信号源对时功能的报文分析***中，所述的智能电网的对时总线为CPCI总线，所述的网络采集仪包括本地存储器，所述的本地存储器连接所述的***网络。

该智能电网中实现自适应多信号源对时功能的报文分析***中，所述的智能电网的对时总线为串口秒脉冲对时总线，所述的***还包括网络存储器，所述的网络采集仪通过所述***网络连接所述的网络存储器，所述的网络存储器通过所述的***网络连接所述的网络分析仪。

采用了该发明的应用于智能电网中的自适应多信号源对时卡装置及相应的报文分析***，由于对时卡装置包括网络信号接入模块、网络报文时标生成模块、串行时间码处理模块、本地时钟模块、配置与自适应模块以及通信模块，所述的网络信号接入模块、串行时间码处理模块、本地时钟模块以及配置与自适应模块均连接所述的网络报文时标生成模块，所述的网络报文时标生成模块通过所述的通信模块连接智能电网的对时总线。因此其可通过对时总线实现对网络记录及分析装置、录波装置进行高精度对时，并对智能电网自动化***通讯网络(主要是以太网)实时采集的数据流打时间戳，具有精确时标的采集数据可进行存储或进一步分析。根据需要，本发明的对时卡装置可以应用于两种对时总线，一种是直接通过CPCI总线对时，另一种是通过串口秒脉冲构成的对时总线对时。进而使智能电网中的报文分析***能够自动适应对时信号的类型，并针对不同的对时信号源，将其对时精度最高到纳秒级别。且本发明的应用于智能电网中的自适应多信号源对时卡装置及相应的报文分析***，其结构相对简单，成本低廉，应用范围较为广泛。

附图说明

图1为IRIG-B(DC)时间码格式示意图。

图2为IEEE1588对时的偏移测量和延时测量示意图。

图3为本发明的应用于智能电网中的自适应多信号源对时卡装置的结构示意图。

图4为本发明的智能电网中实现自适应多信号源对时功能的报文分析***的结构示意图。

图5为实际应用中采用本地存储模式的实现自适应多信号源对时功能的报文分析***的历史数据流示意图。

图6为实际应用中采用网络存储模式的实现自适应多信号源对时功能的报文分析***的历史数据流示意图。

图7为实际应用于智能变电站中的采用CPCI对时总线模式的自适应多信号源对时卡装置的结构示意图。

图8为实际应用于智能变电站中的采用网络对时总线模式的自适应多信号源对时卡装置的结构示意图。

具体实施方式

为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明。

请参阅图3所示，为本发明的应用于智能电网中的自适应多信号源对时卡装置的结构示意图。

在一种实施方式中，该应用于智能电网中的自适应多信号源对时卡装置包括网络信号接入模块、网络报文时标生成模块、串行时间码处理模块、本地时钟模块、配置与自适应模块以及通信模块，所述的网络信号接入模块、串行时间码处理模块、本地时钟模块以及配置与自适应模块均连接所述的网络报文时标生成模块，所述的网络报文时标生成模块通过所述的通信模块连接智能电网的对时总线。

在一种较优选的实施方式中，所述的网络信号接入模块具有光电接口单元，所述的光电接口单元连接外部PTP报文输入，所述的网络信号接入模块的输出端连接所述的网络报文时标生成模块。

在一种进一步优选的实施方式中，所述的网络报文时标生成模块包括解码单元和对时单元，所述的解码单元的输入端连接所述的网络信号接入模块的输出端，所述的对时单元的输入端分别连接所述的解码单元、串行时间码处理模块、本地时钟模块和配置与自适应模块，所述的对时单元的输出端连接所述的通信模块。

在另一种较优选的实施方式中，所述的本地时钟模块包括晶振、寄存器和时钟芯片，所述的晶振和寄存器均连接所述的时钟芯片，所述的时钟芯片还连接所述的网络报文时标生成模块。

在另一种进一步优选的实施方式中，所述的寄存器包括时间寄存器、报警寄存器、控制寄存器和通用SRAM寄存器，所述的时间寄存器、报警寄存器、控制寄存器和通用SRAM寄存器均连接所述的时钟芯片。

在又一种较优选的实施方式中，所述的配置与自适应模块包括优先级判定单元，所述的优先级判定单元具有基准信号源优先级输出端，所述的基准信号源优先级输出端连接所述的网络报文时标生成模块。

在一种更进一步优选的实施方式中，所述的智能电网的对时总线为CPCI总线，所述的通信模块为CPCI通信模块。

在一种更优选的实施方式中，所述的CPCI通信模块包括FPGA芯片单元和PCI控制器单元，所述的网络报文时标生成模块顺序通过所述的FPGA芯片单元和PCI控制器单元连接所述的CPCI总线。

在另一种更优选的实施方式中，所述的串行时间码处理模块为IRIG-B码处理模块，所述的IRIG-B码处理模块包括信号调理单元，所述的调理单元的输入端连接IRIG-B对时信号，所述的调理单元的输出端连接所述的FPGA芯片单元，所述的FPGA芯片单元连接所述的网络报文时标生成模块。

在另一种更进一步优选的实施方式中，所述的智能电网的对时总线为串口秒脉冲对时总线，所述的通信模块包括串口通信模块和秒脉冲输出模块，所述的串口通信模块和秒脉冲输出模块均连接所述的串口秒脉冲对时总线。

本发明还提供一种具有所述的对时卡装置的智能电网中实现自适应多信号源对时功能的报文分析***。在一种实施方式中，所述的智能电网中实现自适应多信号源对时功能的报文分析***，如图4所示，包括隔离层网络、分析层网络、GOOSE层网络和***网络，所述的***还包括网络采集仪和网络分析仪，所述的网络采集仪分别连接所述的隔离层网络、分析层网络、GOOSE层网络和***网络，所述的网络分析仪连接于所述的***网络，所述的自适应多信号源对时卡装置连接于所述的***网络。

在一种较佳的实施方式中，所述的智能电网的对时总线为CPCI总线，所述的网络采集仪包括本地存储器，所述的本地存储器连接所述的***网络。

在另一种较佳的实施方式中，所述的智能电网的对时总线为串口秒脉冲对时总线，所述的***还包括网络存储器，所述的网络采集仪通过所述***网络连接所述的网络存储器，所述的网络存储器通过所述的***网络连接所述的网络分析仪。

在实际应用中，本发明的对时卡装置的硬件设计采用可组态的模块化设计方法，按功能划分各个模块。对时卡主要包括网络信号接入模块(PHY)、网络报文时标生成模块、IRIG-B码处理模块、本地时钟模块、配置及自适应模块、CPCI通信模块、串口+秒脉冲输出模块等。可以通过CPCI总线实现对时信号的输出，也可以通过串口+秒脉冲方式实现对时信号的输出。如果采用CPCI总线方式，则CPCI总线***和驱动程序自动管理总线上的卡件，分配卡件地址、中断等资源。图4以智能变电站为例，给出了对时卡的应用场合之一：智能电网通信网络记录及分析***在智能变电站运行的示意图。为简单起见，图中只包含了一个对时服务器，并以点对点方式连接到各个网络上，实际应用可能比这复杂得多，比如可以考虑采用双对时服务器互为备用等。网络采集(记录)仪有两种工作模式：一是采集仪自带存储设备实现本地存储，这种方式需要使用CPCI总线将采集卡采集到的数据送至存储卡，第二种是采集卡将采集到的数据直接送至网络存储器，这种方式不使用CPCI总线。对时卡需要适用于这两种工作模式。为了清楚起见，图5为上述第一种本地存储模式下的网络报文分析***历史数据流示意图。图6为上述第二种网络存储模式下的网络报文分析***历史数据流示意图。(两图中均未包括实时数据流)。

1、网络信号接入模块(PHY)：

本专利采用DP83640在ARM9200管理下负责处理PTP报文的时间戳标记与调整。DP83640精密PHYTER用于实现IEEE1588时钟，它不仅能提供一个高精度的解决方案，又具有***电路数量少的特点。通过在物理层实现实标的能力，用最精确的点来捕获时标。此外，DP83640包含了一个机制，可以同时控制独立的PTP时钟，其提供了一个简单方法来确保PTP总是处于同步状态。DP83640将打上精确时间戳的报文送至ARM9200进行筛选和分析。

2、网络报文时标生成模块：

ARM9200在接收到从PHY传来的打了精确时间戳的报文后，首先筛选出1588对时报文，然后对时报文解码，解码后的数据进行下一步1588协议处理，ARM9200分别进行与对时服务器时间的偏移测量和网络的延时测量，并生成最终的精确时标。对于IEEE 1588 V2，在点对点条件下，对时精度优于150ns。

3、IRIG-B码处理模块：

IRIG-B信号有以下两种种表现形式：IRIG-B-DC和IRIG-B-AC。其中IRIG-B-DC信号又分为TTL电平和RS422/485电平，收到IRIG-B信号后，首先进行信号调理，调理电路可以接受全部以上四种类型的信号并且能够自动识别是何种类型的型号。VHDL硬件描述语言进行IRIG-B信号解码，接收到的IRIG-B信号解码经光隔离后送入FPGA芯片，由FPGA芯片根据预先写好的硬件描述语言算法脉宽检测解码。IRIG-B信号为二进制数据，转存于FPGA对应的地址内存中，并通过中断告知ARM9200主控模块已经接收gps对时信号，ARM9200主控模块响应中断，***由中断号辨别是GPS时钟对时模块发出的中断，读取此通信模块对应地址中的时间信息数据，并自动校正***时间。

4、本地时钟模块：

为了保证在外部时钟源短暂丢失的情况下对时板仍能在一定时间内保证时钟精度，本对时卡中采用SD2401作为本地时钟模块。SD2401是一种具有内置晶振、支持IIC串行接口的高精度实时时钟芯片，CPU可使用该接口通过5位地址寻址来读写片内32字节寄存器的数据(包括时间寄存器、报警寄存器、控制寄存器、通用SRAM寄存器)。SD2401系列内置晶振，该芯片可保证时钟精度为±5ppm(在25℃下)，即年误差小于2.5分钟；该芯片内置时钟精度调整功能，可以在很宽的范围内校正时钟的偏差(分辨力3ppm)，通过外置或内置的数字温度传感器可设定适应温度变化的调整值，实现在宽温范围内高精度的计时功能。SD2400系列内置的一次性工业级电池或充电电池可保证在外部掉电情况下时钟使用寿命为5～8年时间；内部具备电源切换电路，当芯片检测到主电源VDD掉到电池电压以下，芯片会自动转为由备电电池供电。

5、配置及自适应模块：

本对时卡具有多对时信号输入能力，其输出的时钟可以分别以1588报文、IRIG-B信号或本地时钟为基准信号源。其默认优先级由高至低为1588、IRIG-B信号或本地时钟。据此，本对时卡提供对时配置模块，通过串口报文可以对对时卡设置各基准信号源的优先级。

6、CPCI通信模块：

FPGA和PLX9054共同完成与CPCI背板总线接口访问控制(从接口)。在模式一中，压缩后的数据经CPCI总线传至主控CPU卡。CPCI总线速率与百兆以太网总线处理速率相比，由100Mbit/s提高到132MByte/s，采集卡与主控CPU卡的通信速率大大提升，而且对时卡与主控CPU卡之间的数据交互完全由操作***全自动完成，软件处理不再需要关心此部分，***可靠性和健壮性大大加强。同时对时卡通过串口+秒脉冲对时总线给***中的采集卡进行精确对时。在对时精度要求不高的情况下采集卡可以直接通过CPCI总线从CPU卡获得时钟信息。

经CPCI总线传输的模式适合于数据就地分散存储，或需要就地对采集数据进行进一步处理的场合，这种方式可在网络采集(记录)仪内分析报文的正确性、对报文解包得到电力***电压、电流等数据以判断***运行状态等。图7给出了网络采集(记录)仪在智能变电站***中工作于模式一(CPCI模式)对时卡应用结构图。

7、串口+秒脉冲输出模块：

对于工作于模式二的网络数据采集记录仪而言，由于其采用数据的网络式存储，数据直接通过采集卡上的网口外送，不再通过CPCI总线送至存储板进行本地存储，故需要采用另一种对时模式，即通过串口+秒脉冲对时总线对时。其中，串口用于输出年月日时分秒信息，而秒脉冲用于秒以下级别的对时。图8给出了网络采集(记录)仪在智能变电站***中工作于模式二对时卡应用结构图。

8、对时卡性能指标：

本对时卡已经通过了国家继电保护及自动化设备质量监督检验中心的检测，关键对时指标列出如下：

1)IRIG-B对时：RS-485差分信号，支持IEEE 1344-1995；相对于输入时标信号而言，对时精度为460ns。

2)IEEE 1588 V2，10/100M自适应电口或者100M光口(光电可选)；在点对点条件下，对时精度为110ns。

采用了该发明的应用于智能电网中的自适应多信号源对时卡装置及相应的报文分析***，由于对时卡装置包括网络信号接入模块、网络报文时标生成模块、串行时间码处理模块、本地时钟模块、配置与自适应模块以及通信模块，所述的网络信号接入模块、串行时间码处理模块、本地时钟模块以及配置与自适应模块均连接所述的网络报文时标生成模块，所述的网络报文时标生成模块通过所述的通信模块连接智能电网的对时总线。因此其可通过对时总线实现对网络记录及分析装置、录波装置进行高精度对时，并对智能电网自动化***通讯网络(主要是以太网)实时采集的数据流打时间戳，具有精确时标的采集数据可进行存储或进一步分析。根据需要，本发明的对时卡装置可以应用于两种对时总线，一种是直接通过CPCI总线对时，另一种是通过串口秒脉冲构成的对时总线对时。进而使智能电网中的报文分析***能够自动适应对时信号的类型，并针对不同的对时信号源，将其对时精度最高到纳秒级别。且本发明的应用于智能电网中的自适应多信号源对时卡装置及相应的报文分析***，其结构相对简单，成本低廉，应用范围较为广泛。

在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims (13)

1.一种应用于智能电网中的自适应多信号源对时卡装置，其特征在于，所述的对时卡装置包括网络信号接入模块、网络报文时标生成模块、串行时间码处理模块、本地时钟模块、配置与自适应模块以及通信模块，所述的网络信号接入模块、串行时间码处理模块、本地时钟模块以及配置与自适应模块均连接所述的网络报文时标生成模块，所述的网络报文时标生成模块通过所述的通信模块连接智能电网的对时总线。

2.根据权利要求1所述的应用于智能电网中的自适应多信号源对时卡装置，其特征在于，所述的网络信号接入模块具有光电接口单元，所述的光电接口单元连接外部PTP报文输入，所述的网络信号接入模块的输出端连接所述的网络报文时标生成模块。

3.根据权利要求2所述的应用于智能电网中的自适应多信号源对时卡装置，其特征在于，所述的网络报文时标生成模块包括解码单元和对时单元，所述的解码单元的输入端连接所述的网络信号接入模块的输出端，所述的对时单元的输入端分别连接所述的解码单元、串行时间码处理模块、本地时钟模块和配置与自适应模块，所述的对时单元的输出端连接所述的通信模块。

4.根据权利要求1所述的应用于智能电网中的自适应多信号源对时卡装置，其特征在于，所述的本地时钟模块包括晶振、寄存器和时钟芯片，所述的晶振和寄存器均连接所述的时钟芯片，所述的时钟芯片还连接所述的网络报文时标生成模块。

5.根据权利要求4所述的应用于智能电网中的自适应多信号源对时卡装置，其特征在于，所述的寄存器包括时间寄存器、报警寄存器、控制寄存器和通用SRAM寄存器，所述的时间寄存器、报警寄存器、控制寄存器和通用SRAM寄存器均连接所述的时钟芯片。

6.根据权利要求1所述的应用于智能电网中的自适应多信号源对时卡装置，其特征在于，所述的配置与自适应模块包括优先级判定单元，所述的优先级判定单元具有基准信号源优先级输出端，所述的基准信号源优先级输出端连接所述的网络报文时标生成模块。

7.根据权利要求1至6中任一项所述的应用于智能电网中的自适应多信号源对时卡装置，其特征在于，所述的智能电网的对时总线为CPCI总线，所述的通信模块为CPCI通信模块。

8.根据权利要求7所述的应用于智能电网中的自适应多信号源对时卡装置，其特征在于，所述的CPCI通信模块包括FPGA芯片单元和PCI控制器单元，所述的网络报文时标生成模块顺序通过所述的FPGA芯片单元和PCI控制器单元连接所述的CPCI总线。

9.根据权利要求8所述的应用于智能电网中的自适应多信号源对时卡装置，其特征在于，所述的串行时间码处理模块为IRIG-B码处理模块，所述的IRIG-B码处理模块包括信号调理单元，所述的调理单元的输入端连接IRIG-B对时信号，所述的调理单元的输出端连接所述的FPGA芯片单元，所述的FPGA芯片单元连接所述的网络报文时标生成模块。

10.根据权利要求1至6中任一项所述的应用于智能电网中的自适应多信号源对时卡装置，其特征在于，所述的智能电网的对时总线为串口秒脉冲对时总线，所述的通信模块包括串口通信模块和秒脉冲输出模块，所述的串口通信模块和秒脉冲输出模块均连接所述的串口秒脉冲对时总线。

11.一种具有权利要求1所述的对时卡装置的智能电网中实现自适应多信号源对时功能的报文分析***，其特征在于，所述的***包括隔离层网络、分析层网络、GOOSE层网络和***网络，所述的***还包括网络采集仪和网络分析仪，所述的网络采集仪分别连接所述的隔离层网络、分析层网络、GOOSE层网络和***网络，所述的网络分析仪连接于所述的***网络，所述的自适应多信号源对时卡装置连接于所述的***网络。

12.根据权利要求11所述的智能电网中实现自适应多信号源对时功能的报文分析***，其特征在于，所述的智能电网的对时总线为CPCI总线，所述的网络采集仪包括本地存储器，所述的本地存储器连接所述的***网络。

13.根据权利要求11所述的智能电网中实现自适应多信号源对时功能的报文分析***，其特征在于，所述的智能电网的对时总线为串口秒脉冲对时总线，所述的***还包括网络存储器，所述的网络采集仪通过所述***网络连接所述的网络存储器，所述的网络存储器通过所述的***网络连接所述的网络分析仪。

Images