CN116298801A - 芯片测试装置、方法、电子设备及存储介质 - Google Patents

芯片测试装置、方法、电子设备及存储介质 Download PDF

Info

Publication number
CN116298801A
CN116298801A CN202310291757.XA CN202310291757A CN116298801A CN 116298801 A CN116298801 A CN 116298801A CN 202310291757 A CN202310291757 A CN 202310291757A CN 116298801 A CN116298801 A CN 116298801A
Authority
CN
China
Prior art keywords
test
chip
module
computer
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310291757.XA
Other languages
English (en)
Inventor
邵林莉
庄晓楠
汤文轩
叶选腾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lianyun Technology Hangzhou Co ltd
Original Assignee
Lianyun Technology Hangzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lianyun Technology Hangzhou Co ltd filed Critical Lianyun Technology Hangzhou Co ltd
Priority to CN202310291757.XA priority Critical patent/CN116298801A/zh
Publication of CN116298801A publication Critical patent/CN116298801A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416Connectors, terminals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2894Aspects of quality control [QC]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请公开了一种芯片测试装置、方法、电子设备及存储介质,属于芯片测试技术领域,用以解决一台机器一次仅测试一颗芯片,耗时较长,效率较低的问题,所述装置包括:多个测试模块,每个所述测试模块包括:用于安装待测试的目标芯片的测试座、与所述目标芯片匹配的外设、内存及电源控制电路;接口转换模块,包括与计算机通信连接的第一接口,以及与所述多个测试模块对应的多个串口,每个所述串口对应连接一个所述测试模块;接口转换模块在与计算机连接的状态下,接收计算机发送的测试指令,将测试指令发送至测试模块,由测试模块上安装的目标芯片来执行测试指令并生成测试结果,测试模块将测试结果通过接口转换模块反馈至计算机。

Description

芯片测试装置、方法、电子设备及存储介质
技术领域
本申请属于芯片测试技术领域,具体涉及一种芯片测试装置、方法、电子设备及存储介质。
背景技术
在芯片的应用过程中,通常要经历测试其功能再确定是否投入使用,其中包括***级测试,一般是把芯片安装到测试主板上,配置好内存,外设,启动一个操作***,然后用软件烤机测试,记录结果并比较。
现有技术中,一般采用人工测试方式,并且一台机器一次仅测试一颗芯片,在芯片测试数量固定的情况下,若想提高测试效率,需要增加***级测试的测试机台,会造成耗时较长,效率较低并且成本较高的问题。
发明内容
本申请实施例提供一种芯片测试装置、方法、电子设备及存储介质,能够解决一台机器一次仅测试一颗芯片,耗时较长,效率较低并且成本较高的问题。
第一方面,本申请实施例提供了一种芯片测试装置,包括多个测试模块,每个所述测试模块包括:用于安装待测试的目标芯片的测试座、与所述目标芯片匹配的外设、内存及电源控制电路;接口转换模块,包括与计算机通信连接的第一接口,以及与所述多个测试模块对应的多个串口,每个所述串口对应连接一个所述测试模块;所述接口转换模块在与计算机连接的状态下,接收计算机发送的测试指令,将所述测试指令发送至所述测试模块,由所述测试模块上安装的所述目标芯片来执行所述测试指令并生成测试结果,所述测试模块将所述测试结果通过所述接口转换模块反馈至所述计算机。
第二方面,本申请实施例提供了一种芯片测试的方法,应用于如第一方面所述的芯片测试装置,包括通过接口转换模块接收计算机发送的测试指令,将所述测试指令发送至相应的测试模块;通过所述测试模块上安装的目标芯片来执行所述测试指令并生成测试结果;通过测试模块将所述测试结果通过所述接口转换模块反馈至所述计算机。
第三方面,本申请实施例提供了一种电子设备,处理器;以及被安排成存储计算机可执行指令的存储器,所述可执行指令被配置由所述处理器执行,所述可执行指令包括用于执行如第二方面所述的方法。
第四方面,本申请实施例提供了一种可读存储介质,其特征在于,所述存储介质用于存储计算机可执行指令,所述计算机可执行指令使得计算机执行如第二方面所述的方法。
第五方面,本申请实施例提供了一种芯片,所述芯片包括处理器和通信接口,所述通信接口和所述处理器耦合,所述处理器用于运行程序或指令,实现如第二方面所述的方法。
在本申请实施例提供的芯片测试装置,包括多个测试模块,每个测试模块包括安装有与待测试的目标芯片的测试座、与目标芯片匹配的外设、内存及电源控制电路,该装置还包括接口转换模块,接口转换模块包括与计算机通信连接的第一接口,以及与多个测试模块对应的多个串口,每个串口对应连接一个测试模块。接口转换模块在与计算机连接的状态下,接收计算机发送的测试指令,将测试指令发送至每个测试模块,其中,计算机连接转换模块的第一接口,第一接口通过串口连接多个测试模块,并通过串口发送指令至每个测试模块,一个计算机能够对应多个测试模块。再由测试模块上安装的目标芯片来执行测试指令并生成测试结果,测试模块将测试结果通过接口转换模块反馈至计算机,其中通过测试模块上安装的芯片执行测试的指令,并将测试结果反馈给计算机,能够完成芯片的测试,可见,通过芯片测试装置,能够实现一台计算机测试多颗芯片,解决了一台机器一次仅测试一颗芯片,耗时较长,效率较低并且成本较高的问题。
附图说明
图1是本申请实施例提供的一种方法的流程示意图;
图2是根据本申请的一种芯片测试方法的流程图;
图3是根据本申请的一种芯片测试方法的场景流程示意图;
图4是本申请实施例提供的一种芯片测试装置的结构示意图;
图5是根据本申请的一种的设备的硬件结构示意图。
具体实施方式
本申请实施例提供一种芯片测试装置及方法,用以解决一台机器一次仅测试一颗芯片,耗时较长,效率较低并且成本较高的问题。
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象,而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施,且“第一”、“第二”等所区分的对象通常为一类,并不限定对象的个数,例如第一对象可以是一个,也可以是多个。此外,说明书以及权利要求中“和/或”表示所连接对象的至少其中之一,字符“/”,一般表示前后关联对象是一种“或”的关系。
在芯片量产后,一般会经历几个测试阶段:晶圆测试-封装阶段-测试包装,几项测试均通过后,芯片就可出货发给客户。在芯片的测试过程中,因为封装芯片也是有开销的,为了尽可能的节约成本,可能会在芯片封装前,先进行一部分的测试,以排除掉一些坏掉的芯片,在封装前测试之后,封装完成后的测试也是必不可少的,但对于要求比较高的公司或产品,封装后的测试通过之后还要进行***级测试,测试具体模块的功能是否正常,几项测试均通过后,芯片就可出货发给客户,本申请针对封装后的芯片的***级测试进行了详细介绍。
下面结合附图,通过具体的实施例及其应用场景对本申请实施例提供的一种芯片测试装置、方法、电子设备及存储介质进行详细地说明。
图1示出本发明的一个实施例提供的一种芯片测试装置的示意图,该装置包括多个测试模块13和接口转换模块12。
其中,每个测试模块13包括安装有待测试的目标芯片131的测试座132,与目标芯片131匹配的外设134、内存135及电源控制电路。
测试模块上有插槽如测试座Socket132、以及外设134、内存135和电源控制电路,用于测试安装在测试座Socket132上的芯片。以下描述以测试模块为Site模块为例进行说明,其中,Site的意思是指位置,例如4Site就是4个测试芯片的位置,也可简单理解成4个测试模块。
目标芯片131匹配的测试座Socket132,是用来盛放目标芯片131的卡槽,它的主要作用是连接芯片和印制电路板(Printed Circuit Board,PCB板)。测试座132固定于PCB板上,目标芯片131放置于测试座132中,测试座132上存在对应的盖子,这样可以实现目标芯片131不直接焊接在PCB板上而正常工作。目标芯片131为待测试的芯片,该芯片可以是同一批次类型的芯片,也可以不是同一类型的芯片。
Site模块上还包括与目标芯片131匹配的外设134、内存135及电源控制电路,其中外设134可以包括多种,不同种类的芯片的功能不同,同时外设134也就不同,例如,外设可以为使芯片运行的控制电路、读写电路和程序存储器rom等;内存135用于存储或缓存***级测试的程序,如双倍速率同步动态随机存储器(Double Data Rate,DDR)、内嵌式存储器标准规格(Embedded Multi Media Card,EMMC)、闪存FLASH等;电源控制电路用来控制Site模块13的整个电路。
通过设置多个Site模块13,能够匹配多个目标芯片131,便于在之后的测试过程中一次性检测多个目标芯片。
其中,接口转换模块12,包括与计算机通信连接的第一接口,以及与多个Site模块13对应的多个串口121,每个串口对应连接一个site模块13。
具体的,与计算机通信连接的第一接口,例如,通用串行总线集线器(UniversalSerial Bus-HUB,USB-HUB),一种可以将一个通用串行总线(Universal Serial Bus,USB)的接口扩展为多个,并可以使这些接口同时使用的装置。
与多个Site模块13对应的多个串口121,包括通用异步收发传输器(UniversalAsynchronous Receiver/Transmitter,UART),用于控制计算机和串行设备的芯片131,即连接计算机并且能够将计算机与串行设备的目标芯片131进行相互通讯,将计算机下发的指令传递给目标芯片131,或者将目标芯片131的信息反馈至计算机。
综上,计算机连接第一接口,第一接口连接串口121,串口121连接Site模块13,使Site模块13与计算机通信连接,能够将计算机的指令转换给Site模块13上的目标芯片131,即计算机与被测的目标芯片131通过USB转UART121芯片进行通讯。
接口转换模块12在与计算机连接的状态下,接收计算机发送的测试指令,将测试指令发送至测试模块13,由测试模块13上安装的目标芯片131来执行测试指令并生成测试结果,测试模块13将测试结果通过接口转换模块12反馈至计算机。
接口转换模块12中的第一接口与计算机相连,同时连接多个串口121,每个串口121对应连接Site模块13,当计算机下达测试指令的时候,每个Site模块13都能够接收到测试指令,因为该Site模块13上安装有目标芯片131,目标芯片131能够自动执行测试指令,并生成测试结果,计算机通过UART121能够读取到目标芯片131的测试信息,即Site模块13将测试结果反馈至计算机。
目标芯片131来执行测试指令并生成测试结果,包括目标芯片131在执行测试的过程中,从Site模块13的内存135里的程序从内存135中搬运并运行测试程序,开始对每个外设134进行测试,并记录测试结果,该测试结果包括通过pass和不合格fail。
在本申请实施例中的芯片测试装置1,包括多个测试模块13也就是多个Site模块13,每个Site模块包括用于安装待测试的目标芯片131的测试座132、与目标芯片131匹配的外设134、内存135及电源控制电路,还包括接口转换模块12,该接口转换模块12包括与计算机通信连接的第一接口,以及与多个Site模块13对应的多个串口121,每个串口121对应连接一个site模块13。接口转换模块12在与计算机连接的状态下,接收计算机发送的测试指令,将测试指令发送至每个Site模块13,其中,计算机连接转换模块的第一接口,第一接口通过串口121连接多个Site模块13,并通过串口121发送指令至每个Site模块13,一个计算机能够对应多个Site模块13。再由Site模块13上安装的目标芯片131来执行测试指令并生成测试结果,Site模块13将测试结果通过接口转换模块12反馈至计算机,其中通过上的目标芯片131执行测试的指令,并将测试结果反馈给计算机,能够完成目标芯片131的测试,可见,通过芯片测试装置1,能够实现一台计算机测试多颗芯片,解决了一台机器一次仅测试一颗芯片,耗时较长,效率较低并且成本较高的问题。
在一种实现方式中,该芯片测试装置,包括:
测试模块13接收所述计算机通过所述串口121发送的获取测试模块标识的指令;测试模块13通过接口转换模块12将测试模块标识发送至计算机。
具体的,测试模块标识也就是Site标识,测试模块标识的指令为Site标识的指令,该指令包括计算机分别向各个Site模块13的串口121发送“获取Site号”的命令,Site标识即Site号,其中Site号可以通过通用型之输入输出GPIO(General-purpose input/output,GPIO)的上下拉组合进行编号,目标芯片131收到“获取site号”命令后通过识别GPIO的电平状态来进行自动反馈上传,此时Site模块13能够通过串口121将Site标识上传至计算机。
本实施例中,计算机通过USB转串口121芯片,分别向各个Site模块13的串口121发送“获取Site号”命令,待测目标芯片131会通过Site模块13和对应的串口121反馈当前对应的site号,计算机能够接收到Site模块13反馈的Site标识。计算机通过获取Site标识,当n个目标芯片131同时测试时,测试座132中的每颗目标芯片131有唯一的Site号,以便后续测试完机械臂抓取目标芯片131,并对目标芯片131进行分类操作,例如,当Site模块13中的目标芯片131完成测试之后,同时测试的多个Site模块13中的目标芯片131类型不同,不同的Site模块13中的目标芯片131的测试结果不同,对应的操作不同,因此,对Site模块13进行获取对应的Site标识便于区分每个Site模块13中的不同芯片,当进行分类操作的过程中能够提高效率,节省时间。
在一种实现方式中,该芯片测试装置,包括:
测试模块13接收计算机通过测试模块13对应的串口121发送的获取目标芯片131标识的指令;测试模块13通过接口转换模块12将对应的目标芯片131标识发送至计算机。
其中,目标芯片131标识的指令指的是计算机通过第一接口转串口芯片,分别向每个Site模块13的串口121发送获取芯片ID(Chip Identification,Chip ID)的命令,该ChipID即为芯片标识,该待测目标芯片131在出厂前,就已经烧进一次性可编程存储器efuse,该efuse用于存储芯片的信息,如芯片可使用电源电压、芯片的版本号、生产日期等,在厂家生产好后,会进行测试,将芯片的信息写到efuse中去,因此,该标识是唯一的并且无法更改的。具体的,测试结果可通过计算机上位机查询,其中芯片的Chip ID与测试结果绑定,可实现被测目标芯片131与测试结果唯一对应。
本实施例中,Site模块13通过接收计算机发送的获取目标芯片131标识的指令,目标芯片131从efuse中获取目标芯片131的芯片标识,Site模块13将目标芯片131标识通过接口转换模块12发送给计算机。该目标芯片131标识将每颗芯片的唯一信息记录下来,之后目标芯片131的测试结果能够与目标芯片131进行唯一对应,便于对每颗芯片的后续追溯,例如,当计算机查看到目标芯片131测试结果出现问题,能够找到对应的目标芯片131标识,进而找到对应的目标芯片131,也便于将通过的与不合格的目标芯片131进行分类。
在一种实现方式中,该芯片测试装置的测试指令包括两种情况:
当测试指令为并行执行的测试指令时,多个测试模块13并行接收并行执行的测试指令,并将产生的测试结果通过接口转换模块12反馈至计算机。
并行执行的测试指令,包括计算机向Site模块13发送测试指令时,该测试指令为获取每一个Site模块13中待测的目标芯片131的测试结果,那么每个目标芯片131同时执行测试指令,即运行测试程序,同时将各个Site模块13中的目标芯片131的测试结果,通过接口转换模块12中的第一接口和串口121反馈至计算机。
需要说明的是,该目标芯片131在测试的过程中,可以几个目标芯片131同时执行测试指令,同时将测试结果反馈至计算机中,此种方法效率较高,也可以是在每个Site模块13中的目标芯片131挨个测试,将测试结果反馈至计算机中。在执行测试命令的过程中,该目标芯片131可以为同一类型的芯片放在对应的每个Site模块13中,其对应的外设134也是一样的,可选的,每个Site模块13也可以是不同类型的目标芯片131,那么对应的外设134也不完全相同,同时,测试的程序和之前相同类型的目标芯片131也会有变化。
该多个Site模块13中的目标芯片131执行并行测试指令,能够完成多芯片同时测试,从而提升测试效率及产出。
或者,
当测试指令为按预设顺序执行的测试指令时,多个测试模块13按照预设顺序逐次接收测试指令,并将产生的测试结果通过接口转换模块12反馈至计算机。
按预设顺序执行的测试指令,包括每个Site模块13接收到的指令是有顺序的,并且顺序是不变的而且按照顺序执行测试指令后能够完成一个测试结果,具体的,当想要测试任务A的情况,执行任务A还需要分为三个步骤,分别为A1、A2、A3且该步骤是有顺序的是不可逆的,即A2的执行过程需要A1的执行结果,A3的执行过程需要A2的执行结果,三个步骤是协同工作的,那么在第一个Site模块13中的目标芯片131对应执行A1,第二个Site模块13中的目标芯片131对应执行A2,第三个Site模块13中的目标芯片131对应执行A3,最终执行完A3才完成任务A的测试结果,将第三Site模块13中目标芯片131的测试结果通过接口转换模块12反馈至计算机。
该多个Site模块13中的目标芯片131按预设顺序执行的测试指令,能将各个任务按照顺序进行测试,完成该任务整体的测试结果,不需要单独测试一种功能的芯片,再在此基础上测试另一种功能的芯片。通过设置目标芯片131的协同工作,能够将目标任务的测试结果直接反馈至计算机,不需要将同一种功能的芯片测试之后,再测试另一种功能的芯片,最终将两种功能的芯片进行组合,得到目标任务,该顺序测试能够将任务的各种功能的芯片按顺序组合测试,最终得到测试结果,通过上述的各芯片共同参与测试,在测试阶段就能预先得知各种功能芯片是否存在功能匹配不成功,或者出现匹配错误等情况,以及在生成同时包含上述多种功能的芯片的产品时,能够直接对一个产品中所有的芯片进行测试,从而能够提升测试效率。
本实施例中,计算机发送的测试指令可以为并行执行的测试指令也可以为按预设顺序执行的测试指令,当目标芯片131并行执行测试指令的时候,能够同时测试同一种功能的芯片,当目标芯片131按预设顺序执行的测试指令时,每个Site模块13中的目标芯片131协同工作,共同完成一项测试任务。两种方法都能够提高测试效率,不需要一次只测试一颗芯片,一台计算机能够同时测试多颗芯片,Site模块13接收计算机的指令和将测试结果反馈至计算机,都是依靠***自动完成的,不也需要过多的人为操作,明显的提高了效率。
在一种实现方式中,该芯片测试装置还包括:单片机模块11,
该单片机模块11通过串口121连接计算机,接收计算机向单片机模块11下发的上电指令,根据上电指令控制多个测试模块13上电。
单片机模块11包括但不限于单片机STM32,计算机通过接口转换模块12中的串口121给STM32下发上电指令,STM32给Site模块13进行上电,即STM32收到计算机发送的“开始”测试命令后,STM32控制Site模块13中的电源控制电路给待测目标芯片上电。
需要说明的是,在计算机发送命令之前,STM32先要进行***初始化,然后等待计算机发送命令。在Site模块13将目标芯片131执行的测试结果发送至计算机,计算机收到测试结果后,显示该测试结果,并通过串口121向STM32发送下电指令,STM32收到计算机发送的“结束”测试命令后,STM32控制被测目标芯片131的电源控制电路,对被测目标芯片131进行下电操作。
本实施例中,单片机模块11通过控制被测目标芯片131的电源控制电路,进而控制Site模块13的上下电,能够控制测试的开始与结束。
在一种实现方式中,该芯片测试装置还包括:芯片执装模块41,
芯片执装模块41,用于在目标测试模块13接收到测试结束指令后,根据测试结束指令,拆除目标site模块13上的目标芯片131,并在目标Site模块13上安装下一个待测试的目标芯片131。
本实施例中,芯片执装模块15,例如为机械手,当Site模块13将目标芯片131执行完成测试指令之后反馈测试结果,并且Site模块13接收到结束的测试指令后,进行了下电,那么,该芯片执行模块15能够自动将site模块13上的目标芯片131进行拆除,并且将下一个要测试的目标芯片131放置在测试座132上等待测试,在计算机发送开始测试指令之前,机械手也会将n个待测芯片放到n个site模块13对应的n个测试座132中,该过程不需要人为操作,芯片执行模块41能够自动将Site模块13中的测试座132里的目标芯片131进行取放,节约了时间降低了人工成本,也避免了人为因素产生的错误。
综上,在本申请实施例中,芯片测试装置1,包括多个Site模块13和接口转换模块12,接口转换模块12在与计算机连接的状态下,接收计算机发送的测试指令,将测试指令发送至每个Site模块13,其中,计算机连接接口转换模块12的第一接口,第一接口通过串口121连接多个Site模块13和单片机模块11,计算机通过串口121发送指令至每个Site模块13,一个计算机能够对应多个Site模块13。单片机模块11能够对Site模块13进行上下电,当单片机模块11对Site模块13上电后,计算机通过串口121获取Site模块13的Site标识,通过Site标识获取对应的Site模块13中的目标芯片标识,再由Site模块13上安装的目标芯片131来执行测试指令并生成测试结果,Site模块13将测试结果通过接口转换模块12反馈至计算机,其中通过Site模块13上的目标芯片131自动执行测试的指令,并将测试结果自动反馈给计算机,能够完成芯片的测试,可见,通过芯片测试装置1,能够自动化测试,同时能够实现一台计算机测试多颗芯片,不需要增加过多的***测试的计算机台数,降低成本,解决了一台机器一次仅测试一颗芯片,耗时较长,效率较低并且成本较高的问题。
图2示出本发明的一个实施例提供的一种芯片测试方法的流程图,该方法应用于如上述的芯片测试装置,包括如下步骤:
S202,通过接口转换模块12接收计算机发送的测试指令,将测试指令发送至相应的测试模块13。
接口转换模块12能够连接计算机,并且将计算机的测试指令发送至每个测试模块,也就是Site模块13,能够使一台计算机连接多个Site模块13。
S204,通过测试模块13上安装的目标芯片131来执行测试指令并生成测试结果。
每个Site模块13上安装有目标芯片131,根据步骤S202中的计算机能够通过接口转换模块12下发指令给每个Site模块13,其中Site模块13上的目标芯片131能够根据测试指令来进行执行,并生成测试结果。具体的,计算机需要获取Site模块13对应的Site标识,再获取每个Site模块13中目标芯片131对应的芯片标识,获取标识之后,目标芯片131才执行测试指令,产生测试结果。
S206,通过测试模块13将测试结果通过接口转换模块12反馈至计算机。
根据S204的测试结果,每个Site模块13都可以通过接口转换模块12将测试结果反馈至计算机。
本实施例中,一台计算机能够通过接口转换模块12连接多个Site模块13,并且能同时将测试指令发送至相应的Site模块13,Site模块13中的目标芯片根据测试指令,执行测试,将测试结果反馈至计算机,能够实现多Site模块13中的测试程序运行和测试结果上传,不需要人为的干涉,能够实现自动化上传,同时多Site模块13对应对个目标芯片131,多个目标芯片131同时进行测试,解决了一台机器一次仅测试一颗芯片,耗时较长,效率较低并且成本较高的问题。
在一种实现方式中,该芯片测试方法中的测试指令包括:
计算机根据多个测试模块13上安装的目标芯片131,按照预设的芯片测试规则自动生成的测试指令。
计算机能够根据多个Site模块13中的安装的目标芯片131中的功能,自动生成测试的指令,具体的,在目标芯片131放置测试座132中时,当STM32对该目标Site模块13进行上电,计算机能够获取芯片ID,根据目标芯片的型号及需要测试的功能,自动生成测试的指令,Site模块13接收到测试指令后,其中的目标芯片131可以自动执行测试指令,将测试指令自动反馈至计算机。
作为一个示例,计算机在获取到各个待测试芯片的标识后,就能自动生成对应的测试指令,芯片测试装置包括3个Site模块,若各Site模块安装的是相同的待测芯片A,则计算机获取到待测芯片A的芯片标识后,生成关于对芯片A测试的第一测试指令,且并行下发到3个Site模块,之后每个Site模块中的芯片都执行该第一测试指令,以完成最终测试结果。
若3个Site模块上安装的协同处理的芯片B、芯片C和芯片D,其中,芯片C测试时,需要基于芯片B的测试结果1进行数据处理,生成测试结果2,芯片D测试时,需要基于芯片C的测试结果2进行数据处理,生成最终的测试结果3。则计算机获取到上述的芯片B、芯片C和芯片D的标识后,生成第二测试指令,以使得三个芯片按照指定顺序,协同处理测试指令以生成最终的测试结果。
若3个Site模块上安装的芯片E、芯片F和芯片G,则计算机获取到各芯片标识后,会生成第三测试指令,能够想到由于待测试的芯片不同,该第三测试指令与上述第一测试指令和第二测试指令均不同。
本实施例中,由于计算机是基于目标芯片标识生成的测试指令,除了能够实现目标芯片131的自动检测,还能够进一步基于预先制定的目标芯片131测试规则,实现多种不同的芯片测试需求,满足芯片测试手段更加灵活和丰富,计算机能够根据待测目标芯片131预设的测试规则,自动生成测试指令,不需要人为的过多干涉,节约了时间,提高了效率。
综上所述,计算机连接转换模块,转换模块将计算机的测试指令发送给多个Site模块13,Site模块13中的目标芯片131根据测试指令,执行测试,Site模块13将测试结果通过接口转换模块12自动反馈至计算机,能够完成目标芯片131的测试,可见,该方法能够实现自动化测试,同时能够实现一台计算机测试多颗芯片,解决了一台机器一次仅测试一颗芯片,耗时较长,效率较低并且成本较高的问题。
场景实施例:
图3是根据本说明书一个实施例中一种芯片测试方法的应用场景示意性流程图。在该实施例中,该方法包括以下步骤:
S302,机械手将n个待测芯片放到n个Site模块13的n个测试座132中。
在***级测试开始前,机械手将多个封装好的待测试的目标芯片131放置到Site模块13中的测试座132上。
S304,STM32进行初始化。
对芯片测试装置1上电,将STM32进行***初始化,等待计算机发送命令。
S306,计算机通过UART121接口向STM32发送“开始”测试命令。
S308,STM32对待测芯片进行上电。
根据步骤S306,STM32收到计算机发送的“开始”测试命令后,STM32控制电源控制电路给每个Site模块13中的待测芯片上电。
S310,计算机获取Site标识。
通过步骤S308,对待测芯片上电后,计算机通过USB转121芯片,分别向各个Site模块13的串口121发送“获取site标识”命令,待测芯片会通过串口121反馈当前对应的Site标识。
S312,计算机获取芯片ID。
通过步骤S310,计算机获取Site标识后,计算机继续通过USB转串口121芯片,分别向各个Site模块13的串口121发送“获取芯片ID”命令,待测芯片会从efuse中获取芯片的芯片ID,通过串口121反馈对应的芯片ID。
S314,待测芯片执行测试程序并反馈测试结果。
根据步骤S312待测芯片向计算机反馈芯片ID后,便从内存135中搬运并运行测试程序,开始对每个外设134进行测试,并记录测试结果。***级测试完成后,被测芯片根据测试情况通过UART121向计算机反馈测试结果。
S316,计算机向STM32发送下电指令。
计算机收到S314测试结果后,显示测试结果,并通过UART121向STM32发送“下电”测试指令。STM32收到计算机发送的“下电”测试指令后,STM32控制被测芯片的电源控制电路,对被测芯片进行下电操作。
S318,机械手将n个已完成测试的芯片取出至托盘中,等待下一轮测试。
此过程中的机械手能够将芯片进行分类,将通过与不通过的芯片进行分开放置。
本场景实施例中,机械手能够自动对测试的芯片进行取放,避免了人为的芯片放置不规范问题以及一些人为因素引入的问题,单片机STM32能通过控制电源控制电路对待测芯片进行上电与下电,一台计算机能够测试多个Site模块13中的芯片,同时获取了Site标识和芯片ID,便于对测试的芯片进行分类和追溯,待测芯片能够自动执行测试程序并将测试结果反馈至计算机,并且计算机也能够自动发送指令,在测试结束后,机械手自动将测试的芯片取出,等待下一轮测试,综上,在此过程中,仅需在计算机上点击“开始测试”,并开启电源开关,整个***测试流程就会按照程序设定的流程步骤运行,并完成最终结果上传以及测试芯片的分类,提高了测试的自动化程度,解决了一台机器一次仅测试一颗芯片,耗时较长,效率较低并且成本较高的问题。
图4是根据本发明实施例的芯片测试装置的结构示意图,如图所示,一种芯片测试装置包括:测试模块13、接口转换模块12、单片机模块11、芯片执装模块41。
在一种实现方式中,多个测试模块13,每个所述测试模块13包括:用于安装待测试的目标芯片的测试座132、与所述目标芯片131匹配的外设134、内存135及电源控制电路;
接口转换模块12,包括与计算机通信连接的第一接口,以及与所述多个测试模块13对应的多个串口121,每个所述串口121对应连接一个所述测试模块13;
所述接口转换模块12在与计算机连接的状态下,接收计算机发送的测试指令,将所述测试指令发送至所述测试模块13,由所述测试模块13上安装的所述目标芯片131来执行所述测试指令并生成测试结果,所述测试模块13将所述测试结果通过所述接口转换模块12反馈至所述计算机。
在一种实现方式中,所述测试模块13,用于接收所述计算机通过所述串口121发送的获取测试模块标识的指令,所述测试模块13通过所述接口转换模块12将所述测试模块标识发送至所述计算机。
在一种实现方式中,所述测试模块13,还用于接收所述计算机通过所述测试模块13对应的所述串口121发送的获取所述目标芯片131标识的指令;所述测试模块13通过所述接口转换模块12将对应的所述目标芯片131标识发送至所述计算机。
在一种实现方式中,当所述测试指令为并行执行的测试指令时,所述多个测试模块13并行接收所述并行执行的测试指令,并将产生的测试结果通过所述接口转换模块12反馈至所述计算机;或者,当所述测试指令为按预设顺序执行的测试指令时,所述多个测试模块13按照所述预设顺序逐次接收测试指令,并将产生的测试结果通过所述接口转换模块12反馈至所述计算机。
在一种实现方式中,所述装置还包括:单片机模块11,所述单片机模块11通过所述串口121连接所述计算机,接收所述计算机向所述单片机模块11下发的上电指令,根据所述上电指令控制所述多个测试模块13上电。
在一种实现方式中,所述的装置还包括:芯片执装模块41,所述芯片执装模块41,用于在所述目标测试模块13接收到测试结束指令后,根据所述测试结束指令,拆除所述目标site模块13上的所述目标芯片131,并在所述目标Site模块13上安装下一个待测试的目标芯片131。
本申请实施例中的芯片测试装置可以是装置,也可以是终端中的部件、集成电路、或芯片。该装置可以是移动电子设备,也可以为非移动电子设备。示例性的,移动电子设备可以为手机、平板电脑、笔记本电脑、掌上电脑、车载电子设备、可穿戴设备、超级移动个人计算机(ultra-mobile personal computer,UMPC)、上网本或者个人数字助理(personaldigital assistant,PDA)等,非移动电子设备可以为服务器、网络附属存储器(NetworkAttached Storage,NAS)、个人计算机(personal computer,PC)、电视机(television,TV)、柜员机或者自助机等,本申请实施例不作具体限定。
本申请实施例中的芯片测试装置可以为具有操作***的装置。该操作***可以为安卓(Android)操作***,可以为ios操作***,还可以为其他可能的操作***,本申请实施例不作具体限定。
本申请实施例提供的芯片测试装置在上述实施例中实现的各个过程和效果已叙述,为避免重复,这里不再赘述。
基于相同的技术构思,本申请实施例还提供了一种电子设备,该电子设备用于执行上述芯片测试的方法,图5为实现本申请各个实施例的一种电子设备的结构示意图。电子设备可因配置或性能不同而产生比较大的差异,可以包括处理器(processor)510、通信接口(Communications Interface)520、存储器(memory)530和通信总线540,其中,处理器510,通信接口520,存储器530通过通信总线540完成相互间的通信。处理器510可以调用存储在存储器530上并可在处理器510上运行的计算机程序,该方法应用于如上述任一所述的芯片测试装置,以执行下述步骤:
在一种实现方式中,包括:通过接口转换模块12接收计算机发送的测试指令,将所述测试指令发送至相应的测试模块13,通过测试模块13上安装的目标芯片来执行测试指令并生成测试结果,通过测试模块13将测试结果通过所述接口转换模块12反馈至计算机。
在一种实现方式中,该测试指令包括:计算机根据多个测试模块13上安装的目标芯片131,按照预设的芯片测试规则自动生成的测试指令。
具体执行步骤可以参见上述芯片测试装置的实施例,且能达到相同的技术效果,为避免重复,这里不再赘述。
需要说明的是,本申请实施例中的电子设备包括:服务器、终端或除终端之外的其他设备。
以上电子设备结构并不构成对电子设备的限定,电子设备可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件布置,例如,输入单元,可以包括图形处理器(Graphics Processing Unit,GPU)和麦克风,显示单元可以采用液晶显示器、有机发光二极管等形式来配置显示面板。用户输入单元包括触控面板以及其他输入设备中的至少一种。触控面板也称为触摸屏。其他输入设备可以包括但不限于物理键盘、功能键(比如音量控制按键、开关按键等)、轨迹球、鼠标、操作杆,在此不再赘述。
存储器可用于存储软件程序以及各种数据。存储器可主要包括存储程序或指令的第一存储区和存储数据的第二存储区,其中,第一存储区可存储操作***、至少一个功能所需的应用程序或指令(比如声音播放功能、图像播放功能等)等。此外,存储器可以包括易失性存储器或非易失性存储器,或者,存储器可以包括易失性和非易失性存储器两者。其中,非易失性存储器可以是只读存储器(Read-Only Memory,ROM)、可编程只读存储器(Programmable ROM,PROM)、可擦除可编程只读存储器(Erasable PROM,EPROM)、电可擦除可编程只读存储器(Electrically EPROM,EEPROM)或闪存。易失性存储器可以是随机存取存储器(Random Access Memory,RAM),静态随机存取存储器(Static RAM,SRAM)、动态随机存取存储器(Dynamic RAM,DRAM)、同步动态随机存取存储器(Synchronous DRAM,SDRAM)、双倍数据速率同步动态随机存取存储器(Double Data Rate SDRAM,DDRSDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM,ESDRAM)、同步连接动态随机存取存储器(Synchlink DRAM,SLDRAM)和直接内存总线随机存取存储器(Direct Rambus RAM,DRRAM)。
处理器可包括一个或多个处理单元;可选的,处理器集成应用处理器和调制解调处理器,其中,应用处理器主要处理涉及操作***、用户界面和应用程序等的操作,调制解调处理器主要处理无线通信信号,如基带处理器。可以理解的是,上述调制解调处理器也可以不集成到处理器中。
本申请实施例还提供一种可读存储介质,所述可读存储介质上存储有程序或指令,该程序或指令被处理器执行时实现上述芯片测试方法实施例的各个过程,且能达到相同的技术效果,为避免重复,这里不再赘述。
其中,所述处理器为上述实施例中所述的电子设备中的处理器。所述可读存储介质,包括计算机可读存储介质,如计算机只读存储器(Read-Only Memory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等。
本申请实施例另提供了一种芯片,所述芯片包括处理器和通信接口,所述通信接口和所述处理器耦合,所述处理器用于运行程序或指令,实现上述芯片测试方法实施例的各个过程,且能达到相同的技术效果,为避免重复,这里不再赘述。
应理解,本申请实施例提到的芯片还可以称为***级芯片、***芯片、芯片***或片上***芯片等。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。此外,需要指出的是,本申请实施方式中的方法和装置的范围不限按示出或讨论的顺序来执行功能,还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能,例如,可以按不同于所描述的次序来执行所描述的方法,并且还可以添加、省去、或组合各种步骤。另外,参照某些示例所描述的特征可在其他示例中被组合。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中,包括若干指令用以使得一台终端(可以是手机,计算机,服务器,空调器,或者网络设备等)执行本申请各个实施例所述的方法。
上面结合附图对本申请的实施例进行了描述,但是本申请并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本申请的启示下,在不脱离本申请宗旨和权利要求所保护的范围情况下,还可做出很多形式,均属于本申请的保护之内。

Claims (10)

1.一种芯片测试装置,其特征在于,包括:
多个测试模块,每个所述测试模块包括:用于安装待测试的目标芯片的测试座、与所述目标芯片匹配的外设、内存及电源控制电路;
接口转换模块,包括与计算机通信连接的第一接口,以及与所述多个测试模块对应的多个串口,每个所述串口对应连接一个所述测试模块;
所述接口转换模块在与计算机连接的状态下,接收计算机发送的测试指令,将所述测试指令发送至所述测试模块,由所述测试模块上安装的所述目标芯片来执行所述测试指令并生成测试结果,所述测试模块将所述测试结果通过所述接口转换模块反馈至所述计算机。
2.根据权利要求1所述的装置,其特征在于,
所述测试模块,接收所述计算机通过所述串口发送的获取测试模块标识的指令;所述测试模块通过所述接口转换模块将所述测试模块标识发送至所述计算机。
3.根据权利要求1所述的装置,其特征在于,
所述测试模块,接收所述计算机通过所述测试模块对应的所述串口发送的获取所述目标芯片标识的指令;所述测试模块通过所述接口转换模块将对应的所述目标芯片标识发送至所述计算机。
4.根据权利要求1所述的装置,其特征在于,
当所述测试指令为并行执行的测试指令时,所述多个测试模块并行接收所述并行执行的测试指令,并将产生的测试结果通过所述接口转换模块反馈至所述计算机;
或者,
当所述测试指令为按预设顺序执行的测试指令时,所述多个测试模块按照所述预设顺序逐次接收测试指令,并将产生的测试结果通过所述接口转换模块反馈至所述计算机。
5.根据权利要求1所述的装置,其特征在于,所述装置还包括:单片机模块,
所述单片机模块通过所述串口连接所述计算机,接收所述计算机向所述单片机模块下发的上电指令,根据所述上电指令控制所述多个测试模块上电。
6.根据权利要求1所述的装置,其特征在于,所述装置还包括:芯片执装模块,
所述芯片执装模块,用于在目标测试模块接收到测试结束指令后,根据所述测试结束指令,拆除所述目标测试模块上的所述目标芯片,并在所述目标测试模块上安装下一个待测试的目标芯片。
7.一种芯片测试方法,应用于如权利要求1-6任一所述的芯片测试装置,其特征在于,包括:
通过接口转换模块接收计算机发送的测试指令,将所述测试指令发送至相应的测试模块;
通过所述测试模块上安装的目标芯片来执行所述测试指令并生成测试结果;
通过测试模块将所述测试结果通过所述接口转换模块反馈至所述计算机。
8.根据权利要求7所述的方法,其特征在于,所述测试指令包括:
所述计算机根据所述多个测试模块上安装的所述目标芯片,按照预设的芯片测试规则自动生成的测试指令。
9.一种电子设备,其特征在于,所述设备包括:
处理器;以及
被安排成存储计算机可执行指令的存储器,所述可执行指令被配置由所述处理器执行,所述可执行指令包括用于执行如权利要求7-8任一项所述的方法。
10.一种存储介质,其特征在于,所述存储介质用于存储计算机可执行指令,所述计算机可执行指令使得计算机执行如权利要求7-8任一项所述的方法。
CN202310291757.XA 2023-03-21 2023-03-21 芯片测试装置、方法、电子设备及存储介质 Pending CN116298801A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310291757.XA CN116298801A (zh) 2023-03-21 2023-03-21 芯片测试装置、方法、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310291757.XA CN116298801A (zh) 2023-03-21 2023-03-21 芯片测试装置、方法、电子设备及存储介质

Publications (1)

Publication Number Publication Date
CN116298801A true CN116298801A (zh) 2023-06-23

Family

ID=86777646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310291757.XA Pending CN116298801A (zh) 2023-03-21 2023-03-21 芯片测试装置、方法、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN116298801A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117975841A (zh) * 2024-03-28 2024-05-03 广东匠芯创科技有限公司 屏幕测试方法及存储介质
CN117975841B (zh) * 2024-03-28 2024-07-05 广东匠芯创科技有限公司 屏幕测试方法及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117975841A (zh) * 2024-03-28 2024-05-03 广东匠芯创科技有限公司 屏幕测试方法及存储介质
CN117975841B (zh) * 2024-03-28 2024-07-05 广东匠芯创科技有限公司 屏幕测试方法及存储介质

Similar Documents

Publication Publication Date Title
US8275599B2 (en) Embedded bus emulation
CN100383737C (zh) 单片机在线加载升级方法及***
CN109596974B (zh) 一种多层堆叠的3d-sip芯片测试方法
CN102339242A (zh) 计算机***数据修复装置
CN101368991A (zh) 电子装置测试装置及方法
CN105517676A (zh) 智能手环的整机测试方法、装置及移动终端
US8924769B2 (en) Software burning system and burning control method
CN103293466A (zh) 一种测试嵌入式pcba上通讯模块的方法及其***
CN111063386A (zh) Ddr芯片测试方法和装置
CN109656756B (zh) 多核cpu板卡调试方法及装置、移动存储介质
CN105911451A (zh) 芯片测试方法及装置
CN104731678A (zh) Raid储存模式测试***、方法及电子装置
CN111831495A (zh) 生产自动化测试方法及***
CN101604275A (zh) Bios测试***及其测试方法
CN103902315A (zh) 一种多板卡在线更新的方法及其***
CN108806761A (zh) 一种ssd功能测试方法、***及计算机存储介质
CN106950875B (zh) 一种嵌入式编程器及其工装***
US6904484B1 (en) Low pin count (LPC) firmware hub recovery
CN110824336A (zh) 一种测试***和测试方法
CN102880479B (zh) 一种远程修改bios属性参数的方法及装置
CN110287074B (zh) Pcie ssd产品的一站式集成测试方法及其装置
CN116298801A (zh) 芯片测试装置、方法、电子设备及存储介质
US9619355B2 (en) Booting verification method of computer and electronic device
CN114253781B (zh) 测试方法、装置、设备及存储介质
CN211505748U (zh) 显示模组的检测装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination