CN116264819A - 去耦电容器结构及包括其的半导体器件 - Google Patents
去耦电容器结构及包括其的半导体器件 Download PDFInfo
- Publication number
- CN116264819A CN116264819A CN202211596593.3A CN202211596593A CN116264819A CN 116264819 A CN116264819 A CN 116264819A CN 202211596593 A CN202211596593 A CN 202211596593A CN 116264819 A CN116264819 A CN 116264819A
- Authority
- CN
- China
- Prior art keywords
- lower electrode
- pattern
- electrode
- lower electrodes
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种去耦电容器结构包括绝缘分割图案、导电垫、下电极组、支撑结构、电介质层和上电极结构。导电垫在绝缘分割图案的相反侧。下电极组在每个导电垫上在水平方向上彼此间隔开。支撑结构接触并连接下电极的侧壁。电介质层在下电极和支撑结构上。上电极结构在电介质层上。下电极组包括与绝缘分割图案相邻的第一下电极和在水平方向上与第一下电极间隔开的第二下电极。支撑结构在第二下电极之间限定开口。开口未形成在第一下电极之间或第一下电极与第二下电极之间。
Description
技术领域
本公开的示例实施方式涉及去耦电容器结构和包括其的半导体器件。更具体地,本公开的示例实施方式涉及去耦电容器结构和包括其的DRAM器件。
背景技术
在DRAM器件中,单元电容器可以形成在单元区中,去耦电容器可以形成在***电路区中。单元电容器和去耦电容器可能具有高纵横比以容易倒下。可以形成支撑结构以防止单元电容器和去耦电容器倒下。如果支撑结构损坏,则可能在支撑结构中形成裂缝。
发明内容
示例实施方式提供了一种具有改善的结构稳定性的去耦电容器结构。
示例实施方式提供了一种包括具有改善的结构稳定性的去耦电容器结构的半导体器件。
根据本发明构思的示例实施方式,存在一种去耦电容器结构。去耦电容器结构可以包括绝缘分割图案、第一导电垫和第二导电垫、第一下电极组和第二下电极组、支撑结构、电介质层和上电极结构。绝缘分割图案可以形成在基板上并且可以在与基板的上表面基本平行的第一方向上延伸。第一导电垫和第二导电垫可以形成在基板上。第一导电垫可以在绝缘分割图案的第一侧,第二导电垫在绝缘分割图案的第二侧,第一侧和第二侧是在第二方向上的相反侧,第二方向基本平行于基板的上表面并且基本垂直于第一方向。第一下电极组可以形成在第一导电垫上。第二下电极组可以形成在第二导电垫上。第一下电极组和第二下电极组可以在与基板的上表面基本平行的水平方向上彼此间隔开。支撑结构可以形成在第一下电极组和第二下电极组之间并且可以接触第一下电极组的第一侧壁和第二下电极组的第二侧壁并且将第一下电极组和第二下电极组彼此连接。电介质层可以形成在第一下电极组的第一表面、第二下电极组的第二表面和支撑结构上。上电极结构可以形成在电介质层的表面上。第一下电极组和第二下电极组中的每个可以包括在第一方向上排列并且与绝缘分割图案相邻的第一下电极以及在水平方向上与第一下电极间隔开的第二下电极。支撑结构可以限定穿过支撑结构的开口。开口可以形成在沿水平方向相邻的多个第二下电极之间,并且可以不形成在第一下电极之间或第一下电极中的任何一个和第二下电极中的与其相邻的第二下电极之间。
根据本发明构思的示例实施方式,存在一种去耦电容器结构。去耦电容器结构可以包括导电垫、第一下电极、第二下电极、支撑结构、电介质层和上电极结构。导电垫可以形成在基板上。第一下电极可以形成在导电垫的边缘部分上并且可以在与基板的上表面基本平行的第一方向上彼此间隔开。第二下电极可以形成在导电垫上并且可以在基本平行于基板的上表面并且基本垂直于第一方向的第二方向上与第一下电极间隔开。第二下电极可以在第一方向和第二方向上彼此间隔开。支撑结构可以接触第一下电极和第二下电极的侧壁并且将第一下电极和第二下电极彼此连接。电介质层可以形成在第一下电极和第二下电极以及支撑结构的表面上。上电极结构可以形成在电介质层的表面上。支撑结构可以接触每个第一下电极的至少一个侧壁,并且可以不接触第二下电极中的与其他第二下电极相邻的第二下电极的侧壁。
根据本发明构思的示例实施方式,存在一种半导体器件。半导体器件可以包括栅极结构、位线结构、接触插塞结构、第一电容器结构、一对导电垫和第二电容器结构。栅极结构可以掩埋在包括单元区和***电路区的基板中,并且每个栅极结构可以在基本平行于基板的上表面的第一方向上在基板的单元区中延伸。位线结构可以形成在基板的单元区上,并且每个位线结构可以在与基板的上表面基本平行并且与第一方向交叉的第二方向上延伸。接触插塞结构可以在第二方向上设置在基板上的两个位线结构之间。第一电容器结构可以包括第一电容器和第一支撑结构。每个第一电容器可以包括在每个接触插塞结构上的第一下电极、在第一下电极的表面上的第一电介质层、以及在第一电介质层的表面上的第一上电极结构。第一支撑结构可以接触第一下电极的侧壁并支撑第一下电极。一对导电垫可以形成在基板的***电路区上并且与基板电绝缘。导电垫可以通过在基本平行于基板的上表面的第三方向上延伸的绝缘分割图案彼此间隔开。第二电容器结构可以包括第二电容器和第二支撑结构。每个第二电容器可以包括在该对导电垫的每个上彼此间隔开的第二下电极和第三下电极、在第二下电极和第三下电极的表面上的第二电介质层、以及在第二电介质层的表面上的第二上电极结构。第二支撑结构可以接触第二下电极和第三下电极的侧壁并且支撑第二下电极和第三下电极。支撑结构可以限定穿过支撑结构的开口。开口可以限定在沿水平方向相邻的多个第三下电极之间,并且可以不形成在第二下电极之间或第二下电极中的一个和第三下电极中的与其相邻的一个之间。
去耦电容器结构可以包括接触并支撑下电极的侧壁的支撑结构,并且即使在支撑结构上有外部冲击也不会产生裂缝。因此,去耦电容器结构可以具有稳定的结构。
附图说明
图1至图11是示出根据示例实施方式的形成去耦电容器结构的方法的俯视图和剖视图。
图12和图13是示出比较实施方式中的去耦电容器结构的支撑结构和根据示例实施方式的去耦电容器结构的支撑结构的俯视图。
图14至图18是示出根据示例实施方式的包括在去耦电容器结构中的第二下电极和用于形成支撑结构的第四开口70的布局的俯视图,其可以对应于图6。
图19和图20是示出根据示例实施方式的去耦电容器结构的剖视图。
图21至图60是示出根据示例实施方式的制造半导体器件的方法的俯视图和剖视图。
具体实施方式
根据示例实施方式的去耦电容器结构及形成其的方法以及包括该去耦电容器结构的半导体器件及制造其的方法的以上及其他方面和特征将参照附图从下面的详细描述变得容易理解。将理解,尽管术语“第一”、“第二”和/或“第三”可以在在此用于描述各种元件、部件、区域、层和/或部分,但是这些元件、部件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一区域、层或部分区分开来。因此,下面讨论的第一元件、部件、区域、层或部分可以被称为第二或第三元件、部件、区域、层或部分,而不背离本发明构思的教导。
图1至图11是示出根据示例实施方式的形成去耦电容器结构的方法的俯视图和剖视图。
具体地,图2、图4、图6和图10是俯视图,图1、图3、图5、图7至图9和图11分别是沿对应俯视图的线X-X'截取的剖视图。
参照图1,可以在导电垫10和绝缘分割图案15上顺序地形成第一模层20、第一支撑层30、第二模层25和第二支撑层35。
可以通过在基板上形成导电垫层并形成(或限定)穿过导电垫层以暴露基板的上表面的第一开口来形成导电垫10。可以在基板上的绝缘分割层上形成绝缘分割图案15以填充第一开口并且平坦化绝缘分割层直到暴露导电垫10的上表面。
在示例实施方式中,绝缘分割图案15可以在基板上在与基板的上表面基本平行的第一方向D1上延伸,并且可以在与基板的上表面基本平行且与第一方向D1基本垂直的第二方向D2上分割导电垫层。因此,一个导电垫10可以形成在绝缘分割图案15在第二方向D2上的相反侧的每个处。
第一模层20和第二模层25中的每个可以包括氧化物,例如硅氧化物,并且第一支撑层30和第二支撑层35中的每个可以包括氮化物,例如硅氮化物。然而,本发明构思可以不限于此,并且第一模层20和第二模层25以及第一支撑层30和第二支撑层35可以包括彼此不同的任何绝缘材料。
参照图2和图3,可以穿过第一支撑层30和第二支撑层35以及第一模层20和第二模层25形成(或限定)第二开口40和第三开口45,以暴露导电垫10的上表面。
在示例实施方式中,第二开口40和第三开口45在俯视图中可以排列成蜂窝图案。然而,本发明构思可以不限于此,并且第二开口40和第三开口45在俯视图中可以排列成其他图案,例如矩形格子图案。图2示出了第二开口40和第三开口45以17×10矩阵排列,然而,本发明构思可以不限于此。
在示例实施方式中,第三开口45可以在每个导电垫10上与绝缘分割图案15相邻的区域在第一方向D1上排列成一列,并且第二开口40可以在第二方向D2上与第三开口45间隔开。
第二开口40和第三开口45可以通过在第二支撑层35上形成光致抗蚀剂图案并且使用光致抗蚀剂图案作为蚀刻掩模执行蚀刻工艺来形成。由于蚀刻工艺期间的负载效应,第二开口40和第三开口45中的在边缘区域处的开口,也就是第三开口45以及第二开口40中的在第一方向D1和第二方向D2上的边缘区域处的第二开口可以相对较少地蚀刻从而不暴露导电垫10的上表面。因此,第三开口45以及第二开口40中的在第一方向D1和第二方向D2上的边缘区域处的第二开口可以具有相对较大的宽度从而暴露导电垫10的上表面。
参照图4和图5,第一下电极50和第二下电极55可以分别形成在第二开口40和第三开口45中。
具体地,下电极层可以形成在由第二开口40和第三开口45暴露的导电垫10的上表面上以填充第二开口40和第三开口45并且可以被平坦化直到第二支撑层35的上表面被暴露以分别在第二开口40和第三开口45中形成第一下电极50和第二下电极55。下电极层可以具有在第一导电垫10上的第一组下电极(第一下电极组)和在第二导电垫10上的第二组下电极(第二下电极组)。
第一下电极50和第二下电极55中的每个可以具有在与基板的上表面基本垂直的垂直方向上延伸的柱形状,并且可以包括导电材料,例如,掺杂的多晶硅、金属、金属氮化物等。
参照图6和图7,可以在第二支撑层35以及第一下电极50和第二下电极55上形成具有第四开口70的蚀刻掩模60。
蚀刻掩模60可以是例如光致抗蚀剂图案或包括硬掩模和光致抗蚀剂图案的多层。
在示例实施方式中,第四开口70可以暴露多个第一下电极50的在与基板的上表面基本平行的水平方向上相邻的部分以及第二支撑层35的在它们之间的部分。图6示出了第四开口70暴露4个第一下电极50在水平方向上相邻的部分,或在导电垫10的边缘区域处的3个第一下电极50在水平方向上相邻的部分。
在示例实施方式中,多个第四开口70可以在水平方向上彼此间隔开,并且可以在俯视图中以给定的图案排列,例如蜂窝图案、矩形格子图案等。在示例实施方式中,第四开口70在俯视图中可以具有椭圆的形状,图6示出了第四开口70具有椭圆形状,其短轴和长轴分别在第一方向D1和第二方向D2上。
每个导电垫10上的第四开口70中的在第一方向D1和第二方向D2上的边缘区域处的第四开口可以具有比第四开口70中的在中央区域处的第四开口的宽度大的宽度,如同第二开口40和第三开口45。
在示例实施方式中,第四开口70可以不暴露第二下电极55中的与绝缘分割图案15相邻的第二下电极。
可以使用蚀刻掩模60对第二支撑层35执行第一干法蚀刻工艺以形成第二支撑图案34,因此可以部分地暴露第二模层25的上表面。因此,第二支撑图案34可以具有板的形状,其中多个第一下电极50中在水平方向上相邻的第一下电极之间的部分被去除。
可以对暴露的第二模层25执行第一湿法蚀刻工艺。第一湿法蚀刻工艺可以是各向同性蚀刻工艺,并且可以完全去除第二模层25。因此,可以形成第五开口27以暴露第一支撑层30的上表面。
可以使用蚀刻掩模60对第一支撑层30执行第二干法蚀刻工艺以形成第一支撑图案32,从而可以部分地暴露第一模层20的上表面。因此,第一支撑图案32可以具有板的形状,其中多个第一下电极50中的在水平方向上相邻的第一下电极之间的部分被去除。也就是,第一支撑图案32可以具有与第二支撑图案34的形状基本相同或相似的形状。第一支撑图案32和第二支撑图案34可以形成支撑结构。
可以对暴露的第一模层20执行第二湿法蚀刻工艺。第二湿法蚀刻工艺可以是各向同性蚀刻工艺,并且可以完全去除第一模层20。因此,可以形成第六开口27以暴露导电垫10的上表面。
在第四开口70下方并连接到第四开口70的空间可以被称为第七开口73,该空间可以通过去除第一模层20和第二模层25以及第一支撑层30和第二支撑层35的在多个第一下电极50中的在水平方向上相邻的第一下电极之间的部分形成。
可以去除蚀刻掩模60,从而可以暴露第二支撑图案34以及第一下电极50和第二下电极55的上表面。如果蚀刻掩模60是光致抗蚀剂图案,则可以通过例如灰化工艺和/或剥离工艺去除蚀刻掩模60。
参照图8,可以在第一下电极50和第二下电极55以及第一支撑图案32和第二支撑图案34的表面以及导电垫10和绝缘分割图案15的上表面上形成电介质层80。
因此,电介质层80可以部分地填充第五至第七开口21、27和73。
电介质层80可以包括高k电介质材料,例如金属氧化物。
参照图9,可以在电介质层80的表面上形成第一上电极层。
在示例实施方式中,第一上电极层可以部分地填充第五开口21和第六开口27并且可以填充第七开口73的剩余部分。
第一上电极层可以包括金属氮化物(例如钛氮化物、钽氮化物等)或金属(例如钛、钽等)。
可以图案化第一上电极层以形成第一上电极90,并且可以部分地去除在第一上电极90下方的电介质层80以及第一支撑图案32和第二支撑图案34以暴露导电垫10的边缘部分的上表面。
可以在导电垫10上形成第二上电极层以覆盖第一上电极90、电介质层80以及第一支撑图案32和第二支撑图案34,并且可以部分地去除第二上电极层的在导电垫10的上表面上的部分以形成第二上电极95。第二上电极95可以填充第五开口21和第六开口27的剩余部分。
第二上电极95可以包括例如掺有p型杂质的硅锗。
导电垫10上的第一下电极50和第二下电极55、电介质层80、第一上电极90和第二上电极95以及支撑结构可以形成电容器结构,并且以蜂窝图案或矩形格子图案排列的多个第一下电极50和第二下电极55的每个以及电介质层80及第一上电极90和第二上电极95的与其对应的部分可以被称为电容器97。
因此,电容器结构可以包括在每个导电垫10上沿第一方向D1和第二方向D2排列的多个电容器97,并且每个导电垫10上的电容器97可以共用电介质层80以及第一上电极90和第二上电极95。
此外,分别位于在第二方向D2上相邻的一对导电垫10上的电容器结构可以共用电介质层80以及第一上电极90和第二上电极95。
同样地,包括支撑结构和在一对导电垫10上的多个电容器97的电容器结构可以形成去耦电容器结构。
包括在支撑结构中的第一支撑图案32和第二支撑图案34可以形成在每个导电垫10上的第一下电极50和第二下电极55的中央侧壁和上侧壁上,除了第七开口73之外,第一支撑图案32和第二支撑图案34可以具有板的形状。在示例实施方式中,支撑结构可以连接在第二方向D2上相邻的导电垫10上的电容器结构。
支撑结构可以包括第一支撑图案32和第二支撑图案34两者,然而,本发明构思可以不限于此,并且可以仅包括第一支撑图案32和第二支撑图案34中的一个。
参照图11,可以在导电垫10和第二上电极95上形成绝缘夹层810,第一接触插塞820和第二接触插塞825可以穿过绝缘夹层810形成以分别接触一对导电垫10的上表面,并且第一布线830和第二布线835可以形成为分别接触第一接触插塞820和第二接触插塞825的上表面。
绝缘夹层810可以包括氧化物,例如硅氧化物或低k电介质材料,并且第一接触插塞820和第二接触插塞825以及第一布线830和第二布线835可以包括例如金属、金属氮化物、金属硅化物等。
在示例实施方式中,源电压和地电压可以分别施加到第一布线830和第二布线835。
上绝缘夹层和上布线可以进一步形成在绝缘夹层810以及第一布线830和第二布线835上。
去耦电容器结构可以包括接触第一下电极50和第二下电极55的侧壁并且将第一下电极50和第二下电极55彼此连接的支撑结构,这可以抵抗外部冲击。因此,包括支撑结构的去耦电容器结构可以具有稳定的结构。
去耦电容器结构可以具有以下结构特征。
去耦电容器结构可以包括:在基板上沿第一方向D1延伸的绝缘分割图案15;分别在基板上在绝缘分割图案15沿第二方向D2的相反侧处的导电垫(第一导电垫和第二导电垫)10;在每个导电垫10上在水平方向上彼此间隔开的下电极50和55;接触下电极50和55的侧壁并将下电极50和55彼此连接的支撑结构32和34;在下电极50和55以及支撑结构32和34的表面上的电介质层80;以及在电介质层80表面上的上电极结构90和95。
在示例实施方式中,下电极50和55可以包括在第一方向D1上与绝缘分割图案15相邻布置的第二下电极55,并且第一下电极50与第二下电极55在水平方向上间隔开。
在示例实施方式中,支撑结构32和34可以具有第七开口73,其可以形成(或限定)在第一下电极50中的沿水平方向相邻的第一下电极之间,并且可以既不形成在第二下电极55之间也不在每个第二下电极55和第一下电极50中的与其相邻的第一下电极之间。
在示例实施方式中,每个第二下电极55的第二宽度W2可以大于第一下电极50中的至少一个(例如,第一下电极50中的设置在导电垫10的中央部分的第一下电极)的第一宽度W1。
在示例实施方式中,第七开口73可以设置在沿水平方向相邻的三个或四个第一下电极50之间。
在示例实施方式中,多个第七开口73可以在水平方向上彼此间隔开,并且第七开口73中的与第二下电极55相邻的第一第七开口具有比与第七开口73中的第一第七开口间隔开的第七开口73中的第二第七开口的宽度大的宽度。
在示例实施方式中,第七开口73在俯视图中可以具有椭圆的一部分的形状,并且椭圆可以具有分别在第一方向D1和第二方向D2上的短轴和长轴。
在示例实施方式中,支撑结构32和34可以包括接触第一下电极50和第二下电极55的中央侧壁的第一支撑图案32以及接触第一下电极50和第二下电极55的上侧壁的第二支撑图案34。
在示例实施方式中,电介质层80以及上电极结构90和95可以形成在第七开口73中。
在示例实施方式中,上电极结构90和95可以包括在电介质层80的表面上的第一上电极90和在第一上电极90的表面上的第二上电极95。
在示例实施方式中,支撑结构32和34可以共同接触导电垫10上的第一下电极50和第二下电极55的侧壁,并且可以将导电垫10上的第一下电极50和第二下电极55彼此连接。
在示例实施方式中,第一布线830和第二布线835可以分别形成在导电垫10上并且电连接到导电垫10,并且源电压和地电压可以分别被施加到第一布线830和第二布线835。
图12和图13是示出比较实施方式中的去耦电容器结构的支撑结构和根据示例实施方式的去耦电容器结构的支撑结构的俯视图。
图12和图13是图6中区域Y的图,仅示出了第一下电极50和第二下电极55、第二支撑图案34、第四开口70和第七开口73以及绝缘分割图案15。
参照图12和图13,可以形成包括第一支撑图案32和第二支撑图案34的支撑结构从而防止去耦电容器结构中包括的第一下电极50和第二下电极55塌陷。第一支撑图案32和第二支撑图案34可以通过形成第一支撑层30和第二支撑层35并经由使用其中具有第四开口70的蚀刻掩模60的蚀刻工艺部分地去除第一支撑层30和第二支撑层35来形成。
第二下电极55中的在导电垫10的边缘部分上的第二下电极的第二宽度W2可以大于第二下电极55中的在导电垫10的中央部分上的第二下电极的第一宽度W1,同样地,第四开口70中的在导电垫10的边缘部分上的第四开口的第四宽度W4可以大于第四开口70中的在导电垫10的中央部分上的第四开口的第三宽度W3。
参照图12,在比较实施方式的去耦电容器结构中,第四开口70可以部分地暴露第二下电极55中的在导电垫10的边缘部分上的一些,并且第四开口70或第七开口73中的在导电垫10的边缘部分上的第一第四开口或第一第七开口与第二下电极55中的未被第四开口70和第七开口73暴露且与第四开口70或第七开口73中的第一第四开口或第一第七开口相邻的第二下电极之间的第二距离d2可以小于第四开口70或第七开口73中的在导电垫10的中央部分上的第二第四开口或第二第七开口与第二下电极55中的未被第四开口70或第七开口73暴露且与第四开口70或第七开口73中的第二第四开口或第二第七开口相邻的第二下电极之间的第一距离d1。因此,如果支撑结构从外部受到攻击,则可能在第四开口70或第七开口73中的在导电垫10的边缘部分上的第一第四开口或第一第七开口与第二下电极55中的与其相邻的第二下电极之间产生裂缝。
然而,参照图13,在示例实施方式的去耦电容器结构中,第四开口70可以不暴露第二下电极55中的在导电垫10的边缘部分上的第二下电极,并且可以部分地暴露第二下电极55中的在导电垫10的中央部分上的第二下电极。
因此,即使第四开口70或第七开口73中的在导电垫10的边缘部分上的第三第四开口或第三第七开口与第二下电极55中的未被第四开口70或第七开口73暴露的第二下电极之间的第三距离d3小于第四开口70或第七开口73中的在导电垫10的中央部分上的第二第四开口或第二第七开口与第二下电极55中的未被第四开口70或第七开口73暴露且与第四开口70或第七开口73中的第二第四开口或第二第七开口相邻的第二下电极之间的第一距离d1,第三距离d3可以大于图12所示的第二距离d2。因此,即使支撑结构从外部受到攻击,第四开口70或第七开口73中的在导电垫10的边缘部分上的第三第四开口或第三第七开口与第二下电极55中的与其相邻的第二下电极之间产生的裂缝可以减少。
图14至图18是示出根据示例实施方式的包括在去耦电容器结构中的第二下电极和用于形成支撑结构的第四开口70的布局的俯视图,其可以对应于图6。
参照图14,第二下电极55可以在导电垫10上在与绝缘分割图案15相邻的区域处沿第二方向D2彼此间隔开地排列成两列,并且第二下电极55可以在每列中在第一方向D1上彼此间隔开。两列中的第二下电极55可以分别形成第一组和第二组。
当与图6所示的第二下电极55相比时,在与绝缘分割图案15相邻的区域上再增加包括第二下电极55的一列。因此,用于形成支撑结构的第四开口70可以比图6中的第四开口70更靠近导电垫10的中央部分,使得支撑结构的裂缝可减少。
参照图15,第四开口70可以部分地暴露在水平方向上相邻的3个第一下电极50,或在导电垫10的边缘部分上在水平方向上相邻的2个第一下电极50。在示例实施方式中,第四开口70可以在俯视图中呈圆形形状。
参照图16,当与图15所示的第二下电极55相比时,在与绝缘分割图案15相邻的区域上再增加包括第二下电极55的一列。
参照图17,第四开口70可以部分地暴露在水平方向上相邻的4个第一下电极50,或者在导电垫10的边缘部分上在水平方向上相邻的两个第一下电极50。
在示例实施方式中,第四开口70在俯视图中可以具有椭圆形形状并且可以具有分别在两个方向上的短轴和长轴,该短轴和长轴相对于第一方向D1和第二方向D2分别具有锐角。
参照图18,当与图17所示的第二下电极55相比时,在与绝缘分割图案15相邻的区域上再增加包括第二下电极55的一列。
在一些实施方式中,第四开口70可以具有分别在第一方向D1和第二方向D2上的短轴和长轴。
图19和图20是示出根据示例实施方式的去耦电容器结构的剖视图。
参照图19,不仅电介质层80和第一上电极90而且第二上电极95可以形成在第七开口73中。
参照图20,第一下电极50和第二下电极55中的每个可以具有拥有封闭底部的中空圆筒的形状或杯形。
因此,电介质层80不仅可以形成在第一下电极50和第二下电极55的上表面和外侧壁上,而且可以形成在其内侧壁上。
图21至图60是示出根据示例实施方式的制造半导体器件的方法的俯视图和剖视图。具体地,图21、图24、图29、图33、图40、图44、图49和55是俯视图,图22、图25、图27、图30、图32、图34、图36、图38、图41、图45至图46、图50和图56是分别沿对应俯视图的线A-A'截取的剖视图,图23、图26、图28、图31、图35、图37、图39、图42至图43、图47、图51、图53、图57和图59中的每个包括沿对应俯视图的线B-B'和C-C'截取的剖面,并且图48、图52、图54、图58和图60分别是沿对应俯视图的线D-D'截取的剖视图。
该方法是将参照图1至图20所示的形成去耦电容器结构的方法应用于DRAM器件。因此,此处省略对去耦电容器结构的形成的重复说明。
在下文中,在说明书中(并且不是必须在权利要求中),基本平行于基板100的上表面并且基本彼此垂直的两个方向可以分别被称为第一方向D1和第二方向D2,基本平行于基板100的上表面并且相对于第一方向D1和第二方向D2具有锐角的方向可以被称为第三方向D3。
参照图21至图23,可以在包括第一区域I和第二区域II的基板100上形成第一有源图案103和第二有源图案105,并且可以形成隔离图案结构110以覆盖第一有源图案103和第二有源图案105的侧壁。
基板100可以包括硅、锗、硅锗或III-V族化合物半导体(诸如GaP、GaAs或GaSb)。在示例实施方式中,基板100可以是绝缘体上硅(SOI)基板或绝缘体上锗(GOI)基板。
基板100的第一区域I可以是其上形成存储单元的单元区,并且围绕基板100的第一区域I的基板100的第二区域II可以是其上形成用于驱动存储单元的***电路图案的***电路区。
可以通过去除基板100的上部以形成第一凹槽来形成第一有源图案103和第二有源图案105。第一有源图案103可以在第三方向D3上延伸,并且多个第一有源图案103可以在第一方向D1和第二方向D2中的每个上彼此间隔开。此外,多个第二有源图案105可以在第一方向D1和第二方向D2中的每个上彼此间隔开,并且图21示出了一些第二有源图案105。
隔离图案结构110可以包括顺序堆叠在第一凹槽的内壁上的第一至第三隔离图案112、114和116。第一凹槽的在基板100的第一区域I中的部分可以具有相对小的宽度,因此可以仅在第一凹槽的所述部分中形成第一隔离图案112。然而,第一凹槽的在基板100的第二区域II中或在第一区域I和第二区域II之间的部分可以具有相对大的宽度,因此第一至第三隔离图案112、114和116的全部可以形成在第一凹槽的所述部分中。
第一隔离图案112和第三隔离图案116可以具有氧化物,例如硅氧化物,并且第二隔离图案114可以包括氮化物,例如硅氮化物。
可以部分地去除基板100的第一区域I中的第一有源图案103和隔离图案结构110,以形成在第一方向D1上延伸的第二凹槽。
可以在第二凹槽中形成第一栅极结构170。第一栅极结构170可以包括在第二凹槽的底部和侧壁上的第一栅极绝缘图案120、在第一栅极绝缘图案120的位于第二凹槽的底部和下侧壁上的部分上的第一阻挡图案130、在第一阻挡图案130上并填充第二凹槽的下部的第一导电图案140、在第一阻挡图案130和第一导电图案140上的第二导电图案150、在第二导电图案150的上表面和第一栅极绝缘图案120的上内侧壁上并填充第二凹槽的上部的第一栅极掩模160。第一阻挡图案130、第一导电图案140和第二导电图案150可以形成第一栅电极。
第一栅极绝缘图案120可以包括氧化物,例如硅氧化物,第一阻挡图案130可以包括金属氮化物,例如钛氮化物、钽氮化物等,第一导电图案140可以包括金属,例如金属氮化物、金属硅化物、掺杂多晶硅等,第二导电图案150可以包括掺杂多晶硅,并且第一栅极掩模160可以包括氮化物,例如硅氮化物。
或者,第一栅极结构170可以不包括第一阻挡图案130,但可以包括第一栅极绝缘图案120、第一导电图案140、第二导电图案150和第一栅极掩模160。在这种情况下,第一导电图案140可以包括金属氮化物,例如钛氮化物。
在示例实施方式中,第一栅极结构170可以在基板100的第一区域I上在第一方向D1上延伸,并且多个第一栅极结构170可以在第二方向D2上彼此间隔开。第一栅极结构170在第一方向D1上的端部可以在第二方向D2上彼此对齐。
参照图24至图26,可以在基板100的第一区域I和第二区域II上形成绝缘层结构210,可以去除绝缘层结构210的在基板100的第二区域II上的部分,并且可以对基板100的第二区域II上的第二有源图案105执行热氧化工艺以形成第二栅极绝缘层220。
绝缘层结构210可以包括顺序堆叠的第一至第三绝缘层180、190和200。第一绝缘层180和第三绝缘层200可以包括氧化物,例如硅氧化物,并且第二绝缘层190可以包括氮化物,例如硅氮化物。
或者,可以去除绝缘层结构210当中的在基板100的第二区域II上的第二绝缘层190和第三绝缘层200,并且保留在基板100的第二区域II上的第一绝缘层180可以用作第二栅极绝缘层220。在这种情况下,第二栅极绝缘层220不仅可以形成在第二有源图案105上,而且还可以形成在基板100的第二区域II上的隔离图案结构110上。
可以图案化绝缘层结构210,并且可以使用图案化的绝缘层结构210作为蚀刻掩模部分地蚀刻第一有源图案103、隔离图案结构110和第一栅极结构170的第一栅极掩模160以形成第八开口230。在示例实施方式中,图案化的绝缘层结构210在俯视图中可以具有圆形或椭圆形形状,并且多个绝缘层结构210可以在基板100的第一区域I上在第一方向D1和第二方向D2上彼此间隔开。每个绝缘层结构210可以在基本上垂直于基板100的上表面的垂直方向上重叠第一有源图案103在第三方向D3上的相反端部。
参照图27和图28,可以在绝缘层结构210上、通过第八开口230暴露的第一有源图案103、基板100的第一区域I上的隔离图案结构110和第一栅极结构170、以及基板100的第二区域II上的第二栅极绝缘层220和隔离图案结构110上顺序地堆叠第三导电层240、第二阻挡层250、第四导电层260和第一掩模层270,其可以形成导电结构层。第三导电层240可以填充第八开口230。
第三导电层240可以包括掺杂的多晶硅,第二阻挡层250可以包括金属硅氮化物,例如钛硅氮化物,第四导电层260可以包括金属,例如钨,并且第一掩模层270可以包括氮化物,例如硅氮化物。
参照图29至图31,可以图案化导电结构层和第二栅极绝缘层220以在基板100的第二区域II上形成第二栅结构330。
第二栅极结构330可以包括在与基板100的上表面基本垂直的垂直方向上顺序堆叠的第二栅极绝缘图案280、第三导电图案290、第二阻挡图案300、第四导电图案310和第二栅极掩模320,第三导电图案290、第二阻挡图案300和第四导电图案310可以形成第二栅电极。
第二栅极结构330可以在基板100的第二区域II上在垂直方向上部分地重叠第二有源图案105。图29示出了4个第二栅极结构330,每个第二栅极结构330可以在第一方向D1上延伸,在第二方向D2上彼此间隔开,然而,本发明构思可以不限于此。
也可以去除导电结构层的在基板100的第一区域I的与基板100的第二区域II相邻的边缘部分上的部分,因此也可以部分地暴露绝缘层结构210以及由第八开口230暴露的第一有源图案103、隔离图案结构110和第一栅极结构170的上表面。
可以在第二栅极结构330的侧壁上形成第一间隔物结构,并且可以在保留在基板100的第一区域I上的导电结构层的侧壁上形成第二间隔物结构。第一间隔物结构可以包括在基本平行于基板100的上表面的水平方向上堆叠在第二栅极结构330的侧壁上的第一间隔物340和第三间隔物350,并且第二间隔物结构可以包括在水平方向上堆叠在导电结构层的侧壁上的第二间隔物345和第四间隔物355。
可以通过在基板100上形成第一间隔物层以覆盖导电结构层和第二栅极结构330并且各向异性地蚀刻第一间隔物层来形成第一间隔物340和第二间隔物345。可以通过在基板100上形成第二间隔物层以覆盖导电结构层、第二栅极结构330以及第一间隔物340和第二间隔物345并且各向异性地蚀刻第二间隔物层来形成第三间隔物350和第四间隔物355。
第一间隔物340和第二间隔物345可以包括氮化物,例如硅氮化物,并且第三间隔物350和第四间隔物355可以包括氧化物,例如硅氧化物。
然而,第一间隔物结构和第二间隔物结构的结构可以不限于此,并且第一间隔物结构和第二间隔物结构中的每个可以包括单个间隔物或顺序堆叠的多于两个的间隔物。
在示例实施方式中,可以将杂质注入到与第二栅极结构330相邻的第二有源图案105的上部中以形成源极/漏极层,并且第二栅极结构330和源极/漏极层可以形成晶体管。然而,可以不将杂质注入到与第二栅极结构330中的一个或多个相邻的第二有源图案105的上部中,该第二栅极结构330中的一个或多个可以是不用作晶体管的栅极的虚设栅极结构。图29仅示出了虚设栅极结构。
可以在基板100上形成第一蚀刻停止层360以覆盖导电结构层、第二栅极结构330、第一间隔物结构和第二间隔物结构以及隔离图案结构110。第一蚀刻停止层360可以包括氮化物,例如硅氮化物。
参照图32,可以在第一蚀刻停止层360上将第一绝缘夹层370形成至足够的高度,并且可以平坦化第一绝缘夹层370直到第二栅极结构330的上表面和第一蚀刻停止层360的在导电结构层上的部分的上表面被暴露。
因此,第一绝缘夹层370可以填充在第二栅极结构330的侧壁上的第一间隔物结构之间的空间,以及在第二栅极结构330的侧壁上的第一间隔物结构与在导电结构层的侧壁上的第二间隔物结构之间的空间。
第一绝缘夹层370可以包括氧化物,例如硅氧化物,并且第一覆盖层380可以包括氮化物,例如硅氮化物。
参照图33至图35,可以蚀刻第一覆盖层380的在基板100的第一区域I上的部分以形成第一覆盖图案385,并且可以使用第一覆盖图案385作为蚀刻掩模顺序地蚀刻第一蚀刻停止层360、第一掩模层270、第四导电层260、第二阻挡层250和第三导电层240。
在示例实施方式中,第一覆盖图案385可以在基板100的第一区域I上在第二方向D2上延伸,并且多个第一覆盖图案385可以形成为在第一方向D1上彼此间隔开。第一覆盖层380可以保留在基板100的第二区域II上。
通过蚀刻工艺,在基板100的第一区域I上,第五导电图案245、第三阻挡图案255、第六导电图案265、第一掩模275、第一蚀刻停止图案365和第一覆盖图案385可以顺序堆叠在第八开口230上,并且第三绝缘图案205、第五导电图案245、第三阻挡图案255、第六导电图案265、第一掩模275、第一蚀刻停止图案365和第一覆盖图案385可以在第八开口230的外侧顺序堆叠在绝缘层结构210的第二绝缘层190上。
在下文中,顺序堆叠的第五导电图案245、第三阻挡图案255、第六导电图案265、第一掩模275、第一蚀刻停止图案365和第一覆盖图案385可以被称为位线结构395。在示例实施方式中,位线结构395可以在基板100的第一区域I上在第二方向D2上延伸,并且多个位线结构395可以在第一方向D1上彼此间隔开。
可以在基板100的第一区域I的在第一方向D1上与基板100的第二区域II相邻的部分上形成包括顺序堆叠并在第二方向D2上延伸的第七导电图案247、第四阻挡图案257、第八导电图案267和第二掩模277的虚设位线结构,并且第一蚀刻停止层360可以保留在第二栅极结构330、虚设位线结构、第一间隔物结构和第二间隔物结构、绝缘层结构210的一部分和隔离图案结构110上。此外,第一覆盖层380可以保留在第一蚀刻停止层360的在第二栅极结构330和虚设位线结构的上表面上的部分以及在第一绝缘夹层370上。
参照图36和图37,可以在基板100上形成第五间隔物层以覆盖位线结构395、虚设位线结构和第一覆盖层380,并且可以在第五间隔物层上顺序形成第四绝缘层和第五绝缘层。
第五间隔物层还可以覆盖第二绝缘层190和位线结构395之间的第三绝缘图案205的侧壁,并且第五绝缘层可以填充第八开口230。
第五间隔物层可以包括氮化物,例如硅氮化物,第四绝缘层可以包括氧化物,例如硅氧化物,并且第五绝缘层可以包括氮化物,例如硅氮化物。
可以通过蚀刻工艺蚀刻第四绝缘层和第五绝缘层。在示例实施方式中,蚀刻工艺可以通过使用包括磷酸(H3PO4)、SC1、氟化氢(HF)的蚀刻溶液的湿法蚀刻工艺执行,并且第四绝缘层和第五绝缘层的除了在第八开口230中的部分之外的其他部分可以被去除。因此,第五间隔物层的整个表面的大部分,也就是除了其在第八开口230中的部分之外的整个表面可以被暴露,并且第四绝缘层和第五绝缘层的保留在第八开口230中的部分可以分别形成第四绝缘图案410和第五绝缘图案420。
第六间隔物层可以在第五间隔物层的暴露表面以及第八开口230中的第四绝缘图案410和第五绝缘图案420上形成,并且可以被各向异性地蚀刻以在第五间隔物层的表面以及第四绝缘图案410和第五绝缘图案420上形成第六间隔物430以覆盖位线结构395的侧壁。第六间隔物层也可以形成在虚设位线结构的侧壁上。第六间隔物层可以包括氧化物,例如硅氧化物。
可以使用第一覆盖图案385和第六间隔物430作为蚀刻掩模来执行干法蚀刻工艺以形成暴露第一有源图案103的上表面的第九开口440。隔离图案结构110的第一隔离图案112的上表面和第一栅极掩模160的上表面也可以通过第九开口440暴露。
通过干法蚀刻工艺,可以去除第五间隔物层的在第一覆盖图案385、第二绝缘层190和第一覆盖层的上表面上的部分,从而可以形成覆盖位线结构395的侧壁的第五间隔物400。第五间隔物400也可以覆盖虚设位线结构的侧壁。
此外,在干法蚀刻工艺期间,可以部分地去除第一绝缘层180和第二绝缘层190,使得第一绝缘图案185和第二绝缘图案195可以保留在位线结构395下方。顺序地堆叠在位线结构395下方的第一至第三绝缘图案185、195和205可以形成绝缘图案结构215。
参照图38和图39,第七间隔物层可以在第一覆盖图案385的上表面、第一覆盖层380的上表面、第六间隔物430的外侧壁、第四绝缘图案410和第五绝缘图案420的上表面的部分、以及被第九开口440暴露的第一有源图案103、第一隔离图案112和第一栅极掩模160的上表面上形成,并且可以被各向异性蚀刻以形成覆盖位线结构395的侧壁的第七间隔物450。第七间隔物层可以包括氮化物,例如硅氮化物。
在基板100的第一区域I上从位线结构395的侧壁在水平方向上顺序堆叠的第五至第七间隔物400、430和450可以被称为第三间隔物结构460。
下接触插塞层可以在基板100的第一区域I上形成以填充第九开口440,并且可以被平坦化直到第一覆盖图案385和第一覆盖层380的上表面被暴露。
在示例实施方式中,下接触插塞层可以在第二方向D2上延伸,并且多个下接触插塞层可以通过位线结构395在第一方向D1上彼此间隔开。下接触插塞层可以包括例如掺杂的多晶硅。
参照图40至图42,可以在第一覆盖图案385、第一覆盖层380和下接触插塞层上形成具有第十开口的第三掩模,每个第十开口可以在基板100的第一区域I上在第一方向D1上延伸,在第二方向D2上彼此间隔开,并且可以使用第三掩模作为蚀刻掩模对下接触插塞层执行蚀刻工艺。
在示例实施方式中,每个第十开口可以在垂直方向上与基板100的第一区域I上的第一栅极结构170重叠。当执行蚀刻工艺时,可以形成第十一开口以暴露基板100的第一区域I上的位线结构395之间的第一栅极结构170的第一栅极掩模160的上表面。
在去除第三掩模之后,可以在基板100的第一区域I上形成第二覆盖图案480以填充第四开口。第二覆盖图案480可以包括氮化物,例如硅氮化物。在示例实施方式中,第二覆盖图案480可以在位线结构395之间在第一方向D1上延伸,并且多个第二覆盖图案480可以在第二方向D2上彼此间隔开。
因此,在基板100的第一区域I上的位线结构395之间在第二方向D2上延伸的下接触插塞层470可以被第二覆盖图案480分割为在第二方向D2上彼此间隔开的多个下接触插塞475。
参照图43,可以去除下接触插塞475的上部以暴露位线结构395的侧壁上的第三间隔物结构460的上部,并且可以去除暴露的第三间隔物结构460的第六间隔物430和第七间隔物450的上部。
可以进一步执行回蚀刻工艺以去除下接触插塞475的上部。因此,下接触插塞475的上表面可以低于第六间隔物430和第七间隔物450的最上表面。
第八间隔物层可以在位线结构395、第三间隔物结构460、第二覆盖图案480、第一覆盖层380和下接触插塞475上形成,并且可以被各向异性蚀刻使得第八间隔物490可以形成为覆盖位线结构395在第一方向D1上的相反侧壁的每个上的第三间隔物结构460,并且下接触插塞475的上表面可以不被第八间隔物490覆盖而是被暴露。
可以在下接触插塞475的暴露的上表面上形成金属硅化物图案500。在示例实施方式中,金属硅化物图案500可以通过在第一覆盖图案385和第二覆盖图案480、第一覆盖层380、第八间隔物490和下接触插塞475上形成金属层、热处理所述金属层、以及去除所述金属层的未反应部分来形成。金属硅化物图案500可以包括例如钴硅化物、镍硅化物、钛硅化物等。
参照图44和图45,可以在第一覆盖图案385和第二覆盖图案480、第八间隔物490、金属硅化物图案500和下接触插塞475上形成第一牺牲层,并且可以平坦化第一牺牲层的上部直到第一覆盖图案385和第二覆盖图案480以及第一覆盖层380的上表面被暴露。
第一牺牲层可以包括例如SOH、ACL等。
可以形成第十二开口520以延伸穿过第一覆盖层380的在基板100的第一区域I和第二区域II之间的边界上的部分、以及在第一覆盖层380的所述部分下方的第一绝缘夹层370、第一蚀刻停止层360、绝缘层结构210、第一栅极掩模160、第二导电图案150和隔离图案结构110以暴露第一导电图案140。第十二开口520还可以暴露第一导电图案140的侧壁上的第一阻挡图案130和第一栅极绝缘图案120。
此外,还可以形成第十三开口(未示出)以延伸穿过第一覆盖层380的在基板100的第二区域II上的部分、以及在第一覆盖层380的所述部分下方的第一绝缘夹层370、第一蚀刻停止层360以暴露第二栅极结构330之间的第二有源图案105的上表面。然而,第十三开口可以暴露在用作晶体管的栅极的第二栅极结构330之间的第二有源图案105的上部处的源极/漏极层的上表面,并且可以不形成在作为虚设栅极结构的第二栅极结构330之间。
参照图46至图48,可以通过例如灰化工艺和/或剥离工艺去除第一牺牲层,并且可以在基板100的第一区域I上的第一覆盖图案385和第二覆盖图案480、第八间隔物490、金属硅化物图案500和下接触插塞475、以及第一覆盖层380、第十二开口520的侧壁、由第十二开口520暴露的第一导电图案140、第一阻挡图案130、第一栅极绝缘图案120和隔离图案结构110、以及由第十三开口暴露的源极/漏极层上形成第五阻挡层530。可以在第五阻挡层530上形成第二金属层540以填充位线结构395、第十二开口520和第十三开口之间的空间。
第五阻挡层530可以包括金属氮化物,例如钛氮化物、钽氮化物等,第二金属层540可以包括金属,例如钨。
可以对第二金属层540的上部进一步执行平坦化工艺。平坦化工艺可以包括CMP工艺和/或回蚀刻工艺。
参照图49至图52,可以图案化第二金属层540和第五阻挡层530。
因此,可以在基板100的第一区域I上形成上接触插塞549,可以在基板100的第一区域I和第二区域II之间的边界上形成第三布线600,可以在基板100的第二区域II上形成第一导电垫605,并且可以在第一区域I的在第一方向D1上与基板100的第二区域II相邻的部分上形成第二导电垫607。可以在上接触插塞549、第一布线600以及第一导电垫605和第二导电垫607之间形成第十四开口547。
第十四开口547可以通过不仅去除第二金属层540和第五阻挡层530而且还去除第一覆盖图案385和第二覆盖图案480、第一覆盖层380、第三间隔物结构460、第八间隔物490、第一蚀刻停止层360、第一蚀刻停止图案365、第一掩模275、第二栅极掩模320以及第一间隔物结构和第二间隔物结构来形成。
随着形成第十四开口547,第二金属层540和第五阻挡层530可以分别转变为第一金属图案545和第五阻挡图案535(其覆盖第一金属图案545的下表面),第一金属图案545和第五阻挡图案535可以形成上接触插塞549。在示例实施方式中,多个上接触插塞549可以形成为在第一方向D1和第二方向D2中的每个上彼此间隔开,并且可以在俯视图中排列成蜂窝图案或格子图案。每个上接触插塞549在俯视图中可以具有圆形、椭圆形或多边形的形状。
顺序堆叠在基板100的第一区域I上的下接触插塞475、金属硅化物图案500和上接触插塞549可以形成接触插塞结构。
第三布线600可以包括第四金属图案590和覆盖第四金属图案590的下表面的第八阻挡图案580,并且第一导电垫605可以包括第五金属图案595和覆盖第五金属图案595的下表面的第九阻挡图案585。可以在第十二开口520中形成包括第二金属图案560和第六阻挡图案550的第三接触插塞570,并且可以在第十三开口中形成包括第三金属图案和第七阻挡图案的第四接触插塞。第二导电垫607可以包括第六金属图案597和覆盖第六金属图案597的下表面的第十阻挡图案587。
在示例实施方式中,第三布线600可以从基板100的第一区域I和第二区域II之间的边界在第一方向D1上向基板100的第二区域II延伸,并且多个第三布线600可以在第二方向D2上彼此间隔开。在示例实施方式中,第三布线600可以在垂直方向上与第十二开口520重叠,并且第一布线600中的至少一个可以在垂直方向上与第十三开口重叠。
因此,第三布线600可以通过第三接触插塞570与第一导电图案140连接并且可以将电信号施加到第一栅极结构170。此外,第三布线600可以通过第四接触插塞与在第二有源图案105的上部的源极/漏极层连接并且可以将电信号施加到源极/漏极层。
在示例实施方式中,在基板100的第二区域II的一部分上的第一导电垫605中的相邻两个第一导电垫可以形成一对第一导电垫605,并且多对第一导电垫605可以在第一方向D1和第二方向D2中的每个上彼此间隔开。
图52示出了通过沿第二方向D2延伸的第十四开口547在第一方向D1上彼此间隔开的一对第一导电垫605,然而,本发明构思可以不限于此。也就是,第十四开口547可以在第一方向D1上延伸,因此一对第一导电垫605在第二方向D2上彼此间隔开。
第二导电垫607可以在垂直方向上与虚设位线结构重叠。
在一些实施方式中,可以去除暴露的第六间隔物430以形成连接到第七开口547的气隙。可以通过例如湿法蚀刻工艺去除第六间隔物430。
参照图53和图54,可以形成第六绝缘层620以填充第十四开口547,并且可以在第六绝缘层620、上接触插塞549、第三布线600以及第一导电垫605和第二导电垫607上形成第二蚀刻停止层630。
第六绝缘层620可以包括氮化物,例如硅氮化物,并且第二蚀刻停止层630可以包括氮化物,例如硅硼氮化物、硅碳氮化物等。
如果形成与第十四开口547连接的气隙,则第六绝缘层620可以形成为包括具有低间隙填充特性的材料,因此气隙可以不被第六绝缘层620填充而是留下。
参照图55至58,可以在第二蚀刻停止层630上顺序地形成第一模层720、第一支撑层730、第二模层725和第二支撑层735,并且可以蚀刻第一模层720、第一支撑层730、第二模层725和第二支撑层735的部分以及其下方的第二蚀刻停止层630以分别形成部分地暴露上接触插塞549和第一导电垫605的第十五至第十七开口747、740和745。
由于多个上接触插塞549在俯视图中呈蜂窝图案或格子图案且在第一方向D1和第二方向D2中的每个上彼此间隔开,因此分别暴露多个上接触插塞549的多个第十五开口747可以在俯视图中呈蜂窝图案或格子图案且在第一方向D1和第二方向D2中的每个上彼此间隔开。
在示例实施方式中,第十六开口740和第七开口745可以对应于参照图2和图3所示的第二开口40和第三开口45,因此在俯视图中可以排列成蜂窝图案或格子图案。
参照图59和图60,可以执行与参照图4至图11所示的那些基本相同或相似的工艺。
因此,可以分别在第十六开口740和第十七开口745中形成第一下电极750和第二下电极,并且可以在第十五开口747中形成第三下电极753。第三下电极753可以包括与第一下电极750和第二下电极的材料基本相同的材料。
此外,可以分别在第一下电极750和第二下电极的中央侧壁和上侧壁上形成第一支撑图案732和第二支撑图案734,并且可以分别在第三下电极753的中央侧壁和上侧壁上形成第三支撑图案736和第四支撑图案738。第三支撑图案736和第四支撑图案738可以包括分别与第一支撑图案732和第二支撑图案734的材料基本相同的材料。第一支撑图案732和第二支撑图案734可以形成第二支撑结构,第三支撑图案736和第四支撑图案738可以形成第一支撑结构。
可以在第一下电极750、第二下电极以及第一支撑图案732和第二支撑图案734的表面上顺序地堆叠第一电介质层780、第一上电极790和第二上电极795,并且可以在第三下电极753以及第三支撑图案736和第四支撑图案738的表面上顺序地堆叠第二电介质层783、第三上电极793和第四上电极796。第二电介质层783可以包括与第一电介质层780基本相同的材料,第三上电极793可以包括与第一上电极790基本相同的材料,并且第四上电极796可以包括与第二上电极795基本相同的材料。
因此,第一电容器结构可以包括第一上电极结构,该第一上电极结构包括第三下电极753、第二电介质层783、第三上电极793和第四上电极796,第一支撑结构可以形成在基板100的第一区域I上,并且在俯视图中排列成蜂窝图案或格子图案的第三下电极753中的每个以及第二电介质层783、第三上电极793和第四上电极796的与其对应的部分可以被称为第一电容器799。第一电容器结构可以包括在基板100的第一区域I上在第一方向D1和第二方向D2上排列的多个第一电容器799。
此外,可以在基板100的第二区域II上形成第二电容器结构,该第二电容器结构可以包括第二上电极结构和第二支撑结构,第二上电极结构包括第一下电极750、第二下电极、第一电介质层780、第一上电极790和第二上电极795,并且在俯视图中排列成蜂窝图案或格子图案的第一下电极750和第二下电极中的每个以及第一电介质层780、第一上电极790和第二下电极的与其对应的部分可以被称为第二电容器797。第二电容器结构可以包括在基板的第二区域II上在第一方向D1和第二方向D2上排列的多个第二电容器797。
在示例实施方式中,多个第二电容器结构可以在基板100的第二区域II上在水平方向上彼此间隔开。在示例实施方式中,多个第二电容器797可以形成在每个第一导电垫605上,并且一对第一导电垫605上的第二电容器797可以共用第一电介质层780、第一上电极790和第二上电极795。同样地,包括在一对第一导电垫605上的多个第二电容器797以及在基板100的第二区域II上的第二支撑结构的第二电容器结构可以形成去耦电容器结构。
可以在第一区域I和第二区域II上的第一电容器结构和第二电容器结构以及第二蚀刻停止层630上形成第二绝缘夹层,并且第一接触插塞820和第二接触插塞825(参见图11)可以穿过第二绝缘夹层形成以分别接触第一导电垫605的上表面,并且第一布线830和第二布线835可以形成为分别接触第一接触插塞820和第二接触插塞825的上表面。
上绝缘夹层和上布线可以进一步形成在第二绝缘夹层以及第一布线830和第二布线835上,从而可以完成半导体器件的制造。
包括多个第二电容器797的第二电容器结构可以通过分别连接到第一导电垫605且彼此间隔开的第一布线830和第二布线835接收源电压和地电压,并且可以去除基板100的第二区域II上的各种电路图案之间的噪声。
半导体器件可以具有以下结构特征。
参照图55、图59和图60,半导体器件可以包括:第一栅极结构170,其掩埋在包括单元区I和***电路区II的基板100的单元区I中并且每个都在第一方向D1上延伸;位线结构395,每个在基板100的单元区I上在第二方向D2上延伸;接触插塞结构475、500和549,在第二方向D2上设置在位线结构395之间;第一电容器结构,具有第一电容器和第一支撑结构736和738,每个第一电容器包括在接触插塞结构475、500和549中的对应接触插塞上的第三下电极753、在第三下电极753的表面上的第二电介质层783、以及在第二电介质层783的表面上的第一上电极结构793和796,第一支撑结构736和738接触并支撑第三下电极753的侧壁;一对导电垫605,在基板100的***电路区II上与基板100绝缘并由在基本平行于基板100的上表面的第三方向上延伸的第六绝缘层620分割;第二电容器结构,具有第二电容器以及第二支撑结构732和734,每个第二电容器包括在一对导电垫605的每个上在第一方向D1和第二方向D2上彼此间隔开的第一下电极750和第二下电极、在第一下电极750和第二下电极的表面上的第一电介质层780、以及在第一电介质层780的表面上的第二上电极结构790和795,第二支撑结构732和734接触并支撑第一下电极750和第二下电极的侧壁。
在示例实施方式中,第一下电极750可以与第六绝缘层620相邻地在第三方向上排列,并且第二下电极可以与第一下电极750在水平方向上间隔开。
在示例实施方式中,第二支撑结构732和734可以具有穿过其的第七开口73(参见图10)。第七开口73可以形成在第二下电极中的在水平方向上相邻的第二下电极之间,并且可以不形成在第一下电极750之间或第一下电极750中的一个与第二下电极中的相邻第二下电极之间。
在示例实施方式中,第一支撑结构736和738可以包括接触第三下电极753的中央侧壁的第三支撑图案736和接触第三下电极753的上侧壁的第四支撑图案738。第二支撑结构732和734可以包括接触第一下电极750和第二下电极的中央侧壁的第一支撑图案732以及接触第一下电极750和第二下电极的上侧壁的第二支撑图案734。
尽管已经参照本发明构思的示例实施方式示出和描述了本发明构思,但是本领域普通技术人员将理解,在不背离由所附权利要求阐述的本发明构思的精神和范围的情况下,可以对其进行在形式和细节上的各种改变。
本申请要求享有2021年12月13日在韩国知识产权局提交的韩国专利申请第10-2021-0177757号的优先权,该韩国专利申请的公开内容通过引用其全文在此合并。
Claims (20)
1.一种去耦电容器结构,包括:
在基板上的绝缘分割图案,所述绝缘分割图案在基本平行于所述基板的上表面的第一方向上延伸;
在所述基板上的第一导电垫和第二导电垫,所述第一导电垫在所述绝缘分割图案的第一侧,所述第二导电垫在所述绝缘分割图案的第二侧,所述第一侧和所述第二侧是在基本平行于所述基板的所述上表面且基本垂直于所述第一方向的第二方向上的相反侧;
在所述第一导电垫上的第一下电极组以及在所述第二导电垫上的第二下电极组,所述第一下电极组和所述第二下电极组在基本平行于所述基板的所述上表面的水平方向上彼此间隔开;
在所述第一下电极组和所述第二下电极组之间的支撑结构,所述支撑结构接触所述第一下电极组的第一侧壁和所述第二下电极组的第二侧壁并且将所述第一下电极组和所述第二下电极组彼此连接;
电介质层,在所述第一下电极组的第一表面、所述第二下电极组的第二表面以及所述支撑结构上;以及
在所述电介质层的表面上的上电极结构,
其中:
所述第一下电极组和所述第二下电极组中的每个包括:
在所述第一方向上排列并与所述绝缘分割图案相邻的第一下电极,以及
在所述水平方向上与所述第一下电极间隔开的第二下电极,
所述支撑结构限定了穿过所述支撑结构的开口,以及
所述开口形成在沿所述水平方向相邻的多个第二下电极之间,并且不形成在沿所述水平方向相邻的所述第一下电极之间或所述第一下电极中的任何一个与所述第二下电极中的与其相邻的第二下电极之间。
2.根据权利要求1所述的去耦电容器结构,其中所述第一下电极包括:
第一组,包括在所述第一方向上排列并与所述绝缘分割图案相邻的多个第一下电极;以及
第二组,包括在所述第一方向上排列的多个第一下电极,所述第二组在所述第二方向上与所述第一组间隔开。
3.根据权利要求1所述的去耦电容器结构,其中所述第一下电极的每个的宽度大于所述第二下电极中的至少一个的宽度。
4.根据权利要求1所述的去耦电容器结构,其中所述开口形成在沿所述水平方向相邻的二个至四个第二下电极之间。
5.根据权利要求1所述的去耦电容器结构,其中
所述开口是由所述支撑结构限定的多个开口中的一个,所述多个开口在所述水平方向上彼此间隔开,以及
所述多个开口中的与所述第一下电极相邻的第一开口的宽度大于所述多个开口中的在所述水平方向上与所述多个开口中的所述第一开口间隔开的第二开口的宽度。
6.根据权利要求1所述的去耦电容器结构,其中所述开口在俯视图中具有圆形或椭圆形的一部分的形状。
7.根据权利要求6所述的去耦电容器结构,其中所述开口在俯视图中具有椭圆的一部分的形状,以及
其中所述椭圆具有在所述第一方向上的短轴并且具有在所述第二方向上的长轴或者具有在第三方向上的长轴,所述第三方向相对于所述第一方向和所述第二方向具有锐角。
8.根据权利要求1所述的去耦电容器结构,其中所述支撑结构包括:
第一支撑图案,接触所述第一下电极和所述第二下电极的中央侧壁;以及
第二支撑图案,接触所述第一下电极和所述第二下电极的上侧壁。
9.根据权利要求1所述的去耦电容器结构,其中所述电介质层和所述上电极结构在所述开口中。
10.根据权利要求1所述的去耦电容器结构,其中所述上电极结构包括:
在所述电介质层的所述表面上的第一上电极;以及
在所述第一上电极的表面上的第二上电极。
11.根据权利要求10所述的去耦电容器结构,其中所述第一上电极包括金属氮化物,所述第二上电极包括掺有p型杂质的硅锗。
12.根据权利要求1所述的去耦电容器结构,其中所述导电垫包括在所述第二方向上彼此间隔开的第一导电垫和第二导电垫,以及
其中所述支撑结构共同接触所述第一下电极和所述第二下电极的所述侧壁并将所述第一下电极和所述第二下电极彼此连接。
13.根据权利要求12所述的去耦电容器结构,还包括分别在所述第一导电垫和所述第二导电垫上并电连接到所述第一导电垫和所述第二导电垫的第一布线和第二布线,
其中所述第一布线和所述第二布线被配置为分别接收源电压和地电压。
14.一种去耦电容器结构,包括:
在基板上的导电垫;
在所述导电垫的边缘部分上的第一下电极,所述第一下电极在基本平行于所述基板的上表面的第一方向上彼此间隔开;
在所述导电垫上的第二下电极,所述第二下电极在第二方向上与所述第一下电极间隔开,所述第二方向基本平行于所述基板的所述上表面并且基本垂直于所述第一方向,所述第二下电极在所述第一方向和所述第二方向上彼此间隔开;
支撑结构,接触所述第一下电极和所述第二下电极的侧壁并将所述第一下电极和所述第二下电极彼此连接;
在所述第一下电极的表面、所述第二下电极的表面、以及所述支撑结构的表面上的电介质层;以及
在所述电介质层的表面上的上电极结构,
其中所述支撑结构接触所述第一下电极中的每个的至少一个侧壁并且不接触所述第二下电极中的与其他第二下电极相邻的第二下电极的侧壁。
15.根据权利要求14所述的去耦电容器结构,其中所述第一下电极包括在所述第二方向上彼此间隔开的第一组第一下电极和第二组第一下电极,所述第一组第一下电极和所述第二组第一下电极中的每个包括在所述第一方向上排列的多个第一下电极。
16.根据权利要求14所述的去耦电容器结构,其中所述第一下电极的每个的宽度大于所述第二下电极的至少一个的宽度。
17.根据权利要求14所述的去耦电容器结构,其中所述支撑结构包括:
第一支撑图案,接触所述第一下电极和所述第二下电极的中央侧壁;以及
第二支撑图案,接触所述第一下电极和所述第二下电极的上侧壁。
18.根据权利要求14所述的去耦电容器结构,其中所述上电极结构包括:
在所述电介质层的所述表面上的第一上电极;以及
在所述第一上电极的表面上的第二上电极。
19.一种半导体器件,包括:
在基板中的栅极结构,所述基板包括单元区和***电路区,所述栅极结构中的每个在所述基板的所述单元区中在基本平行于所述基板的上表面的第一方向上延伸;
在所述基板的所述单元区上的位线结构,所述位线结构中的每个在基本平行于所述基板的所述上表面且与所述第一方向交叉的第二方向上延伸;
接触插塞结构,在所述第二方向上设置在所述基板上的所述位线结构中的两个之间;
第一电容器结构,包括:
第一电容器,每个第一电容器包括:
在所述接触插塞结构的每个上的第一下电极;
在所述第一下电极的表面上的第一电介质层;以及
在所述第一电介质层的表面上的第一上电极结构;以及
第一支撑结构,接触所述第一下电极的侧壁并支撑所述第一下电极;
一对导电垫,在所述基板的所述***电路区上并与所述基板电绝缘,所述导电垫通过绝缘分割图案彼此间隔开,所述绝缘分割图案在基本平行于所述基板的所述上表面的第三方向上延伸;以及
第二电容器结构,包括:
第二电容器,所述第二电容器中的每个包括:
在所述一对导电垫的每个上彼此间隔开的第二下电极和第三下电极;
在所述第二下电极的表面和所述第三下电极的表面上的第二电介质层;以及
在所述第二电介质层的表面上的第二上电极结构;以及
第二支撑结构,接触所述第二下电极和所述第三下电极的侧壁并支撑所述第二下电极和所述第三下电极,
其中:
所述支撑结构限定穿过所述支撑结构的开口,以及
所述开口形成在沿水平方向相邻的多个第三下电极之间,并且不形成在所述第二下电极之间或所述第二下电极中的一个和所述第三下电极中的与其相邻的一个第三下电极之间。
20.根据权利要求19所述的半导体器件,其中:
所述第一支撑结构包括:
第一支撑图案,接触所述第一下电极的中央侧壁;以及
第二支撑图案,接触所述第一下电极的上侧壁,以及
所述第二支撑结构包括:
第三支撑图案,接触所述第二下电极和所述第三下电极的中央侧壁;以及
第四支撑图案,接触所述第二下电极和所述第三下电极的上侧壁。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210177757A KR20230089266A (ko) | 2021-12-13 | 2021-12-13 | 디커플링 커패시터 구조물 및 이를 포함하는 반도체 장치 |
KR10-2021-0177757 | 2021-12-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116264819A true CN116264819A (zh) | 2023-06-16 |
Family
ID=86694317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211596593.3A Pending CN116264819A (zh) | 2021-12-13 | 2022-12-12 | 去耦电容器结构及包括其的半导体器件 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230189511A1 (zh) |
KR (1) | KR20230089266A (zh) |
CN (1) | CN116264819A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230016914A (ko) * | 2021-07-27 | 2023-02-03 | 삼성전자주식회사 | 반도체 소자 |
-
2021
- 2021-12-13 KR KR1020210177757A patent/KR20230089266A/ko unknown
-
2022
- 2022-09-15 US US17/945,542 patent/US20230189511A1/en active Pending
- 2022-12-12 CN CN202211596593.3A patent/CN116264819A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230189511A1 (en) | 2023-06-15 |
TW202324698A (zh) | 2023-06-16 |
KR20230089266A (ko) | 2023-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11380700B2 (en) | Vertical memory devices | |
US20230354594A1 (en) | Vertical memory devices | |
US11678478B2 (en) | Semiconductor devices | |
US10439048B2 (en) | Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices | |
US11778826B2 (en) | Vertical memory devices | |
US20220310651A1 (en) | Vertical memory device | |
US20210320125A1 (en) | Vertical memory devices | |
US20240155830A1 (en) | Semiconductor devices and methods of manufacturing the same | |
CN113764425A (zh) | 垂直存储器装置 | |
US11678485B2 (en) | Vertical memory devices | |
US20230189511A1 (en) | Decoupling capacitor structure and semiconductor device including the same | |
US11244900B2 (en) | Wiring structures having a metal pattern intersection portion | |
TWI843223B (zh) | 去耦電容結構和包括其的半導體裝置 | |
TWI814592B (zh) | 半導體裝置 | |
US20230255013A1 (en) | Capacitor structure and semiconductor device including the same | |
US20240172421A1 (en) | Semiconductor devices | |
US11706919B2 (en) | Vertical memory devices | |
US20220406713A1 (en) | Semiconductor devices | |
KR20230059272A (ko) | 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |