CN116261366A - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
CN116261366A
CN116261366A CN202310162416.2A CN202310162416A CN116261366A CN 116261366 A CN116261366 A CN 116261366A CN 202310162416 A CN202310162416 A CN 202310162416A CN 116261366 A CN116261366 A CN 116261366A
Authority
CN
China
Prior art keywords
transistor
display panel
line
gate
conductive structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310162416.2A
Other languages
English (en)
Inventor
柴慧平
黄高军
张琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202310162416.2A priority Critical patent/CN116261366A/zh
Publication of CN116261366A publication Critical patent/CN116261366A/zh
Priority to US18/421,438 priority patent/US20240164162A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例提供一种显示面板和显示装置。显示面板包括衬底、位于衬底一侧的选通线和像素，像素包括像素电路；选通线沿第一方向延伸，像素电路包括功能晶体管，功能晶体管包括图形化的导电结构，功能晶体管的栅极位于导电结构中；其中，导电结构通过过孔与选通线电连接，选通线所在膜层的方阻小于导电结构所在膜层的方阻。本发明能够保证功能晶体管的特性性能，同时还能够降低选通线传输信号的压降、提升显示均一性。

Description

显示面板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板和显示装置。
背景技术
OLED(Organic Light-Emitting Diode)，有机发光二极管，具有自发光、亮度高、功耗低、响应快、清晰度高、柔性好、发光效率高等优点，能满足消费者对显示技术的新需求。现有的OLED显示面板多采用有源驱动的方式进行驱动，在显示面板中设置有像素电路，多条信号线连接到像素电路。目前由于部分信号线上负载较大，影响了显示均一性。
发明内容
本发明实施例提供一种显示面板和显示装置，以解决提升显示均一性的技术问题。
第一方面，本发明实施例提供一种显示面板，显示面板包括衬底、位于所述衬底一侧的选通线和像素，所述像素包括像素电路；所述选通线沿第一方向延伸，所述像素电路包括功能晶体管，所述功能晶体管包括图形化的导电结构，所述功能晶体管的栅极位于所述导电结构中；其中，
所述导电结构通过过孔与所述选通线电连接，所述选通线所在膜层的方阻小于所述导电结构所在膜层的方阻。
第二方面，基于同一发明构思，本发明实施例还提供一种显示装置，包括本发明任一实施例提供的显示面板。
本发明实施例提供的显示面板和显示装置，具有如下有益效果：设置像素电路中功能晶体管包括图形化的导电结构，功能晶体管的栅极位于导电结构中，导电结构通过过孔与选通线电连接，并且设置选通线所在膜层的方阻小于导电结构所在膜层的方阻，能够减小选通线的电阻，从而降低选通线传输信号的压降。本发明实施例中导电结构的设置确保了功能晶体管的特性性能，同时还能够降低选通线传输信号的压降、提升显示均一性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种显示面板中像素电路示意图；
图2为本发明实施例提供的另一种显示面板的像素电路示意图；
图3为本发明实施例提供的另一种显示面板示意图；
图4为图3中切线A-A′位置处一种截面示意图；
图5为本发明实施例提供的另一种显示面板示意图；
图6为本发明实施例提供的另一种显示面板示意图；
图7为图5中像素电路位置处膜层拆解示意图；
图8为图5中切线B-B′位置处一种截面示意图；
图9为本发明实施例提供的另一种显示面板中像素电路示意图；
图10为本发明实施例提供的另一种显示面板示意图；
图11为本发明实施例提供的另一种显示面板示意图；
图12为本发明实施例提供的另一种显示面板示意图；
图13为本发明实施例提供的另一种显示面板示意图；
图14为本发明实施例提供的另一种显示面板示意图；
图15为本发明实施例提供的另一种显示面板示意图；
图16为本发明实施例提供的另一种显示面板示意图；
图17为本发明实施例提供的另一种显示面板简化示意图；
图18为本发明实施例提供的另一种显示面板示意图；
图19为图18中切线C-C′位置处一种截面示意图；
图20为本发明实施例提供的另一种显示面板示意图；
图21为本发明实施例提供的一种显示装置示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
本发明实施例提供一种显示面板，显示面板包括像素，像素包括发光器件和像素电路，发光器件与像素电路电连接。发光器件为有机发光器件或者无机发光器件。图1为本发明实施例提供的一种显示面板中像素电路示意图，如图1所示，像素电路10包括驱动晶体管Tm、数据写入晶体管M1、电极复位晶体管M2、栅极复位晶体管M3、阈值补偿晶体管M4、第一发光控制晶体管M5和第二发光控制晶体管M6，驱动晶体管Tm串联在第一发光控制晶体管M5和第二发光控制晶体管M6之间，驱动晶体管Tm的栅极连接第一节点N1、驱动晶体管Tm的第一极连接第二节点N2、驱动晶体管Tm的第二极连接第三节点N3，栅极复位晶体管M3连接到第一节点N1，数据写入晶体管M1和第一发光控制晶体管M5连接到第二节点N2，阈值补偿晶体管M4串联在第一节点N1和第三节点N3之间，第二发光控制晶体管M6的第一极连接第三节点N3、第二发光控制晶体管M6的第二极连接第四节点N4，电极复位晶体M2管连接到第四节点N4，发光器件PD的一个电极连接到第四节点N4、另一个电极接收负极电源信号Pvee。其中，数据写入晶体管M1的栅极和阈值补偿晶体管M4的栅极接收扫描信号S1，栅极复位晶体管M3的栅极和电极复位晶体管M2的栅极接收扫描信号S2，第一发光控制晶体管M5的栅极和第二发光控制晶体管M6的栅极接收发光控制信号Emit。为了对像素电路10进行驱动，在显示面板中需要设置扫描线和发光控制线，扫描线提供扫描信号，发光控制线提供发光控制信号。另外还需要设置提供复位信号Ref的复位信号线，提供数据信号Data的数据线，提供正极电源信号Pvdd的正极电源线。像素电路10中存储电容Cst的一个极板连接到第一节点N1、另一个极板连接正极电源信号Pvdd。
图1中示意像素电路10中各晶体管均为p型晶体管，在另一些实施方式中，像素电路10中各晶体管均为n型晶体管。
另外，图1中示意电极复位晶体管M2和栅极复位晶体管M3接收相同的复位信号Ref。在另一些实施方式中，栅极复位晶体管M3接收第一复位信号，电极复位晶体管M2接收第二复位信号，第一复位信号和第二复位信号的电压值不同。
显示面板中还设置有扫描驱动电路和发光移位电路，扫描驱动电路和发光移位电路分别包括级联的多个移位寄存器。扫描驱动电路中级联的移位寄存器用于顺次输出扫描信号，发光移位电路中级联的移位寄存器用于顺次输出发光控制信号。图1中示意复位晶体管M2和栅极复位晶体管M3接收同一个扫描信号，则复位晶体管M2和栅极复位晶体管M3连接扫描驱动电路中同一级移位寄存器。在另一些实施方式中，复位晶体管M2和栅极复位晶体管M3分别连接到扫描驱动电路中相邻两级移位寄存器，则复位晶体管M2和栅极复位晶体管M3分别接收相邻两级移位寄存器依次输出的扫描信号。
在一些实施方式中，图2为本发明实施例提供的另一种显示面板的像素电路示意图，如图2所示，像素电路10中栅极复位晶体管M3和阈值补偿晶体管M4为n型晶体管，其余晶体管均为p型晶体管。其中，栅极复位晶体管M3和阈值补偿晶体管M4的有源层包含金属氧化物，比如铟镓锌氧化物，其余晶体管的有源层包含硅。如此设置，使得栅极复位晶体管M3和阈值补偿晶体管M4在关态下的漏流较小，能够减小栅极复位晶体管M3和阈值补偿晶体管M4向第一节点N1的漏流，从而稳定第一节点N1的电位，改善低频和阳光下抖屏的问题。另外，图2中示意栅极复位晶体管M3接收第一复位信号Ref1，电极复位晶体管M2接收第二复位信号Ref2，第一复位信号Ref1和第二复位信号Ref2的电压值不同。数据写入晶体管M1的栅极接收扫描信号Sp1，阈值补偿晶体管M4的栅极接收扫描信号Sn2，栅极复位晶体管M3的栅极接收扫描信号Sn1，电极复位晶体管M2的栅极接收扫描信号Sp2，扫描信号Sn1和扫描信号Sn2由一组移位驱动电路中相邻的两级移位寄存器提供，扫描信号Sp1和扫描信号Sp2由另一组移位驱动电路中相邻的两级移位寄存器提供。
在另一些实施方式中，像素电路10中栅极复位晶体管M3和阈值补偿晶体管M4中一者为n型晶体管，其余晶体管为p型晶体管，在此不再附图示意。
在显示面板中像素电路10呈行列式阵列排布，多个像素电路10在行方向上排列成像素电路行，且多个像素电路10在列方向上排列成像素电路列。一条扫描线连接行方向排列的多个像素电路10，扫描线上的负载较大、压降大，影响了显示均一性。
为了提升显示均一性，本发明实施例提供另一种显示面板，设置像素电路中部分晶体管的栅极和为该栅极提供信号的选通线位于不同层，且选通线所在膜层的方阻小于与其连接的栅极所在膜层的方阻，从而减小选通线传输信号的压降，以提升显示均一性。
在一些实施方式中，图3为本发明实施例提供的另一种显示面板示意图。图4为图3中切线A-A′位置处一种截面示意图。图3示意出了显示面板中的一些信号线以及第i个像素电路行中的一个像素电路10，i为大于等于2的整数，像素电路10中各晶体管及各晶体管之间的连接关系可参考上述图1实施例进行理解。如图3所示，数据写入晶体管M1的栅极和阈值补偿晶体管M4的栅极与扫描线S1_i电连接，电极复位晶体管M2的栅极和栅极复位晶体管M3的栅极与扫描线S2_i电连接，第一发光控制晶体管M5的栅极和第二发光控制晶体管M6的栅极与发光控制线Emit_i电连接。其中，与扫描线S2_i电连接的电极复位晶体管M2开启后对第i-1个像素电路行中像素电路10所连接的发光器件进行复位。扫描线S1_i和扫描线S2_i分别连接到同一个移位驱动电路的相邻两级移位寄存器。另外，图3中还示意出了正极电源线Pvdd和数据线Data，正极电源线Pvdd与正极电源信号Pvdd采用相同的标记，数据线Data和数据信号Data采用相同的标记。复位信号线Ref提供复位信号Ref。
如图3所示，选通线X沿第一方向a延伸，像素电路10包括功能晶体管TG，功能晶体管TG包括图形化的导电结构TGg，功能晶体管TG的栅极位于导电结构TGg中；图形化的导电结构TGg即导电结构TGg在其所在膜层中为孤立岛状结构。比如至少在相邻的两个像素电路中具有相同功能的功能晶体管TG所包括的导电结构TGg不直接接触连接。其中，选通线X所在膜层的方阻小于导电结构TGg所在膜层的方阻。如图4所示，选通线X和功能晶体管TG位于衬底00的一侧，导电结构TGg通过过孔V与选通线X电连接。可以理解，晶体管包括栅极和有源层，有源层包括源极区、漏极区和沟道区，沟道区连接在源极区和漏极区之间，其中，栅极和有源层的沟道区交叠。
图3中示意功能晶体管TG包括数据写入晶体管M1、阈值补偿晶体管M4、电极复位晶体管M2和栅极复位晶体管M3。在另一些实施方式中，功能晶体管TG包括数据写入晶体管M1、阈值补偿晶体管M4、电极复位晶体管M2和栅极复位晶体管M3中部分晶体管，在此不再附图示意。
在现有技术中通常设置选通线和与其连接的晶体管的栅极位于同层，将选通线中部分线段复用为与其连接的晶体管的栅极，即选通线的材料和晶体管的栅极的材料相同。而本发明实施例中设置功能晶体管TG包括图形化的导电结构TGg，功能晶体管TG的栅极位于导电结构TGg中，导电结构TGg通过过孔与选通线X电连接，并且设置选通线X所在膜层的方阻小于导电结构TGg所在膜层的方阻，能够减小选通线X的电阻，从而降低选通线X传输信号的压降。本发明实施例中导电结构TGg的设置确保了功能晶体管TG的特性性能，同时还能够降低选通线X传输信号的压降、提升显示均一性。
在一些实施方式中，如图4所示，显示面板包括位于衬底00一侧的第一半导体层01、栅极金属层02、电容金属层03、第一金属层04和第二金属层05。第一半导体层01、栅极金属层02、电容金属层03、第一金属层04和第二金属层05依次远离衬底00设置。其中，功能晶体管TG的有源层位于第一半导体层01，功能晶体管TG的导电结构TGg位于栅极金属层02，选通线X位于第一金属层04。驱动晶体管Tm的有源层位于第一半导体层01，驱动晶体管Tm的栅极位于栅极金属层02，驱动晶体管Tm的栅极复用为存储电容Cst的一个极板，存储电容Cst的另一个极板位于电容金属层03。正极电源线Pvdd位于第二金属层05，存储电容Cst的位于电容金属层03的极板通过过孔连接到正极电源线Pvdd。
在一些实施方式中，栅极金属层02的材料包括钼，第一金属层04的材料包括铝和钛，则选通线X的材料包括铝和钛，导电结构TGg的材料包括钼。其中，第一金属层04为钛/铝/钛三层金属堆叠的结构。可选的，电容金属层03和栅极金属层02的材料相同，第二金属层05和第一金属层04的材料相同。
在另一些实施方式中，图5为本发明实施例提供的另一种显示面板示意图。图5示意出了显示面板中的一些信号线以及第i个像素电路行中的一个像素电路10，i为大于等于2的整数，像素电路10中各晶体管及各晶体管之间的连接关系可参考上述图2实施例进行理解。如图5所示，数据写入晶体管M1的栅极与扫描线Sp1_i电连接，电极复位晶体管M2的栅极与扫描线Sp2_i电连接，栅极复位晶体管M3的栅极与扫描线Sn1_i电连接，阈值补偿晶体管M4的栅极与扫描线Sn2_i电连接，发光控制线Emit_i第一发光控制晶体管M5的栅极和第二发光控制晶体管M6的栅极与发光控制线Emit_i电连接。其中，扫描线Sp1_i和扫描线Sp2_i分别连接到同一个移位驱动电路的相邻两级移位寄存器，扫描线Sn1_i和扫描线Sn2_i分别连接到同一个移位驱动电路的相邻两级移位寄存器。图5中还示意出了正极电源线Pvdd和数据线Data，正极电源线Pvdd与正极电源信号Pvdd采用相同的标记，数据线Data和数据信号Data采用相同的标记。
如图5所示，选通线X沿第一方向a延伸，像素电路10包括功能晶体管TG，功能晶体管TG包括导电结构TGg，功能晶体管TG的栅极位于导电结构TGg中。图5中示意功能晶体管TG包括栅极复位晶体管M3、阈值补偿晶体管M4、数据写入晶体管M1和电极复位晶体管M2。图5中右侧小图示出了数据写入晶体管M1的导电结构TGg。其中，选通线X所在膜层的方阻小于导电结构TGg所在膜层的方阻，导电结构TGg通过绝缘层的过孔与选通线X电连接。
本发明实施例中设置功能晶体管TG包括导电结构TGg，导电结构TGg通过过孔与选通线X电连接，并且设置选通线X所在膜层的方阻小于导电结构TGg所在膜层的方阻，能够减小选通线X的电阻，从而降低选通线X传输信号的压降。导电结构TGg的设置确保了功能晶体管TG的特性性能，同时利用方阻较小的膜层制作选通线X能够降低选通线X传输信号的压降、提升显示均一性。
在一些实施方式中，结合图3和图4来看，在垂直于衬底00所在平面方向e上，功能晶体管TG的栅极和与其连接的选通线X至少部分交叠。功能晶体管TG的栅极即导电结构TGg中与有源层交叠的部分。如此设置能够节省显示面板中的布线空间。
如图4所示，导电结构TGg位于栅极金属层02、选通线X位于第一金属层04。在垂直于衬底00所在平面方向e上，栅极金属层02和第一金属层04之间间隔的绝缘层的厚度较小。在一些实施方式中，沿垂直于衬底00所在平面方向e上，设置选通线X覆盖与其连接的导电结构TGg，这样设置能够避免在导电结构TGg之上制作的选通线X产生爬坡造成不平坦。
在另一些实施方式中，沿垂直于衬底00所在平面方向e上，设置导电结构TGg和与其连接的选通线X至少部分不交叠。换句话说，导电结构TGg和与其连接的选通线X存在错位，如此能够降低显示面板的透光率。
在一些实施方式中，像素电路10包括第一晶体管，第一晶体管的有源层包含硅，像素电路10中各晶体管均为第一晶体管，功能晶体管TG包括至少一个第一晶体管。图3实施例中示意功能晶体管TG包括数据写入晶体管M1、阈值补偿晶体管M4、电极复位晶体管M2和栅极复位晶体管M3共四个第一晶体管。在另一些实施方式中，功能晶体管TG包括数据写入晶体管M1、阈值补偿晶体管M4、电极复位晶体管M2、栅极复位晶体管M3中的一个、两个或三个，在此不再附图示意。
在另一些实施方式中，图6为本发明实施例提供的另一种显示面板示意图，如图6所示，功能晶体管TG还包括第一发光控制晶体管M5和第二发光控制晶体管M6，选通线X包括发光控制线。即第一发光控制晶体管M5和第二发光控制晶体管M6均包括导电结构TGg，导电结构TGg通过过孔连接到发光控制线Emit_i。
在另一些实施方式中，像素电路10包括第一晶体管和第二晶体管，第一晶体管的有源层包含硅，第二晶体管的有源层包含金属氧化物，功能晶体管包括至少一个第一晶体管和至少一个第二晶体管。图5实施例中，阈值补偿晶体管M4和栅极复位晶体管M3为第二晶体管，其余晶体管为第一晶体管。图5实施例示意功能晶体管TG包括数据写入晶体管M1、阈值补偿晶体管M4、电极复位晶体管M2和栅极复位晶体管M3，即功能晶体管TG包括两个第一晶体管和两个第二晶体管。
在另一些实施方式中，功能晶体管TG包括数据写入晶体管M1、阈值补偿晶体管M4，栅极复位晶体管M3和电极复位晶体管M2中至少一个，且数据写入晶体管M1和电极复位晶体管M2的有源层包括硅，阈值补偿晶体管M4和栅极复位晶体管M3的有源层包含金属氧化物，在此不再附图示意。
在一些实施方式中，图7为图5中像素电路位置处膜层拆解示意图。可以结合图7对图5示意的像素电路进行理解。如图7所示，显示面板包括位于衬底00之上的第一半导体层01、栅极金属层02、电容金属层03、第一金属层04、第二金属层05、第二半导体层06以及第二栅极金属层07。其中，第一半导体层01、栅极金属层02、电容金属层03、第二半导体层06、第二栅极金属层07、第一金属层04、第二金属层05依次远离衬底00设置。栅极复位晶体管M3和阈值补偿晶体管M4为n型晶体管，其余晶体管均为p型晶体管。栅极复位晶体管M3和阈值补偿晶体管M4的有源层位于第二半导体层06，其余晶体管的有源层位于第一半导体层01。
图5实施例中，第一晶体管包括数据写入晶体管M1、电极复位晶体管M2、第一发光控制晶体管M5和第二发光控制晶体管M6，第二晶体管包括阈值补偿晶体管M4和栅极复位晶体管M3，其中，功能晶体管TG包括数据写入晶体管M1、电极复位晶体管M2、阈值补偿晶体管M4和栅极复位晶体管M3。图5中示出了数据写入晶体管M1的图形化的导电结构TGg。选通线X包括第一选通线1X和第二选通线2X，第一晶体管的导电结构通过过孔与第一选通线1X电连接；第二晶体管的导电结构通过过孔与第二选通线2X电连接。其中，第一选通线1X和第二选通线2X位于同层。结合图7来看第一选通线1X和第二选通线2X均位于第一金属层04。本发明实施例中，功能晶体管TG包括第一晶体管和第二晶体管两种类型的晶体管，第一选通线1X连接到第一晶体管的导电结构，第二选通线2X连接到第二晶体管的导电结构，设置第一选通线1X和第二选通线2X延伸方向相同且位于同层、则两者能够在同一工艺制程中制作，能够简化工艺制程。
在一些实施方式中，如图5和图7所示，第二晶体管包括阈值补偿晶体管M4和栅极复位晶体管M3，以阈值补偿晶体管M4为例进行说明。图8为图5中切线B-B′位置处一种截面示意图。如图8所示，阈值补偿晶体管M4的导电结构包括第一导电结构1TGg和第二导电结构2TGg；阈值补偿晶体管M4的第一栅极位于第一导电结构1TGg中，阈值补偿晶体管M4的第二栅极位于第二导电结构2TGg中。阈值补偿晶体管M4(即第二晶体管)的有源层位于第二半导体层06，沿垂直于衬底00所在平面方向e上，第一导电结构1TGg和第二导电结构2TGg分别位于阈值补偿晶体管M4(即第二晶体管)的有源层的两侧。结合图5来看，第二选通线2X包括第一子选通线2Xa和第二子选通线2Xb，第一导电结构1TGg通过过孔O1与第一子选通线2Xa电连接，第二导电结构2TGg通过过孔O2与第二子选通线2Xb电连接。另外，由图7也可以看出，栅极复位晶体管M3导电结构包括第一导电结构1TGg和第二导电结构2TGg，栅极复位晶体管M3的第一导电结构1TGg和阈值补偿晶体管M4的第一导电结构1TGg位于同层，栅极复位晶体管M3的第二导电结构2TGg和阈值补偿晶体管M4的第二导电结构2TGg位于同层。该实施方式中设置第二晶体管为双栅晶体管，能够提升第二晶体管的特性性能。并且针对第一个第二晶体管设置两条子选通线分别与两个导电结构进行连接，能够进一步降低第二选通线2X上传输信号的压降，提升显示均一性。
在一些实施方式中，如图5所示，第二晶体管包括阈值补偿晶体管M4和栅极复位晶体管M3，阈值补偿晶体管M4包括第一导电结构1TGg和第二导电结构2TGg，栅极复位晶体管M3包括第一导电结构1TGg和第二导电结构2TGg。其中，对于第一个第二晶体管来说，第一导电结构1TGg与第一子选通线2Xa之间的过孔、以及第二导电结构2TGg与第二子选通线2Xb之间的过孔位于第二晶体管的有源层的同一侧，第二晶体管的有源层位于第二半导体层06(如图7中的示意)。该实施方式中，设置第二晶体管为双栅晶体管，能够提升第二晶体管的特性性能。并且设置第二晶体管中两个导电结构与选通线X连接的两个过孔位于有源层的同一侧，则在第一方向a上第二晶体管所占用的宽度较小，能够节省空间，有利于提升像素电路中各结构排布紧密性。
在一些实施方式中，结合图7和图8来看，存储电容Cst的第一极板C1与驱动晶体管Tm的栅极位于同层，存储电容Cst的第二极板C2位于第一极板C1的远离衬底00的一侧。对于阈值补偿晶体管M4来说，阈值补偿晶体管M4的第一导电结构1TGg位于第二极板C2的远离衬底00的一侧，第二导电结构2TGg与第二极板C2位于同层。
如图5所示，阈值补偿晶体管M4为第二晶体管中的第一子晶体管，第一子晶体管。结合图7来看，对于阈值补偿晶体管M4的第一导电结构1TGg和第二导电结构2TGg来说：在第二方向b上，第一导电结构1TGg位于第二导电结构2TGg和存储电容Cst的第二极板C2之间，第二方向b与第一方向a交叉，且第二方向b平行于衬底00所在平面。结合图7来看阈值补偿晶体管M4的第二导电结构2TGg与存储电容Cst的第二极板C2均位于电容金属层03，在像素电路10的平面布线图中设置第一导电结构1TGg位于第二导电结构2TGg和存储电容Cst的第二极板C2之间，则在第二方向b上第一导电结构1TGg与第二极板C2之间的距离可以比较小，由此能够节省像素电路10在第二方向b上的布线空间。
在一些实施方式中，结合图5、图7和图8来看，显示面板还包括覆盖部20，覆盖部20位于驱动晶体管Tm的远离衬底00的一侧；在垂直于衬底00所在平面方向e上，覆盖部20与驱动晶体管Tm的有源层w交叠，图7中示意出了驱动晶体管Tm的有源层w位于第一半导体层01。设置覆盖部20对驱动晶体管Tm的有源层w进行交叠覆盖，覆盖部20采用金属材料制作能够具有一定的遮挡光线的能力，覆盖部20能够阻挡光线射向驱动晶体管Tm的有源层w，从而能够保证驱动晶体管Tm特性稳定，保证显示效果。在第二方向b上，覆盖部20与第一子选通线2Xa相邻；覆盖部20的靠近第一子选通线2Xa的一端具有缺口K，缺口K部分环绕第一导电结构1TGg和第一子选通线2Xa之间的过孔O1。设置覆盖部20具有缺口K，在覆盖部20与选通线X位于同层制作时，能够保证覆盖部20与第一子选通线2Xa之间具有安全距离。
在一些实施方式中，结合图5和图7来看，显示面板包括用于传输数据信号的数据线Data，像素电路包括数据接收端DD，数据写入晶体管M1连接到数据接收端DD，数据接收端DD与第一晶体管的有源层位于同层，即数据接收端DD位于第一半导体层01；数据接收端DD与数据线Data通过第一过孔V1连接。
第二晶体管包括第二子晶体管，第二子晶体管包括导电结构TGg；第二选通线2X包括绕线选通线，绕线选通线与第二子晶体管的导电结构TGg电连接。图5中示意栅极复位晶体管M3为第二晶体管中的第二子晶体管，第二选通线2X中的第一子选通线2Xa为绕线选通线2Xr，绕线选通线2Xr与栅极复位晶体管M3的第一导电结构1TGg电连接。其中，绕线选通线2Xr在第一过孔V1的一侧半环绕第一过孔V1绕线设置。
由图7可以看出，数据接收端DD位于第一半导体层01，数据线Data位于第二金属层05，数据线Data与数据接收端DD之间间隔多个导电层，数据线Data与数据接收端DD之间绝缘层厚度较大，则第一过孔V1的打孔深度较大，为了保证数据线Data与数据接收端DD之间的连接性能，需要设计第一过孔V1的面积满足一定要求。设置绕线选通线2Xr在第一过孔V1周边进行绕线走线，适应第一过孔V1的位置对绕线选通线2Xr的线形进行设计，有利于像素电路10中布线排布的紧密性，能够节省布线空间。
在一些实施方式中，图9为本发明实施例提供的另一种显示面板中像素电路示意图。如图9所示，像素电路10包括偏置晶体管M7，偏置晶体管M7用于调整驱动晶体管Tm的偏置状态，偏置晶体管M7连接到第二节点N2。偏置晶体管M7的栅极接收扫描信号Sp3，偏置晶体管M7的第一端接收偏置信号Dvh，偏置晶体管M7的第二端连接到第二节点N2。其中，偏置晶体管M7为p型晶体管。可以结合图2对图9实施例进行理解，图9实施例中栅极复位晶体管M3和阈值补偿晶体管M4为n型晶体管，其余晶体管为p型。偏置晶体管M7的设置能够调整驱动晶体管Tm的偏置状态，改善驱动晶体管Tm的阈值漂移问题，提升显示效果。
在另一些实施方式中，偏置晶体管M7连接到第三节点N3，在此不再附图示意。
在一些实施方式中，偏置晶体管M7包括导电结构，即第一晶体管包括偏置晶体管M7。图10为本发明实施例提供的另一种显示面板的示意图，图10示意出了显示面板中的一些信号线以及第i个像素电路行中的一个像素电路10，像素电路10中各晶体管及各晶体管之间的连接关系可参考上述图9实施例进行理解。如图10所示，显示面板包括沿第一方向a延伸的扫描线Sp3_i和偏置信号线Dvh(偏置信号线Dvh和偏置信号Dvh采用了相同的附图标记)，偏置信号线Dvh向偏置晶体管M7提供偏置信号Dvh。偏置晶体管M7包括导电结构TGg，导电结构TGg通过过孔与选通线X电连接。结合图8实施例中示意膜层结构进行理解，其中，偏置晶体管M7的有源层位于第一半导体层01，偏置晶体管M7的导电结构TGg位于栅极金属层02，与偏置晶体管M7的导电结构TGg电连接的选通线X位于第一金属层04，第一金属层04的方阻小于栅极金属层02的方阻。该实施方式中设置有偏置晶体管M7，偏置晶体管M7能够调整驱动晶体管Tm的偏置状态，改善驱动晶体管Tm的阈值漂移问题，提升显示效果。同时设置偏置晶体管M7包括导电结构TGg，并设置扫描线Sp3_i所在膜层的方阻小于导电结构TGg所在膜层的方阻，能够减小扫描线Sp3_i的电阻，从而降低扫描线Sp3_i传输信号的压降。该实施方式确保了偏置晶体管M7的特性性能，同时还能够降低扫描线Sp3_i传输信号的压降、提升显示均一性。
在另一些实施方式中，在同一个像素电路10中偏置晶体管M7的栅极与电极复位晶体管M2的栅极接收相同的信号。图11为本发明实施例提供的另一种显示面板示意图，如图11所示，功能晶体管TG包括偏置晶体管M7和电极复位晶体管M2；偏置晶体管M7的栅极和电极复位晶体管M2的栅极均接收扫描线Sp3提供的扫描信号，偏置晶体管M7的导电结构(图11中未标示)与电极复位晶体管M2的导电结构(图11中未标示)连接到同一条选通线X。如此设置能够节省显示面板中布置选通线X的条数，从而节省显示面板的布线空间。
在另一些实施方式中，图12为本发明实施例提供的另一种显示面板示意图，图12中示意出了第i个像素电路行中的在第一方向a排列的三个像素电路10。如图12所示，功能晶体管TG包括偏置晶体管M7和电极复位晶体管M2；偏置晶体管M7的导电结构TGg与电极复位晶体管M2的导电结构TGg连接到同一条选通线X，在一个像素电路10中：偏置晶体管M7的导电结构TGg和电极复位晶体管M2的导电结构TGg为一体的结构。换句话说，一个像素电路10中的偏置晶体管M7和电极复位晶体管M2共用一个导电结构TGg。由图12可以看出，相邻像素电路10中偏置晶体管M7和电极复位晶体管M2共用的导电结构TGg相互孤立不连续，通过选通线X向每个像素电路10中的导电结构TGg分别提供信号。
在一些实施方式中，如图12所示的，偏置晶体管M7和电极复位晶体管M2共用的导电结构TGg通过一个过孔与选通线X电连接。如此设置能够减少显示面板的打孔数量，有利于节省显示面板的布线空间。
在另一些实施方式中，显示面板包括延伸方向相互交叉的复位信号线和辅助信号线，像素电路10与复位信号线连接，辅助信号线与复位信号线交叉电连接；复位信号线所在膜层位于辅助信号线所在膜层的靠近衬底00的一侧，辅助信号线所在膜层位于选通线X所在膜层的远离衬底00的一侧。显示面板中设置有复位信号线，复位信号线用于向像素电路10提供复位信号，设置辅助信号线与复位信号线交叉且电连接，显示面板中多条复位信号线和多条辅助信号线交叉形成网格状走线，能够降低传输复位信号的压降，提升面内复位信号的均一性，从而有利于提升显示均一性。并且设置辅助信号线所在膜层位于选通线X所在膜层的远离衬底00的一侧，能够使得选通线X所在膜层距衬底00的距离较近，也就使得选通线X所在膜层距导电结构TGg所在膜层的距离较近，则导电结构TGg和选通线X之间连接的过孔的打孔深度不会过大、打孔的面积尺寸也不会多大，有利于保证导电结构TGg和选通线X之间过孔连接的良率，还能够减小过孔占用的面积，避免影响显示面板中的布线空间。
本发明实施例中复位信号线和辅助信号线均采用金属膜层制作，相比于半导体材料来说金属材料的电阻率更小，采用金属材料制作复位信号线和辅助信号线，能够使得传输复位信号的压降减小，有利于提升显示均一性。
在一些实施方式中，辅助信号线所在膜层的方阻小于复位信号线所在膜层的方阻，如此设置能够大幅降低传输复位信号的压降、以提升显示均一性。
在一些实施方式中，显示面板中设置有复位信号线和辅助信号线，像素电路10中的电极复位晶体管M2和栅极复位晶体管M3接收相同的复位信号。图13为本发明实施例提供的另一种显示面板示意图，图13中像素电路10可以结合上述图1实施例进行理解，图13中并未标示出全部的晶体管。图13中示意出了第i个像素电路行两个像素电路10和第i+1个像素电路行中的两个像素电路10。第i个像素电路行中的像素电路10连接到扫描线S1_i、扫描线S2_i和发光控制线Emit_i，第i+1个像素电路行中的像素电路10连接到扫描线S1_i+1、扫描线S2_i+1和发光控制线Emit_i+1。如图13所示，显示面板包括沿第一方向a延伸的复位信号线Ref和沿第二方向b延伸的辅助信号线F，第二方向b与第一方向a交叉；辅助信号线F与复位信号线Ref交叉电连接，图13中示意了两者电连接的过孔O3。电极复位晶体管M2和栅极复位晶体管M3均连接到复位信号线Ref。其中，复位信号线Ref所在膜层位于辅助信号线F所在膜层的靠近衬底00的一侧，辅助信号线F所在膜层位于选通线X所在膜层的远离衬底00的一侧。
结合上述图4实施例示意的显示面板膜层结构来看，显示面板包括位于衬底00一侧的第一半导体层01、栅极金属层02、电容金属层03、第一金属层04和第二金属层05。可选的，栅极金属层02和电容金属层03的制作材料相同，栅极金属层02和电容金属层03的制作材料包含钼。第一金属层04和第二金属层05的制作材料包括钛和铝。栅极金属层02和电容金属层03的方阻大于第一金属层04和第二金属层05的方阻。其中，存储电容Cst的第一极板与驱动晶体管Tm的栅极位于同层、两者均位于栅极金属层02，存储电容Cst的第二极板位于驱动晶体管Tm的栅极的远离衬底00的一侧，图13实施例中复位信号线Ref和存储电容Cst的第二极板位于同层，复位信号线Ref和存储电容Cst的第二极板位于电容金属层03。辅助信号线F、数据线Data、正极电源线均位于第二金属层05。
在显示面板中，多个像素电路10在第二方向b上排列成像素电路列，图13中示意出两个像素电路列，对应一个像素电路列设置一条辅助信号线F。在另一些实施方式中，每两个或两个以上数量的像素电路列对应设置一条辅助信号线F，在此不再附图示意。
在另一些实施方式中，显示面板中设置有复位信号线和辅助信号线，像素电路10中的电极复位晶体管M2和栅极复位晶体管M3接收不同的复位信号。图14为本发明实施例提供的另一种显示面板示意图，图14中像素电路10可以结合上述图2实施例进行理解，图14中示意出了第i个像素电路行两个像素电路10和第i+1个像素电路行中的两个像素电路10。第i个像素电路行中的像素电路10连接到扫描线Sn1_i、扫描线Sn2_i、扫描线Sp1_i、扫描线Sp2_i和发光控制线Emit_i，第i+1个像素电路行中的像素电路10连接到扫描线Sn1_i+1、扫描线Sn2_i+1、扫描线Sp1_i+1、扫描线Sp2_i+1和发光控制线Emit_i+1。
如图14所示，复位信号线Ref包括第一复位信号线Ref1和第二复位信号线Ref2，栅极复位晶体管连接到第一复位信号线Ref1，电极复位晶体管连接到第二复位信号线Ref2；辅助信号线F包括第一辅助信号线F1和第二辅助信号线F2，第一辅助信号线F1与第一复位信号线Ref1交叉电连接，第二辅助信号线F2与第二复位信号线Ref2交叉电连接。
结合上述图8示意的显示面板膜层结构来看，显示面板包括位于衬底00一侧的第一半导体层01、栅极金属层02、电容金属层03、第二半导体层06、第二栅极金属层07、第一金属层04以及第二金属层05。可选的，栅极金属层02、电容金属层03和第二栅极金属层07的制作材料包含钼。第一金属层04和第二金属层05的制作材料包括钛和铝。栅极金属层02、电容金属层03和第二栅极金属层07的方阻大于第一金属层04和第二金属层05的方阻。在图14实施例中，存储电容Cst的第一极板与驱动晶体管Tm的栅极位于同层、两者均位于栅极金属层02，存储电容Cst的第二极板位于驱动晶体管Tm的栅极的远离衬底00的一侧，存储电容Cst的第二极板位于电容金属层03。第一复位信号线Ref1和第二复位信号线Ref2中一者与驱动晶体管Tm的栅极位于同层、另一者与存储电容Cst的第二极板位于同层。其中，图14中示意第一复位信号线Ref1位于栅极金属层02，第二复位信号线Ref2位于电容金属层03。第一辅助信号线F1和第二辅助信号线F2位于第二金属层05，第一辅助信号线F1和第二辅助信号线F2与数据线Data和正极电源线Pvdd位于同层。
图14实施例中设置有第一复位信号线Ref1和第二复位信号线Ref2，电极复位晶体管M2和栅极复位晶体管M3接收不同的复位信号。设置第一复位信号线Ref1传输的第一复位信号的电压大于第二复位信号线Ref2传输的第二复位信号的电压。通过第一复位信号线Ref1向驱动晶体管Tm的控制端提供一个较高的复位电压，能够使得驱动晶体管Tm的控制端的阈值抓取越快速，应用在高频显示或者低亮度(或灰阶)显示时驱动晶体管Tm的控制端阈值抓取时间较短，而驱动晶体管Tm的控制端阈值抓取越快速，则阈值抓取能够越准确，则从而能够减轻显示不均；同时，通过第二复位信号线Ref2向发光器件PD的电极提供一个较低的复位电压，能够减轻发光器件PD偷亮，改善低灰阶显示效果。第一复位信号线Ref1和第二复位信号线Ref2的延伸方向相同且两者位于不同层，避免在一个膜层中排布多条信号线而影响像素电路10整体占用的空间。另外，本发明实施例中还设置有第一辅助信号线F1和第二辅助信号线F2，辅助信号线F能够降低传输的复位信号的压降，从而降低显示面板的功耗、还能够提升显示均一性。
在显示面板中，多个像素电路10在第二方向b上排列成像素电路列，图14中示意出两个像素电路列，对应一个像素电路列分别设置一条第一辅助信号线F1和一条第二辅助信号线F2。如此设置使得显示面板中设置第一辅助信号线F1和第二辅助信号线F2的数量较多，能够较大程度的降低传输第一复位信号和传输第二复位信号的压降，在降低显示面板功耗的同时还能够提升显示均一性。
在另一些实施方式中，图15为本发明实施例提供的另一种显示面板示意图，如图15所示，多个像素电路10在第二方向b排列成像素电路列(图15中未标示)，一个像素电路列对应设置一条辅助信号线F，且第一辅助信号线F1和第二辅助信号线F2沿第一方向a交替设置。该实施方式中设置第一辅助信号线F1与第一复位信号线Ref1交叉且电连接，第二辅助信号线F2与第二复位信号线Ref2交叉且电连接，能够降低传输第一复位信号和传输第二复位信号的压降、提升显示均一性。另外，一个像素电路列对应设置一条辅助信号线F，辅助信号线F设置的条数相对较少，可以实现设置辅助信号线F、正极电源线Pvdd、以及数据线Data三者位于同层，简化工艺制程也保证不同信号线之间相互绝缘。
在一些实施方式中，如图5所示，显示面板包括沿第二方向b延伸的电源线P，第二方向b与第一方向a交叉；像素电路10与电源线P电连接，电源线P包括正极电源线Pvdd。结合图7来看，电源线P所在膜层位于选通线X所在膜层的远离衬底00的一侧，其中，电源线P位于第二金属层05，选通线X位于第一金属层04。像素电路10包括第二晶体管，第二晶体管的有源层包含金属氧化物，第二晶体管包括阈值补偿晶体管M4和栅极复位晶体管M3。由图5可以看出，在垂直于衬底00所在平面方向上，电源线P覆盖第二晶体管。电源线P具有一定的遮挡光线的能力，利用电源线P覆盖阈值补偿晶体管M4和栅极复位晶体管M3，阻挡光线射向阈值补偿晶体管M4和栅极复位晶体管M3，能够保证阈值补偿晶体管M4和栅极复位晶体管M3特性稳定，从而保证驱动晶体管Tm栅极电位稳定。
在一些实施方式中，结合图5、图7和图8来看，显示面板还包括覆盖部20，覆盖部20位于驱动晶体管Tm的远离衬底00的一侧；在垂直于衬底00所在平面方向e上，覆盖部20与驱动晶体管Tm的有源层w交叠；图7中示意出了驱动晶体管Tm的有源层w位于第一半导体层01，由图7可以看出覆盖部20与选通线X位于同层。该实施方式中设置覆盖部20对驱动晶体管Tm的有源层w进行交叠覆盖，覆盖部20采用金属材料制作能够具有一定的遮挡光线的能力，覆盖部20能够阻挡光线射向驱动晶体管Tm的有源层w，从而能够保证驱动晶体管Tm特性稳定，保证显示效果。另外，设置覆盖部20与选通线X位于同层、两者在同一工艺制程中制作，对选通线X所在膜层进行合理利用，还能够简化工艺制程。
在一些实施方式中，结合图7和图8来看，覆盖部20和选通线X位于第一金属层04，电源线P位于第二金属层05，存储电容Cst的第一极板C1位于栅极金属层02、第二极板C2位于电容金属层03。在垂直于衬底00所在平面方向e上，覆盖部20所在膜层位于电源线P所在膜层和存储电容Cst的第二极板C2所在膜层之间。其中，覆盖部20与电源线P耦接。具体的，电源线P与覆盖部20交叠、且两者通过第二过孔V2电连接，覆盖部20与存储电容Cst的第二极板C2交叠、且两者通过第三过孔V3电连接。该实施方式中设置覆盖部20与选通线X位于同层能够简化工艺制程，利用覆盖部20连接于电源线P和存储电容Cst的第二极板C2之间，则第二过孔V2的打孔深度和第三过孔V3的打孔深度较浅，能够提升过孔连接的良率，同时还能够避免打孔的面积尺寸较大而影响布线空间。
另外，结合上述设置辅助信号线F的实施例来看，沿第二方向b延伸的辅助信号线F可以与电源线P位于同层。当辅助信号线F与电源线P位于同层时，电源线P所在膜层排布的走线较多，设置存储电容Cst的第二极板C2借助于覆盖部20连接到电源线P，还能够减小电源线P在其所在膜层占用的空间，从而预留出设置辅助信号线F的空间。
在一些实施方式中，结合图5和图7来看，显示面板包括节点连接线30，阈值补偿晶体管M4的一端以及栅极复位晶体管M3的一端均连接到节点连接线30，节点连接线30连接到驱动晶体管Tm的栅极Tmg；利用节点连接线30使得阈值补偿晶体管M4和栅极复位晶体管M3连接到驱动晶体管Tm的栅极Tmg、以向驱动晶体管Tm的栅极Tmg提供电压信号。其中，阈值补偿晶体管M4一端和栅极复位晶体管M3的一端均由晶体管的有源层所在的膜层引出，图5实施例中阈值补偿晶体管M4的有源层和栅极复位晶体管M3的有源层均位于第二半导体层06。节点连接线30通过绝缘层的过孔连接到第二半导体层06。在本发明实施例中，节点连接线30和至少一条选通线X绝缘交叉，与节点连接线30交叉的选通线X位于第一金属层04，即选通线X与驱动晶体管Tm的栅极Tmg位于不同层，而节点连接线30与驱动晶体管Tm的栅极Tmg位于同层，使得节点连接线30与驱动晶体管Tm的栅极Tmg直接连接，则驱动晶体管Tm的栅极Tmg远离衬底00一侧的第二极板C2不需要进行开孔。
现有技术中节点连接线与驱动晶体管的栅极位于不同层，节点连接线所在膜层位于存储电容的第二极板所在膜层的远离驱动晶体管栅极的一侧，节点连接线需要穿过存储电容的第二极板上的开孔连接到驱动晶体管的栅极，对存储电容的第二极板进行开孔之后使得第二极板和第一极板(驱动晶体管的栅极复用为第一极板)交叠面积变小。而为了保证存储电容的电容值满足要求，则可能需要将具有开孔的第二电极的面积尺寸增大，这样导致存储电容占据的面积空间变大，影响显示面板的布线空间。
本发明实施例中设置有选通线X，导电结构TGg通过过孔与选通线X电连接，选通线X所在膜层的方阻小于导电结构TGg所在膜层的方阻，能够减小选通线X的电阻，从而降低选通线X传输信号的压降。选通线X与驱动晶体管Tm的栅极位于不同层，则能够设置与选通线X交叠的节点连接线30与驱动晶体管Tm的栅极Tmg位于同层，在驱动晶体管Tm的栅极Tmg远离衬底00一侧的第二极板C2不需要进行开孔，在存储电容Cst的电容值满足要求的情况下，有利于减小存储电容Cst占据的面积空间，从而节省显示面板的布线空间。
另外，由图3实施例也可以看出节点连接线30与一条选通线X绝缘交叉，节点连接线30与驱动晶体管Tm的栅极Tmg位置同层、且直接连接。
在一些实施方式中，结合图5和图7来看，阈值补偿晶体管M4的有源层M4w位于节点连接线30的在第一方向a上的一侧；阈值补偿晶体管M4的导电结构TGg通过第三过孔V3与选通线X电连接。图5实施例中示意阈值补偿晶体管M4的导电结构TGg包括第一栅极1TGg和第二栅极2TGg，第一栅极1TGg通过过孔O1与第一子选通线2Xa电连接，第二栅极2TGg通过过孔O2与第二子选通线2Xb电连接，即第四过孔V4包括过孔O1和过孔O2。由图5可以看出，阈值补偿晶体管M4的有源层和第四过孔V4分别位于节点连接线30的两侧，如此设置使得节点连接线30的长度较短，节点连接线30的电阻较小、压降较小。
在另一些实施方式中，图16为本发明实施例提供的另一种显示面板示意图，图16中示意出了第i个像素电路行中的一个像素电路10。如图16所示，阈值补偿晶体管M4位于节点连接线30的在第一方向a上的一侧，则阈值补偿晶体管M4的有源层也位于节点连接线30的在第一方向a上的一侧；阈值补偿晶体管M4的导电结构TGg(可参考图7中的示意)通过第四过孔V4与选通线X电连接。其中，阈值补偿晶体管M4的导电结构TGg和第四过孔V4位于节点连接线30的同一侧。如此设置使得节点连接线30与导电结构TGg不交叠，避免节点连接线30上耦合电容较大而影响驱动晶体管Tm的栅极电位稳定性。
在一些实施方式中，显示面板中还设置有修复线和修复像素电路，修复线用于对显示区内像素的缺陷进行修复。图17为本发明实施例提供的另一种显示面板简化示意图，如图17所示，显示面板包括修复线40，修复线40连接到位于非显示区NA的修复像素电路50，修复像素电路50与显示区AA内像素电路10的结构相同，图17中示意在第一方向a上排列的一行像素电路行对应设置一个像素修复电路50。当像素电路10存在缺陷时，通过修复线40连接到相应的发光器件、以利用修复像素电路50对发光器件进行驱动，修复像素电路50代替存在缺陷的像素电路10来驱动发光器件正常发光。
图18为本发明实施例提供的另一种显示面板示意图，图19为图18中切线C-C′位置处一种截面示意图。图18实施例中示意出了显示面板中的修复线40。图18中示意的像素电路10可结合上述图9和图10实施例进行理解。图18示意的像素电路10包括第一晶体管和第二晶体管，第一晶体管的有源层包括硅，第二晶体管的有源层包括金属氧化物。其中，第一晶体管包括驱动晶体管Tm、数据写入晶体管M1、电极复位晶体管M2、偏置调节晶体管M7、第一发光控制晶体管M5和第二发光控制晶体管M6。第二晶体管包括栅极复位晶体管M3和阈值补偿晶体管M4。
如图18所示，显示面板中设置有连接电极60，发光器件(图18中未示出)通过连接电极60与像素电路10耦接。显示面板还包括沿第一方向a延伸的修复线40。结合图19来看，在垂直于衬底00所在平面的方向e上，修复线40与连接电极60交叠。
图19示意出了显示面板的膜层结构，显示面板包括位于衬底00之上的第一半导体层01、栅极金属层02、电容金属层03、第一金属层04、第二金属层05、第二半导体层06以及第二栅极金属层07。
图19中示意出了第二晶体管中的阈值补偿晶体管M4，阈值补偿晶体管M4包括第一导电结构1TGg和第二导电结构2TGg，第一导电结构1TGg位于阈值补偿晶体管M4的有源层的远离衬底00的一侧，选通线X所在膜层位于阈值补偿晶体管M4的有源层的远离衬底00的一侧。其中，阈值补偿晶体管M4的有源层位于第二半导体层06，第一导电结构1TGg位于第二栅极金属层07，第二导电结构2TGg位于电容金属层03，选通线X位于第一金属层04，修复线40与第一导电结构1TGg位于同层，即修复线40与第二晶体管的第一栅极位于同层，连接电极60与选通线X位于同层。在对显示面板中的缺陷像素进行修复时，利用激光将修复线40与连接电极60交叠位置处熔接，使得修复线40与连接电极60电连接，从而能够利用修复像素电路50对连接电极60所连接的发光器件进行驱动。本发明实施例中，修复线40设置在第二栅极金属层07，连接电极60设置在第一金属层04。在垂直于衬底00所在平面方向上修复线40和连接电极60之间的距离较近，两者之间间隔的膜层厚度较小，在激光熔接时修复线40和连接电极60之间更容易实现连接，能够提高修复几率。
在另一些实施方式中，图20为本发明实施例提供的另一种显示面板示意图，如图20所示，显示面板还包括辅助修复线70。图20为显示面板的俯视示意图，显示面板的俯视方向与垂直于衬底00所在平面的方向平行，由图20可以看出，在垂直于衬底00所在平面的方向上，辅助修复线70与连接电极60交叠。图18实施例中存储电容Cst(图18中未标示)的两个极板所在的膜层与上述图5和图7实施例中相同。即存储电容Cst的第一极板与驱动晶体管Tm的栅极位于同层，存储电容Cst的第二极板位于驱动晶体管Tm的栅极的远离衬底00的一侧。其中，存储电容Cst的第一极板位于栅极金属层02，存储电容Cst的第二极板位于电容金属层03。可选的，辅助修复线70与存储电容Cst的第二电极位于同层。辅助修复线70与非显示区内的修复像素电路电连接，能够利用辅助修复线70对显示区内的缺陷像素进行修复。该实施方式中设置有修复线40和辅助修复线70能够提升修复几率，同时设置修复线40和辅助修复线70并联连接还能够减低电阻来降低压降，提升利用修复像素电路来驱动发光器件的亮度准确性。
在一些实施方式中，如图20所示，沿垂直于衬底00所在平面方向上，修复线40和辅助修复线70至少部分交叠。修复线40和辅助修复线70位于不同膜层，设置两者至少部分交叠能够节省显示面板的布线空间，另外还可以在适当的位置使得两者通过绝缘层上过孔相连接，由此还能够降低修复线上的压降，提升利用修复像素电路来驱动发光器件的亮度准确性。
基于同一发明构思，本发明实施例还提供一种显示装置，图21为本发明实施例提供的一种显示装置示意图，如图21所示，显示装置包括本发明任意实施例提供的显示面板100。对于显示面板100的结构在上述实施例中已经说明，在此不再赘述。显示装置例如可以是手机、平板、笔记本、电视或者智能穿戴产品等显示设备。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (28)

1.一种显示面板，其特征在于，所述显示面板包括衬底、位于所述衬底一侧的选通线和像素，所述像素包括像素电路；所述选通线沿第一方向延伸，所述像素电路包括功能晶体管，所述功能晶体管包括图形化的导电结构，所述功能晶体管的栅极位于所述导电结构中；其中，
所述导电结构通过过孔与所述选通线电连接，所述选通线所在膜层的方阻小于所述导电结构所在膜层的方阻。
2.根据权利要求1所述的显示面板，其特征在于，
在垂直于所述衬底所在平面方向上，所述功能晶体管的栅极与所述选通线至少部分交叠。
3.根据权利要求1所述的显示面板，其特征在于，
所述选通线的材料包括铝和钛，所述导电结构的材料包括钼。
4.根据权利要求1所述的显示面板，其特征在于，
所述像素电路包括第一晶体管，所述第一晶体管的有源层包含硅，所述功能晶体管包括至少一个所述第一晶体管；
和/或，所述像素电路包括第二晶体管，所述第二晶体管的有源层包含金属氧化物，所述功能晶体管包括至少一个所述第二晶体管。
5.根据权利要求4所述的显示面板，其特征在于，
所述选通线包括第一选通线，所述第一晶体管的所述导电结构通过过孔与所述第一选通线电连接；
所述选通线包括第二选通线，所述第二晶体管的所述导电结构通过过孔与所述第二选通线电连接；
所述第一选通线和所述第二选通线位于同层。
6.根据权利要求5所述的显示面板，其特征在于，
所述第二晶体管的所述导电结构包括第一导电结构和第二导电结构；所述第二晶体管的第一栅极位于所述第一导电结构中，所述第二晶体管的第二栅极位于所述第二导电结构中；
沿垂直于所述衬底所在平面方向上，所述第一导电结构和所述第二导电结构分别位于所述第二晶体管的有源层的两侧；
所述第二选通线包括第一子选通线和第二子选通线，所述第一导电结构通过过孔与所述第一子选通线电连接，所述第二导电结构通过过孔与所述第二子选通线电连接。
7.根据权利要求6所述的显示面板，其特征在于，
所述第一导电结构与所述第一子选通线之间的过孔、以及所述第二导电结构与所述第二子选通线之间的过孔位于所述第二晶体管的有源层的同一侧。
8.根据权利要求6所述的显示面板，其特征在于，
所述像素电路包括驱动晶体管和存储电容，所述存储电容的第一极板与所述驱动晶体管的栅极位于同层，所述存储电容的第二极板位于所述第一极板的远离所述衬底的一侧；所述第一导电结构位于所述第二极板的远离所述衬底的一侧，所述第二导电结构与所述第二极板位于同层；
所述第二晶体管包括第一子晶体管；
对于所述第一子晶体管的所述第一导电结构和所述第二导电结构：在第二方向上，所述第一导电结构位于所述第二导电结构和所述第二极板之间，所述第二方向与所述第一方向交叉，且所述第二方向平行于所述衬底所在平面。
9.根据权利要求8所述的显示面板，其特征在于，
所述显示面板还包括覆盖部，所述覆盖部位于所述驱动晶体管的远离所述衬底的一侧；在垂直于所述衬底所在平面方向上，所述覆盖部与所述驱动晶体管的有源层交叠；
在所述第二方向上，所述覆盖部与所述第一子选通线相邻；所述覆盖部的靠近所述第一子选通线的一端具有缺口，所述缺口部分环绕所述第一导电结构和所述第一子选通线之间的过孔。
10.根据权利要求5所述的显示面板，其特征在于，
所述显示面板包括数据线，所述数据线传输数据信号；所述像素电路包括数据接收端，所述数据接收端与所述第一晶体管的有源层位于同层；所述数据接收端与所述数据线通过第一过孔连接；
所述第二晶体管包括第二子晶体管，所述第二子晶体管包括所述导电结构；所述第二选通线包括绕线选通线，所述绕线选通线与所述第二子晶体管的所述导电结构电连接；
其中，所述绕线选通线在所述第一过孔的一侧半环绕所述第一过孔绕线设置。
11.根据权利要求4所述的显示面板，其特征在于，
所述像素电路包括驱动晶体管、数据写入晶体管、电极复位晶体管、栅极复位晶体管、阈值补偿晶体管、第一发光控制晶体管和第二发光控制晶体管，所述驱动晶体管串联在所述第一发光控制晶体管和所述第二发光控制晶体管之间，所述驱动晶体管的栅极连接第一节点、所述驱动晶体管的第一极连接第二节点、所述驱动晶体管的第二极连接第三节点，所述栅极复位晶体管连接到所述第一节点，所述数据写入晶体管和所述第一发光控制晶体管连接到所述第二节点，所述阈值补偿晶体管串联在所述第一节点和所述第三节点之间，所述第二发光控制晶体管的第一极连接所述第三节点、所述第二发光控制晶体管的第二极连接第四节点，所述电极复位晶体管连接到所述第四节点；
所述第一晶体管包括所述数据写入晶体管和所述电极复位晶体管；
所述第二晶体管包括所述栅极复位晶体管和所述阈值补偿晶体管。
12.根据权利要求11所述的显示面板，其特征在于，
所述像素电路还包括偏置晶体管，所述偏置晶体管用于调整所述驱动晶体管的偏置状态，所述偏置晶体管连接到所述第二节点或者所述第三节点；
所述第一晶体管包括所述偏置晶体管。
13.根据权利要求12所述的显示面板，其特征在于，
所述功能晶体管包括所述偏置晶体管和所述电极复位晶体管；
在一个所述像素电路中：所述偏置晶体管的所述导电结构和所述电极复位晶体管的所述导电结构为一体的结构。
14.根据权利要求1所述的显示面板，其特征在于，
所述显示面板还包括沿所述第一方向延伸的复位信号线和沿第二方向延伸的辅助信号线，所述第二方向与所述第一方向交叉；所述像素电路与所述复位信号线连接，所述辅助信号线与所述复位信号线交叉电连接；
所述复位信号线所在膜层位于所述辅助信号线所在膜层的靠近所述衬底的一侧，所述辅助信号线所在膜层位于所述选通线所在膜层的远离所述衬底的一侧。
15.根据权利要求14所述的显示面板，其特征在于，
所述像素电路包括栅极复位晶体管和电极复位晶体管，所述栅极复位晶体管和所述电极复位晶体管均连接到所述复位信号线；
所述像素电路还包括存储电容，所述存储电容的第一极板与所述驱动晶体管的栅极位于同层，所述存储电容的第二极板位于所述驱动晶体管的栅极的远离所述衬底的一侧；
所述复位信号线和所述存储电容的第二极板位于同层。
16.根据权利要求14所述的显示面板，其特征在于，
所述像素电路包括驱动晶体管、栅极复位晶体管和电极复位晶体管，所述复位信号线包括第一复位信号线和第二复位信号线，所述栅极复位晶体管连接到所述第一复位信号线，所述电极复位晶体管连接到所述第二复位信号线；
所述辅助信号线包括第一辅助信号线，所述第一辅助信号线与所述第一复位信号线交叉电连接；和/或，所述辅助信号线包括第二辅助信号线，所述第二辅助信号线与所述第二复位信号线交叉电连接；
所述像素电路还包括存储电容，所述存储电容的第一极板与所述驱动晶体管的栅极位于同层，所述存储电容的第二极板位于所述驱动晶体管的栅极的远离所述衬底的一侧；
所述第一复位信号线和所述第二复位信号线中一者与所述驱动晶体管的栅极位于同层、另一者与所述第二极板位于同层。
17.根据权利要求16所述的显示面板，其特征在于，
多个所述像素电路在所述第二方向排列成像素电路列，一个所述像素电路列对应设置一条所述第一辅助信号线和一条所述第二辅助信号线。
18.根据权利要求16所述的显示面板，其特征在于，
多个所述像素电路在所述第二方向排列成像素电路列，一个所述像素电路列对应设置一条所述辅助信号线，且所述第一辅助信号线和所述第二辅助信号线沿所述第一方向交替设置。
19.根据权利要求1所述的显示面板，其特征在于，
所述显示面板还包括沿第二方向延伸的电源线，所述第二方向与所述第一方向交叉；所述像素电路与所述电源线电连接，所述电源线所在膜层位于所述选通线所在膜层的远离所述衬底的一侧；
所述像素电路包括第二晶体管，所述第二晶体管的有源层包含金属氧化物；
在垂直于所述衬底所在平面方向上，所述电源线覆盖所述第二晶体管。
20.根据权利要求19所述的显示面板，其特征在于，
所述像素电路包括驱动晶体管；
所述显示面板还包括覆盖部，所述覆盖部位于所述驱动晶体管的远离所述衬底的一侧；在垂直于所述衬底所在平面方向上，所述覆盖部与所述驱动晶体管的有源层交叠；
所述覆盖部与所述选通线位于同层。
21.根据权利要求20所述的显示面板，其特征在于，
所述像素电路包括驱动晶体管和存储电容，所述存储电容的第一极板与所述驱动晶体管的栅极位于同层，所述存储电容的第二极板位于所述驱动晶体管的栅极的远离所述衬底的一侧；
所述覆盖部所在膜层位于所述第二极板所在膜层和所述电源线所在膜层之间；
所述电源线与所述覆盖部交叠、且两者通过第二过孔电连接，
所述覆盖部与所述第二极板交叠、且两者通过第三过孔电连接。
22.根据权利要求1所述的显示面板，其特征在于，
所述像素电路包括驱动晶体管；
所述显示面板包括节点连接线，所述节点连接线连接到所述驱动晶体管的栅极；所述节点连接线和至少一条所述选通线绝缘交叉；
所述节点连接线与所述驱动晶体管的栅极位于同层。
23.根据权利要求22所述的显示面板，其特征在于，
所述像素电路包括阈值补偿晶体管，所述阈值补偿晶体管的有源层位于所述节点连接线的在所述第一方向上的一侧；
所述功能晶体管包括所述阈值补偿晶体管，所述阈值补偿晶体管的所述导电结构通过第四过孔与所述选通线电连接；
其中，所述阈值补偿晶体管的有源层和所述第四过孔分别位于所述节点连接线的两侧。
24.根据权利要求21所述的显示面板，其特征在于，
所述像素电路包括阈值补偿晶体管，所述阈值补偿晶体管的有源层位于所述节点连接线的在所述第一方向上的一侧；
所述功能晶体管包括所述阈值补偿晶体管，所述阈值补偿晶体管的所述导电结构通过第四过孔与所述选通线电连接；
其中，所述阈值补偿晶体管的所述导电结构和所述第四过孔位于所述节点连接线的同一侧。
25.根据权利要求1所述的显示面板，其特征在于，
所述像素包括发光器件，所述发光器件通过连接电极与所述像素电路耦接；
所述显示面板还包括沿所述第一方向延伸的修复线，所述修复线用于对所述像素的缺陷进行修复；在垂直于所述衬底所在平面的方向上，所述修复线与所述连接电极交叠；
所述像素电路包括第二晶体管，所述第二晶体管的有源层包含金属氧化物，所述第二晶体管包括第一栅极；所述第一栅极位于所述第二晶体管的有源层的远离所述衬底的一侧，所述选通线所在膜层位于所述第二晶体管的有源层的远离所述衬底的一侧；
所述修复线与所述第一栅极位于同层，所述连接电极与所述选通线位于同层。
26.根据权利要求25所述的显示面板，其特征在于，
所述显示面板还包括辅助修复线，在垂直于所述衬底所在平面的方向上，所述辅助修复线与所述连接电极交叠；
所述像素电路包括驱动晶体管和存储电容，所述存储电容的第一极板与所述驱动晶体管的栅极位于同层，所述存储电容的第二极板位于所述驱动晶体管的栅极的远离所述衬底的一侧；
所述辅助修复线与所述第二电极位于同层。
27.根据权利要求25所述的显示面板，其特征在于，
沿垂直于所述衬底所在平面方向上，所述修复线和所述辅助修复线至少部分交叠。
28.一种显示装置，其特征在于，包括权利要求1至27任一项所述的显示面板。
CN202310162416.2A 2023-02-22 2023-02-22 显示面板和显示装置 Pending CN116261366A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202310162416.2A CN116261366A (zh) 2023-02-22 2023-02-22 显示面板和显示装置
US18/421,438 US20240164162A1 (en) 2023-02-22 2024-01-24 Display panel and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310162416.2A CN116261366A (zh) 2023-02-22 2023-02-22 显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN116261366A true CN116261366A (zh) 2023-06-13

Family

ID=86683980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310162416.2A Pending CN116261366A (zh) 2023-02-22 2023-02-22 显示面板和显示装置

Country Status (2)

Country Link
US (1) US20240164162A1 (zh)
CN (1) CN116261366A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116741785A (zh) * 2023-06-29 2023-09-12 厦门天马显示科技有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
US20240164162A1 (en) 2024-05-16

Similar Documents

Publication Publication Date Title
CN109859647B (zh) 一种显示面板及显示装置
JP3528182B2 (ja) 表示装置
US9691793B2 (en) Array substrate and display panel
CN110634914A (zh) 显示装置
US12035581B2 (en) Display panel, method for manufacturing display panel, and display device
CN115148155B (zh) 显示面板和显示装置
US12048214B2 (en) Light emitting diode display device
KR20180099976A (ko) 표시 장치
US20220376003A1 (en) Display panel and display apparatus
WO2022242085A1 (zh) 显示面板和显示装置
CN113471264A (zh) 一种显示面板和显示装置
CN105655380A (zh) 一种有机发光显示面板
US20240164162A1 (en) Display panel and display apparatus
WO2021218390A1 (zh) 显示基板、显示装置
CN113823644A (zh) 显示面板和显示装置
CN112992999A (zh) 显示母板及显示面板
EP2034469B1 (en) Organic electroluminescent display device
KR20200030751A (ko) Tft 기판 및 이를 포함한 발광표시장치
CN117178319A (zh) 显示基板、显示面板及显示装置
CN114284303A (zh) 显示面板
CN113299232A (zh) 一种显示面板及其驱动方法、显示装置
CN115938284B (zh) 一种显示面板及显示装置
CN115064120B (zh) 显示面板和显示装置
US20240088338A1 (en) Display panel and display apparatus
US20240179975A1 (en) Display panel and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination