CN116230686A - 电子装置的复合层电路结构的制造方法 - Google Patents

电子装置的复合层电路结构的制造方法 Download PDF

Info

Publication number
CN116230686A
CN116230686A CN202111476716.5A CN202111476716A CN116230686A CN 116230686 A CN116230686 A CN 116230686A CN 202111476716 A CN202111476716 A CN 202111476716A CN 116230686 A CN116230686 A CN 116230686A
Authority
CN
China
Prior art keywords
layer
heat treatment
treatment process
plating layer
circuit structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111476716.5A
Other languages
English (en)
Inventor
张又仁
陈清炜
邱姿嫣
曾弘毅
范俊钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to CN202111476716.5A priority Critical patent/CN116230686A/zh
Priority to TW111100323A priority patent/TWI834099B/zh
Priority to US17/751,653 priority patent/US20230178447A1/en
Publication of CN116230686A publication Critical patent/CN116230686A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本揭露提供一种电子装置的复合层电路结构的制造方法，包括以下步骤。首先，在载板上形成第一导电层。接着，在第一导电层上形成第一光致抗蚀剂层，其中第一光致抗蚀剂层包括暴露出部分的第一导电层的多个第一开口。再来，在多个第一开口中形成第一电镀层。然后，移除第一光致抗蚀剂层。之后，在第一导电层上形成第一绝缘层，其中第一绝缘层包括暴露出部分的第一电镀层的多个第二开口。在上述的步骤中，在第一导电层上形成第一绝缘层之前，对第一电镀层进行至少一热处理工艺，其中在进行至少一热处理工艺时的温度为大于或等于40℃且小于或等于300℃。本揭露实施例的复合层电路结构的制造方法制造出的复合层电路结构可具有经提升的可靠度和/或电性。

Description

电子装置的复合层电路结构的制造方法
技术领域
本揭露涉及一种电子装置的制造方法，尤其涉及一种电子装置的复合层电路结构的制造方法。
背景技术
电子装置通过导电层导电或传送信号等，因此导电层品质攸关电子装置的可靠度。例如在面板级封装中，导电层的物理性质对于电路结构的可靠度以及电性至关重要，举例而言，电路结构因内应力不均而在过程中产生翘曲、电路结构针孔(pinhole)缺陷或者制造出的电路结构与其余电子元件接合后变形等情况。该些缺陷将易导致电路结构短路和/或信号传输异常，将使得制造出的电路结构的可靠度以及电性下降。
发明内容
本揭露提供一种电子装置的复合层电路结构的制造方法，其制造出的复合层电路结构可具有经提升的可靠度和/或电性。
根据本揭露的实施例提供的复合层电路结构的制造方法，其包括以下步骤。首先，在载板上形成第一导电层。接着，在第一导电层上形成第一光致抗蚀剂层，其中第一光致抗蚀剂层包括暴露出部分的第一导电层的多个第一开口。再来，在多个第一开口中形成第一电镀层。然后，移除第一光致抗蚀剂层。之后，在第一导电层上形成第一绝缘层，其中第一绝缘层包括暴露出部分的第一电镀层的多个第二开口。在上述的步骤中，在第一导电层上形成第一绝缘层之前，对第一电镀层进行至少一热处理工艺，其中在进行至少一热处理工艺时的温度为大于或等于40℃且小于或等于300℃，且进行至少一热处理工艺时的时间为小于或等于1小时。
为让本揭露的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
包含附图以便进一步理解本揭露，且附图并入本说明书中并构成本说明书的一部分。附图说明本揭露的实施例，并与描述一起用于解释本揭露的原理。
图1A至图1M为本揭露第一实施例的复合层电路结构的制造方法的局部剖面示意图；
图2为本揭露第一实施例的复合层电路结构的制造方法的流程图；
图3为本揭露一实施例的复合层电路结构的局部剖面示意图；
图4为本揭露第二实施例的复合层电路结构的制造方法的流程图；
图5为本揭露第三实施例的复合层电路结构的制造方法的流程图；
图6为本揭露一实施例的复合层电路结构应用于半导体封装类型的电子装置的局部剖面示意图。
具体实施方式
通过参考以下的详细描述并同时结合附图可以理解本揭露，须注意的是，为了使读者能容易了解及附图的简洁，本揭露中的多张附图只绘出电子装置的一部分，且附图中的特定元件并非依照实际比例绘图。此外，图中各元件的数量及尺寸仅作为示意，并非用来限制本揭露的范围。
本揭露通篇说明书与后附的权利要求中会使用某些词汇来指称特定元件。本领域技术人员应理解，电子装置制造商可能会以不同的名称来指称相同的元件。本文并不意在区分那些功能相同但名称不同的元件。在下文说明书与权利要求中，“包括”、“含有”、“具有”等词为开放式词语，因此其应被解释为“含有但不限定为…”之意。因此，当本揭露的描述中使用术语“包括”、“含有”和/或“具有”时，其指定了相应的特征、区域、步骤、操作和/或构件的存在，但不排除一个或多个相应的特征、区域、步骤、操作和/或构件的存在。
本文中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本揭露。在附图中，各附图示出的是特定实施例中所使用的方法、结构和/或材料的通常性特征。然而，这些附图不应被解释为界定或限制由这些实施例所涵盖的范围或性质。举例来说，为了清楚起见，各膜层、区域和/或结构的相对尺寸、厚度及位置可能缩小或放大。
当相应的构件(例如膜层或区域)被称为“在另一个构件上”时，它可以直接在另一个构件上，或者两者之间可存在有其他构件。另一方面，当构件被称为“直接在另一个构件上”时，则两者之间不存在任何构件。另外，当一构件被称为“在另一个构件上”时，两者在俯视方向上有上下关系，而此构件可在另一个构件的上方或下方，而此上下关系取决于装置的取向(orientation)。
术语“大约”、“等于”、“相等”或“相同”、“实质上”或“大致上”一般解释为在所给定的值或范围的20％以内，或解释为在所给定的值或范围的10％、5％、3％、2％、1％或0.5％以内。
说明书与权利要求中所使用的序数例如“第一”、“第二”等的用词用以修饰元件，其本身并不意含及代表该(或该些)元件有任何之前的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的元件得以和另一具有相同命名的元件能作出清楚区分。权利要求与说明书中可不使用相同用词，据此，说明书中的第一构件在权利要求中可能为第二构件。
须知悉的是，以下所举实施例可以在不脱离本揭露的精神下，可将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。各实施例间特征只要不违背发明精神或相冲突，均可任意混合搭配使用。
本揭露中所叙述的电性连接或耦接，皆可以指直接连接或间接连接，于直接连接的情况下，两电路上元件的端点直接连接或以一导体线段互相连接，而于间接连接的情况下，两电路上元件的端点之间具有开关、二极管、电容、电感、其他适合的元件，或上述元件的组合，但不限于此。
在本揭露中，厚度、长度与宽度的测量方式可以是采用光学显微镜测量而得，厚度则可以由电子显微镜中的剖面影像测量而得，但不以此为限。另外，任两个用来比较的数值或方向，可存在着一定的误差。若第一值等于第二值，其隐含着第一值与第二值之间可存在着约10％的误差；若第一方向垂直于第二方向，则第一方向与第二方向之间的角度可介于80度至100度之间；若第一方向平行于第二方向，则第一方向与第二方向之间的角度可介于0度至10度之间。
电子装置可具有本揭露实施例的复合层电路结构。本揭露的电子装置可包括显示、天线(例如液晶天线)、发光、感测、触控、拼接、其他适合的功能、或上述功能的组合，但不以此为限。电子装置包括可卷曲或可挠式电子装置，但不以此为限。电子装置可例如包括液晶(liquid crystal)、发光二极管(light emitting diode，LED)、量子点(quantum dot，QD)、荧光(fluorescence)、磷光(phosphor)、其他适合的材料或上述的组合。发光二极管可例如包括有机发光二极管(organic light emitting diode，OLED)、微型发光二极管(micro-LED、mini-LED)或量子点发光二极管(QLED、QDLED)，但不以此为限。下文将以显示装置或拼接装置作为电子装置以说明本揭露内容，但本揭露不以此为限。电子元件可包括被动元件与主动元件，例如电容(capacitance)、电阻(resistor)、电感(inductance)、二极管(diodes)、晶体管、电路板、芯片(chip)、管芯(die)、集成电路(integrated circuits，IC)或上述元件的组合或其他合适的电子元件，不以此为限。二极管可包括发光二极管或光电二极管。发光二极管可例如包括有机发光二极管(organic light emitting diode，OLED)、次毫米发光二极管(mini LED)、微发光二极管(micro LED)或量子点发光二极管(quantum dot LED)，但不以此为限。
以下举例本揭露的示范性实施例，相同元件符号在附图和描述中用来表示相同或相似部分。
图1A至图1M为本揭露第一实施例的复合层电路结构的制造方法的局部剖面示意图，图2为本揭露第一实施例的复合层电路结构的制造方法的流程图，且图3为本揭露一实施例的复合层电路结构的局部剖面示意图。本揭露实施例提供的复合层电路结构例如是用于达成高密度集成电路(integrated circuit，IC)的重布线路(redistribution layer)，但不以此为限。本揭露实施例提供的复合层电路结构10可以包括多层导电层与多层介电层在载板CP的法线方向上交替堆叠。
请同时参照图1A至图1M与图2，在本实施例的步骤S100(图1A)中，在载板CP上形成第一导电层100。载板CP的材料可例如是有机材料或无机材料，例如玻璃、石英、蓝宝石(sapphire)、硅晶圆、不锈钢、陶瓷、封装胶体(molding compound)(例如聚碳酸酯(polycarbonate，PC)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二酯(polyethyleneterephthalate，PET)、树脂、环氧树脂、有机硅化合物)、其它合适的基板材料、或前述的组合，但本揭露不以此为限。在一些实施例中，载板CP可具有矩形的态样，以应用至面板级封装中。在本实施例中，在载板CP上形成第一导电层100之前，可在载板CP上先形成离型层RL。离型层RL的设置可使后续设置于载板CP上的构件轻易地从其上被分离。离型层RL可通过雷射制程或加热制程使其与载板CP或构件分离。离型层RL例如具有耐热性佳的特性，以承受后续将进行的热处理工艺。离型层RL的材料可例如选用合适的有机材料，本揭露不以此为限。第一导电层100的形成方法可例如是利用物理气相沉积工艺或化学气相沉积工艺，本揭露不以此为限。第一导电层100的材料可例如是金属，且可例如具有单层结构或具有由不同金属形成的多个子层的复合层结构，其中该些子层彼此层叠。举例而言，本实施例的第一导电层100可包括钛层110以及层叠于钛层110上的铜层120，而具有复合层结构，但本揭露不以此为限。在本实施例中，第一导电层100作为晶种层使用。
在本实施例的步骤S110(图1B)中，在第一导电层100上形成第一光致抗蚀剂层PL1，其中第一光致抗蚀剂层PL1包括暴露出部分的第一导电层100的多个第一开口OP1。第一光致抗蚀剂层PL1的形成方法可例如包括进行以下步骤。首先，在第一导电层100上形成第一光致抗蚀剂材料层(未示出)，其中第一光致抗蚀剂材料层可例如是利用旋转涂布工艺或其余合适的工艺形成，本揭露不以此为限。接着，对第一光致抗蚀剂材料层进行图案化工艺，以形成具有多个第一开口OP1的第一光致抗蚀剂层PL1，其中该些第一开口OP1暴露出位于第一光致抗蚀剂层PL1下方的部分的第一导电层100。
在本实施例的步骤S120(图1C)中，在多个第一开口OP1中形成第一电镀层200。第一电镀层200的形成方法可例如是利用电镀工艺以通过由多个第一开口OP1暴露出的部分第一导电层100成长而在该些第一开口OP1中形成。基于此，第一电镀层200的材料可例如与被该些第一开口OP1暴露出的部分第一导电层100的材料相同。在本实施例中，被该些第一开口OP1暴露出的部分第一导电层100为铜层120，即，第一电镀层200的材料包括铜。在一些实施例中，形成的第一电镀层200的顶表面可低于第一光致抗蚀剂层PL1的顶表面，但本揭露不以此为限。
在本实施例的步骤S125(图1D)中，对第一电镀层200进行第一热处理工艺HP1。进行第一热处理工艺HP1的方法可例如通过对第一电镀层200进行加热水洗工艺，其中在进行第一热处理工艺HP1时的温度为大于或等于40℃且小于或等于80℃，且进行第一热处理工艺HP1时的时间为小于或等于3小时，更进一步第一热处理工艺HP1时的时间可小于或等于1小时。由于经电镀工艺形成的第一电镀层200的材料(例如铜)具有自退火(self-annealing)的特性，因此，第一电镀层200的晶体结构会随时间不断变化。详细地说，第一电镀层200的晶体结构具有的晶体尺寸会随时间而不断变大(从纳米级的尺寸增大至微米级的尺寸)，且第一电镀层200的晶体结构具有的结晶取向亦会随时间而逐渐改变为同一结晶取向，其中，第一电镀层200的晶体结构具有的晶体尺寸在室温下须经过约至少20小时才增大至微米级的尺寸且其增大速率趋缓，且第一电镀层200的晶体结构具有的结晶取向在室温下须经过约至少128小时才皆实质具有结晶取向，其中本揭露所指结晶取向可例如通过电子显微镜(scanning electron microscope,SEM)中的电子背向散射绕射(electronbackscatter diffraction,EBSD)或X光绕射(X-ray diffraction)分析仪获得,举例而言，第二导电层200的于室温下的结晶取向(preferred orientation)为(h,k,l)＝(1,1,1)或(1,0,1)，其中结晶取向可视为一材料于室温下较稳定存在的状态。然而，电子装置的制造工艺为连续制程，后续的工艺一般并不会等到第一电镀层200的晶体结构不再变化才进行，使得第一电镀层200的晶体结构具有的晶体尺寸以及结晶取向在后续的工艺进行时亦持续地改变，而最终将导致第一电镀层200各区域的晶体结构不同而具有不同的晶粒尺寸(grain size)或者不同的各结晶取向的比例，因此，将导致第一电镀层200各区域的内应力不同将使得之后形成的电路结构极易产生翘曲。其中本揭露所指结晶取向的比例可例如通过电子显微镜(scanning electron microscope,SEM)中的电子背向散射绕射(electronbackscatter diffraction,EBSD)或X光绕射(X-ray diffraction)分析仪获得，例如可使用X光绕射分析仪分析导电层的结晶度(crystallinity)。
对于上述的技术问题，本实施例可通过对第一电镀层200进行第一热处理工艺HP1而使第一电镀层200具有的晶体结构的变化时间缩短，因此，后续的工艺可快速地进行且可避免之后形成的电路结构产生翘曲。在一些实施例中，第一电镀层200例如在经过进行小于或等于3小时的第一热处理工艺HP1后，第一电镀层200的晶体结构具有的晶粒尺寸例如大于或等于0.5微米(μm)且小于或等于10微米,晶粒尺寸趋于稳定，也就是说，当第二导电层200通过本实施例所提出的第一热处理工艺HP1至少t小时后的晶粒尺寸为Gt，第二导电层200通过本实施例所提出的第一热处理工艺HP1至少t+n小时后的晶粒尺寸为Gt+n，第二导电层200通过本实施例所提出的第一热处理工艺HP1至少t-n小时后的晶粒尺寸为Gt-n，其中(Gt-Gt-n)/Gt-n大于(Gt+n-Gt)/Gt时，晶粒尺寸的变化随时间经过而减少，即，晶粒尺寸变化趋于稳定，其中t大于n，且t与n为自然数。或第一电镀层200在经过进行小于或等于3小时的第一热处理工艺HP1后，第一电镀层200的晶体结构具有的结晶取向皆实质具有(1,1,1)或(1,0,1)的结晶取向，也就是说，第二导电层200在经过进行小于或等于3小时的第一热处理工艺HP1后，第二导电层200的结晶度大于或等于20％且小于或等于100％，根据一些实施例，第二导电层200的结晶度大于或等于30％且小于或等于90％，或者根据一些实施例，第二导电层200的结晶度大于或等于40％且小于或等于80％，但不以此为限。基于此，通过对第一电镀层200进行第一热处理工艺HP1可提升本实施例的复合层电路结构的制造方法的工艺效率或根据本实施例的复合层电路结构的制造方法制造出的复合层电路结构的可靠度和/或电性。
在本实施例的步骤S130(图1E)中，移除第一光致抗蚀剂层PL1。移除第一光致抗蚀剂层PL1的方法可例如是通过进行灰化(ashing)工艺或其余合适的剥离工艺，本揭露不以此为限。
在本实施例的步骤S140(图1F)中，在第一导电层100上形成第一绝缘层300，其中第一绝缘层300包括暴露出部分的第一电镀层200的多个第二开口OP2。第一绝缘层300的形成方法可例如包括进行以下步骤。首先，在第一导电层100上形成覆盖第一电镀层200的第一绝缘材料层(未示出)，其中第一绝缘材料层可例如是利用化学气相沉积工艺或其余合适的工艺形成，本揭露不以此为限。接着，对第一绝缘材料层进行图案化工艺，以形成具有多个第二开口OP2的第一绝缘层300，其中该些第二开口OP2暴露出部分的第一电镀层200。第一绝缘层300的材料可例如是氧化物、氮化物、磷硅酸盐玻璃、硼磷硅酸盐玻璃、有机材料或其组合，本揭露不以此为限。
在一些实施例中，在第一导电层100上形成第一绝缘层300之后，还可包括依序进行以下的步骤S200、步骤S210、步骤S220、步骤S225、步骤S230、步骤S240以及步骤S250。
在本实施例的步骤S200(图1G)中，在第一绝缘层300与第一电镀层200上形成导电材料层400M。导电材料层400M的形成方法可例如是利用物理气相沉积工艺或化学气相沉积工艺，本揭露不以此为限。本实施例的导电材料层400M亦可包括钛层410a以及层叠于钛层410a上的铜层420a，而具有复合层结构，但本揭露不以此为限。在本实施例中，导电材料层400M作为晶种层使用。
在本实施例的步骤S210(图1H)中，在导电材料层400M上形成第二光致抗蚀剂层PL2，其中第二光致抗蚀剂层PL2包括暴露出多个第二开口OP2以及部分的导电材料层400M的多个第三开口OP3。第二光致抗蚀剂层PL2的形成方法可例如包括进行以下步骤。首先，在导电材料层400M上形成第二光致抗蚀剂材料层(未示出)，其中第二光致抗蚀剂材料层可例如是利用旋转涂布工艺或其余合适的工艺形成，本揭露不以此为限。接着，对第二光致抗蚀剂材料层进行图案化工艺，以形成具有多个第三开口OP3的第二光致抗蚀剂层PL2，其中该些第三开口OP3例如暴露出多个第二开口OP2以及位于第二光致抗蚀剂层PL2下方的部分的导电材料层400M。
在本实施例的步骤S220(图1I)中，在多个第三开口OP3中形成第二电镀层500。第二电镀层500的形成方法可例如是利用电镀工艺以通过由多个第三开口OP3暴露出的部分导电材料层400M成长而在该些第三开口OP3中形成，其中第二电镀层500例如填满经第三开口OP3暴露的第二开口OP2，使得第二电镀层500可例如通过导电材料层400M而与第一电镀层200电性连接。基于此，第二电镀层500的材料可例如与被该些第三开口OP3暴露出的部分导电材料层400M的材料相同。即，第二电镀层500的材料包括铜。在一些实施例中，形成的第二电镀层500的顶表面可低于第二光致抗蚀剂层PL2的顶表面，但本揭露不以此为限。
在本实施例的步骤S225(图1J)中，对第二电镀层500进行第一热处理工艺HP1，其中进行第一热处理工艺HP1时的工艺参数以及其所带来的功效可参照前述实施例的步骤S125，于此不再赘述。
在本实施例的步骤S230(图1K)中，移除第二光致抗蚀剂层PL2。移除第二光致抗蚀剂层PL2的方法可例如是通过进行灰化工艺或其余合适的剥离工艺，本揭露不以此为限。
在本实施例的步骤S240(图1L)中，在移除第二光致抗蚀剂层PL2之后，移除被第二电镀层500暴露的导电材料层400M以形成第二导电层400，其中第二导电层400包括钛层410以及层叠于钛层410上的铜层420。移除被第二电镀层500暴露的导电材料层400M的方法可例如是通过进行蚀刻工艺，但本揭露不以此为限。如前述的实施例所记载，由于经电镀工艺形成的导电材料层400M的材料(铜)具有自退火的特性，因此，导电材料层400M的晶体结构亦会随时间不断变化。在未进行第一热处理工艺HP1的情况下，导电材料层400M因其此时的晶体尺寸较小(如前述的纳米级的尺寸)，而于其经蚀刻工艺后将使形成的第二导电层400容易产生针孔(pinhole)缺陷。基于此，本实施例通过在移除被第二电镀层500暴露的导电材料层400M之前对第二电镀层500进行第一热处理工艺HP1，亦可使位于第二电镀层500下方的导电材料层400M的晶体结构的变化时间缩短，使得经加热工艺后的导电材料层400M在经蚀刻工艺时已具有相对大的晶体尺寸(如前述的微米级的尺寸)，藉此可避免针孔缺陷的产生。
在本实施例的步骤S250(图1M)中，在第一绝缘层300上形成第二绝缘层600，其中第二绝缘层600包括暴露出部分的第二电镀层500的多个第四开口OP4。第二绝缘层600的形成方法可例如包括进行以下步骤。首先，在第一绝缘层300上形成覆盖第二电镀层500的第二绝缘材料层(未示出)，其中第二绝缘材料层可例如是利用化学气相沉积工艺或其余合适的工艺形成，本揭露不以此为限。接着，对第二绝缘材料层进行图案化工艺，以形成具有多个第四开口OP4的第二绝缘层600，其中该些第四开口OP4暴露出部分的第二电镀层500。第二绝缘层600的材料可例如与第一绝缘层300的材料相似或相同，因此于此不再赘述。
此处值得说明的是，在本实施例中，第一导电层100、第一电镀层200、第一绝缘层300、第二导电层400、第二电镀层500以及第二绝缘层600可定义出重布线结构RDL，但本揭露不以此为限。即，可重复进行本实施例的步骤S200、步骤S210、步骤S220、步骤S225、步骤S230以及步骤S240的多个循环，而定义出如图3所示出的复合层电路结构20，其中复合层电路结构20包括具有多层第二导电层400(第二导电层400a、第二导电层400b、第二导电层400c与第二导电层400d)、多层第二电镀层500(第二电镀层500a、第二电镀层500b、第二电镀层500c与第二电镀层500d)以及多层第二绝缘层600(第二绝缘层600a、第二绝缘层600b与第二绝缘层600c)的重布线结构RDL’。
至此，完成本揭露实施例的复合层电路结构10的制作。值得说明的是，本实施例的复合层电路结构的制造方法虽然是以上述方法为例进行说明；然而，本揭露的复合层电路结构的形成方法并不以此为限。另外，本揭露实施例的复合层电路结构10虽以应用于面板级封装中为例；然而，本揭露的复合层电路结构可应用于各种半导体装置和/或半导体制造工艺，本揭露并不以此为限。
图4为本揭露第二实施例的复合层电路结构的制造方法的流程图。须说明的是，图4的实施例可沿用图2的实施例的结构标号与部分内容，其中采用相同或近似的标号来表示相同或近似的结构，并且省略相同技术内容的说明。
请同时参照图1A至图1M与图4，本实施例的复合层电路结构的制作方法与前述的复合层电路结构10的制作方法的主要差异在于：1)本实施例不包括对第一电镀层200进行第一热处理工艺HP1的步骤S125以及对第二电镀层500进行第一热处理工艺HP1的步骤S225；2)本实施例还包括对第一电镀层200进行第二热处理工艺HP2的步骤S135，其是在移除第一光致抗蚀剂层PL1的步骤S130之后进行；以及3)本实施例还包括对第二电镀层500进行第二热处理工艺HP2的步骤S235，其是在移除第二光致抗蚀剂层PL2的步骤S230之后进行。在本实施例的步骤S135中，进行第二热处理工艺HP2的方法可例如在惰性气体的气氛下将第一电镀层200制于烘箱中进行加热工艺，其中在进行第二热处理工艺HP2时的温度为大于或等于40℃且小于或等于300℃，进行第二热处理工艺HP2时的时间为小于或等于3小时，进一步而言，第二热处理工艺HP1时的时间可小于或等于1小时，且使用的惰性气体包括氮气。在惰性气体的气氛下将第一电镀层200进行第二热处理工艺HP2可避免第二电镀层500和/或第二导电层400的材料(铜)氧化，且使进行第二热处理工艺HP2时的温度小于或等于300℃亦可避免第二电镀层500和/或第二导电层400的材料(铜)氧化。类似地，通过对第一电镀层200进行第二热处理工艺HP2可使第一电镀层200具有的晶体结构的变化时间缩短，因此，后续的工艺可快速地进行且可避免后续形成的电路结构产生翘曲。在一些实施例中，第一电镀层200在经过进行小于或等于3小时的第二热处理工艺HP2，第一电镀层200的晶体结构具有的晶体尺寸例如大于或等于0.5微米(μm)且小于或等于10微米,晶粒尺寸趋向稳定，且第一电镀层200在经过进行小于或等于3小时的第二热处理工艺HP2后，第一电镀层200的晶体结构具有的结晶取向皆实质具有(1,1,1)的结晶取向。
基于此，通过对第一电镀层200进行第二热处理工艺HP2可提升本实施例的复合层电路结构的制造方法的工艺效率或根据本实施例的复合层电路结构的制造方法制造出的电路结构的可靠度和/或电性。另外，在本实施例的步骤S235中，亦对第二电镀层500进行第二热处理工艺HP2，如前述的实施例所记载，本实施例通过在移除被第二电镀层500暴露的导电材料层400M之前对第二电镀层500进行第二热处理工艺HP2，可使导电材料层400M在经蚀刻工艺时具有相对大的晶体尺寸，藉此可避免针孔缺陷的产生，其中进行第二热处理工艺HP2时的工艺参数以及其余功效可参照前述实施例的步骤S135，于此不再赘述。
图5为本揭露第三实施例的复合层电路结构的制造方法的流程图。须说明的是，图5的实施例可沿用图2的实施例的结构标号与部分内容，其中采用相同或近似的标号来表示相同或近似的结构，并且省略相同技术内容的说明。
请同时参照图1A至图1M与图5，本实施例的复合层电路结构的制作方法与前述的复合层电路结构10的制作方法的主要差异在于：1)本实施例还包括对第一电镀层200进行第二热处理工艺HP2的步骤S135，其是在移除第一光致抗蚀剂层PL1的步骤S130之后进行；2)本实施例还包括对第二电镀层500进行第二热处理工艺HP2的步骤S235，其是在移除第二光致抗蚀剂层PL2的步骤S230之后进行。
在本实施例中，进行第二热处理工艺HP2的方法可例如在惰性气体的气氛下将第一电镀层200制于烘箱中进行加热工艺，其中在进行第二热处理工艺HP2时的温度为大于或等于40℃且小于或等于300℃，进行第二热处理工艺HP2时的时间为小于或等于3小时，且使用的惰性气体包括氮气。类似地，通过对第一电镀层200进行第二热处理工艺HP2可使第一电镀层200具有的晶体结构的变化时间缩短，因此，后续的工艺可快速地进行且可避免后续形成的电路结构产生翘曲。
在一些实施例中，第一电镀层200在经过进行总计小于或等于6小时的第一热处理工艺HP1以及第二热处理工艺HP2后，或更进一步而言，第一电镀层200在经过进行总计小于或等于3小时的第一热处理工艺HP1以及第二热处理工艺HP2后，第一电镀层200的晶体结构具有的晶体尺寸例如大于或等于0.5微米(μm)且小于或等于10微米,晶粒尺寸趋向稳定，且第一电镀层200在经过进行总计小于或等于3小时的第一热处理工艺HP1以及第二热处理工艺HP2后，第一电镀层200的晶体结构具有的结晶取向皆实质具有(111)的结晶取向。基于此，通过对第一电镀层200进行第一热处理工艺HP1以及第二热处理工艺HP可提升本实施例的复合层电路结构的制造方法的工艺效率或根据本实施例的复合层电路结构的制造方法制造出的电路结构的可靠度和/或电性，也就是说，通过本揭露提出通过对电镀层进行第一热处理工艺HP1或第二热处理工艺HP可降低电镀层趋向稳定结晶取向所需要花费的时间，进而提高生产效率。另外，在本实施例的步骤S235中，亦对第二电镀层500进行第二热处理工艺HP2，如前述的实施例所记载，本实施例通过在移除被第二电镀层500暴露的导电材料层400M之前对第二电镀层500进行第一热处理工艺HP1以及第二热处理工艺HP2，可使导电材料层400M在经蚀刻工艺时具有相对大的晶体尺寸，藉此可避免针孔缺陷的产生，其中进行第二热处理工艺HP2时的工艺参数以及其余功效可参照前述实施例的步骤S135，于此不再赘述。
此处值得说明的是，本揭露记载的前述实施例虽皆为一起对第一电镀层200以及第二电镀层500进行第一热处理工艺HP1和/或第二热处理工艺HP2，但本揭露并不以此为限。即，在其他的实施例中，本揭露的复合层电路结构的制造方法亦可包括对第一电镀层200进行第一热处理工艺HP1，且对第二电镀层500进行第二热处理工艺HP2；或者对第一电镀层200进行第二热处理工艺HP2，且对第二电镀层500进行第一热处理工艺HP1。
根据上述，本揭露实施例通过在形成第一绝缘层之前，对第一电镀层进行至少一热处理工艺，可使第一电镀层具有的晶体结构的变化时间缩短。类似地，通过在移除被第二电镀层暴露的导电材料层之前对第二电镀层进行至少一热处理工艺，亦可使第二电镀层具有的晶体结构的变化时间缩短，因此，后续的工艺可快速地进行且可避免后续形成的电路结构产生翘曲。再者，当对第二电镀层进行至少一热处理工艺时，位于第二电镀层下方的导电材料层亦一同经受该热处理工艺，因此，通过在移除被第二电镀层暴露的导电材料层之前对第二电镀层进行至少一热处理工艺，可使经至少一热处理工艺的导电材料层在经蚀刻工艺时具有相对大的晶体尺寸，而避免针孔缺陷的产生。基于此，通过对第一电镀层以及第二电镀层进行至少一热处理工艺可提升本揭露实施例的复合层电路结构的制造方法的工艺效率或根据本揭露实施例的复合层电路结构的制造方法制造出的复合层电路结构的可靠度和/或电性。
图6为本揭露一实施例的复合层电路结构应用于半导体封装类型的电子装置的局部剖面示意图。须说明的是，图6的实施例可沿用图3的实施例的结构标号与部分内容，其中采用相同或近似的标号来表示相同或近似的结构，并且省略相同技术内容的说明。
请参照图6，在一些实施例中，本揭露的复合层电路结构(此处以复合层电路结构20为例，但不以此为限)的制作方法例如是可应用于制作半导体封装类型的电子装置1，例如片上***(system on chip，SoC)、***级封装(system in package，SiP)或通过上述方法制造的其他电子装置。具体来说，本揭露一实施例的复合层电路结构20的制作方法可应用于重布线层先制(redistribution layer first,RDL first)的制作方法、晶粒先制/面朝上(chip first/face up)的制作方法或晶粒先制/面朝下(chip first/face down)的制作方法。当本揭露一实施例的复合层电路结构20应用于重布线层先制的制作方法时，载板CP可以包括玻璃、石英、蓝宝石、陶瓷、不锈钢、硅晶圆、封装胶体(例如树脂、环氧树脂、有机硅化合物)、其他合适的基板材料或前述的组合，但不以此为限。当本揭露一实施例的复合层电路结构20应用于晶粒先制/面朝上的制作方法以及晶粒先制/面朝下的制作方法时，载板CP可以包括玻璃、被封装胶体(例如树脂、环氧树脂、有机硅化合物)封装的集成电路芯片(integrated circuit chip)、硅晶圆、其他合适的基板材料或前述的组合，但不以此为限。在一些实施例中，当本揭露一实施例的复合层电路结构20应用于重布线层先制的制作方法时，在制作复合层电路结构20后可以将载板CP去除，以使复合层电路结构20包括的重布线结构RDL’可在后续的制程中与例如是图6所示出的集成电路芯片IC和/或印刷电路板PCB等元件进行接合，但不以此为限。在一些实施例中，当本揭露一实施例的复合层电路结构20应用于晶粒先制/面朝上的制作方法以及晶粒先制/面朝下的制作方法时，可以选择性地在载板CP上设置离型层或不需设置离型层，以使复合层电路结构20包括的重布线结构RDL’可在后续的制程中与例如是印刷电路板等元件进行接合，但不以此为限。接合的方式可通过于重布线结构RDL’与电子元件之间设置接合垫，如图6所示，重布线结构RDL’与集成电路芯片IC之间设置有接合垫BP1，且重布线结构RDL’与印刷电路板PCB之间设置有接合垫BP2，但不以此为限。
最后应说明的是：以上各实施例仅用以说明本揭露的技术方案，而非对其限制；尽管参照前述各实施例对本揭露进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。各实施例间的特征只要不违背发明精神或相冲突，均可任意混合搭配使用。

Claims (10)

1.一种电子装置的复合层电路结构的制造方法，其特征在于，包括：
在载板上形成第一导电层；
在所述第一导电层上形成第一光致抗蚀剂层，其中所述第一光致抗蚀剂层包括暴露出部分的所述第一导电层的多个第一开口；
在所述多个第一开口中形成第一电镀层；
移除所述第一光致抗蚀剂层；以及
在所述第一导电层上形成第一绝缘层，其中所述第一绝缘层包括暴露出部分的所述第一电镀层的多个第二开口，
其中在所述第一导电层上形成所述第一绝缘层之前，对所述第一电镀层进行至少一热处理工艺，
其中在进行所述至少一热处理工艺时的温度为大于或等于40℃且小于或等于300℃，且进行至少一热处理工艺时的时间为小于或等于3小时。
2.根据权利要求1所述的电子装置的复合层电路结构的制造方法，其特征在于，在对所述第一电镀层进行所述至少一热处理工艺的步骤中，包括在移除所述第一光致抗蚀剂层之前对所述第一电镀层进行第一热处理工艺，其中在进行所述第一热处理工艺时的温度为大于或等于40℃且小于或等于80℃，且进行所述第一热处理工艺时的时间为小于或等于3小时。
3.根据权利要求1所述的电子装置的复合层电路结构的制造方法，其特征在于，在对所述第一电镀层进行所述至少一热处理工艺的步骤中，包括在移除所述第一光致抗蚀剂层之后对所述第一电镀层进行第二热处理工艺，其中在进行所述第二热处理工艺时的温度为大于或等于40℃且小于或等于300℃，且在惰性气体的气氛下进行所述第二热处理工艺，且进行所述第二热处理工艺时的时间为小于或等于3小时。
4.根据权利要求3所述的电子装置的复合层电路结构的制造方法，其特征在于，所述惰性气体包括氮气。
5.根据权利要求1所述的电子装置的复合层电路结构的制造方法，其特征在于，在所述第一导电层上形成所述第一绝缘层之后，还包括进行以下步骤：
在所述第一绝缘层与所述第一电镀层上形成导电材料层；
在所述导电材料层上形成第二光致抗蚀剂层，其中所述第二光致抗蚀剂层包括暴露出所述多个第二开口以及部分的所述导电材料层的多个第三开口；
在所述多个第三开口中形成第二电镀层，其中所述第二电镀层与所述第一电镀层电性连接；
移除所述第二光致抗蚀剂层；
移除被所述第二电镀层暴露的所述导电材料层，以形成第二导电层；以及
在所述第一绝缘层上形成第二绝缘层，其中所述第二绝缘层包括暴露出部分的所述第二电镀层的多个第四开口，
其中在移除被所述第二电镀层暴露的所述导电材料层之前，对所述第二电镀层进行所述至少一热处理工艺。
6.根据权利要求5所述的电子装置的复合层电路结构的制造方法，其特征在于，所述第一导电层、所述第一电镀层、所述第一绝缘层、所述第二导电层、所述第二电镀层以及所述第二绝缘层定义出重布线结构。
7.根据权利要求5所述的电子装置的复合层电路结构的制造方法，其特征在于，在对所述第二电镀层进行所述至少一热处理工艺的步骤中，包括在移除所述第二光致抗蚀剂层之前对所述第二电镀层进行第一热处理工艺，其中在进行所述第一热处理工艺时的温度为大于或等于40℃且小于或等于80℃，且进行所述第一热处理工艺时的时间为小于或等于3小时。
8.根据权利要求5所述的电子装置的复合层电路结构的制造方法，其特征在于，在对所述第二电镀层进行所述至少一热处理工艺的步骤中，包括在移除所述第二光致抗蚀剂层之后对所述第二电镀层进行第二热处理工艺，其中在进行所述第二热处理工艺时的温度为大于或等于40℃且小于或等于300℃，进行所述第二热处理工艺时的时间为小于或等于3小时，且在惰性气体的气氛下进行所述第二热处理工艺。
9.根据权利要求8所述的电子装置的复合层电路结构的制造方法，其特征在于，所述惰性气体包括氮气。
10.根据权利要求1所述的电子装置的复合层电路结构的制造方法，其特征在于，在所述载板上形成所述第一导电层之前，在所述载板上形成离型层。
CN202111476716.5A 2021-12-02 2021-12-02 电子装置的复合层电路结构的制造方法 Pending CN116230686A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111476716.5A CN116230686A (zh) 2021-12-02 2021-12-02 电子装置的复合层电路结构的制造方法
TW111100323A TWI834099B (zh) 2021-12-02 2022-01-05 電子裝置的複合層電路結構的製造方法
US17/751,653 US20230178447A1 (en) 2021-12-02 2022-05-23 Method for manufacturing composite layer circuit structure of electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111476716.5A CN116230686A (zh) 2021-12-02 2021-12-02 电子装置的复合层电路结构的制造方法

Publications (1)

Publication Number Publication Date
CN116230686A true CN116230686A (zh) 2023-06-06

Family

ID=86568449

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111476716.5A Pending CN116230686A (zh) 2021-12-02 2021-12-02 电子装置的复合层电路结构的制造方法

Country Status (3)

Country Link
US (1) US20230178447A1 (zh)
CN (1) CN116230686A (zh)
TW (1) TWI834099B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090113995A (ko) * 2008-04-29 2009-11-03 주식회사 피앤아이 금속 촉매층 및 금속 시드층을 포함하는 전해도금용 기판,및 이를 이용한 인쇄회로기판의 제조 방법
KR20160145191A (ko) * 2014-10-10 2016-12-19 이시하라 케미칼 가부시키가이샤 합금 범프의 제조방법
KR102329838B1 (ko) * 2019-04-30 2021-11-22 도레이첨단소재 주식회사 연성 금속박 적층 필름, 이를 포함하는 물품 및 상기 연성 금속박 적층 필름의 제조방법

Also Published As

Publication number Publication date
US20230178447A1 (en) 2023-06-08
TW202325115A (zh) 2023-06-16
TWI834099B (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
US8034664B2 (en) Method of fabricating passive device applied to the three-dimensional package module
US7875805B2 (en) Warpage-proof circuit board structure
US8810008B2 (en) Semiconductor element-embedded substrate, and method of manufacturing the substrate
US9153547B2 (en) Integrated inductor structure and method of fabrication
JP5313626B2 (ja) 電子部品内蔵基板及びその製造方法
US10643936B2 (en) Package substrate and package structure
EP0284624A1 (en) METHOD FOR PRODUCING AN INTEGRATED CIRCUIT PACK STRUCTURE.
KR100860533B1 (ko) 금속 인쇄회로기판 제조방법
US20130015569A1 (en) Semiconductor Device and Method of Forming Substrate With Seated Plane for Mating With Bumped Semiconductor Die
CN114050132A (zh) 半导体设备封装及其制造方法
CN113767468A (zh) 嵌入式半导体封装件及其制造方法
US20160247696A1 (en) Interposer and method for producing the same
DE102014111533A1 (de) Chipanordnung
KR20010066906A (ko) 시스템 반도체 장치 및 그 제조 방법
US7413936B2 (en) Method of forming copper layers
CN116230686A (zh) 电子装置的复合层电路结构的制造方法
US20070176287A1 (en) Thin integrated circuit device packages for improved radio frequency performance
TWI840741B (zh) 電子元件的封裝結構的製造方法
CN116525551A (zh) 电子元件的封装结构的制造方法
JPH11354667A (ja) 電子部品およびその実装方法
US20230245971A1 (en) Module Comprising a Semiconductor-based Component and Method of Manufacturing the Same
US11735529B2 (en) Side pad anchored by next adjacent via
US11972998B2 (en) Semiconductor package device with dedicated heat-dissipation feature and method of manufacturing semiconductor package device
US11665826B2 (en) Component carrier and method of manufacturing the same
US20230127545A1 (en) Semiconductor package device with heat-removing function and method of manufacturing semiconductor package device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination