CN116206546A - 一种像素电路及显示面板 - Google Patents

Abstract

本发明公开一种像素电路及显示面板。该像素电路，包括发光模块，连接在第一电源和第二电源之间；驱动晶体管，连接在第一电源和发光模块之间，驱动晶体管包括第一栅极和第二栅极；初始化模块，初始化模块连接于初始化线和第一栅极之间；第二栅极用于在初始阶段输入第一偏置控制信号，并在亮度保持阶段输入第二偏置控制信号；其中，至少部分第二偏置控制信号的幅值小于第一偏置控制信号的幅值。本发明实施例提供的技术方案解决显示面板存在屏体闪烁的问题。

Description

一种像素电路及显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种像素电路及显示面板。

背景技术

随着显示技术的发展，人们对显示技术的要求也越来越高，需要显示面板实现较低驱动频率的画面显示。现有的显示面板在以较低的频率进行画面显示时，存在屏体闪烁，影响显示面板的显示效果。

发明内容

本发明提供了一种像素电路及显示面板，以解决显示面板在以较低的频率进行画面显示时，存在屏体闪烁的问题。

根据本发明的一方面，提供了一种像素电路，包括：

发光模块，连接在第一电源和第二电源之间；

驱动晶体管，连接在第一电源和发光模块之间，驱动晶体管包括第一栅极和第二栅极；

初始化模块，初始化模块连接于初始化线和第一栅极之间；

第二栅极用于在初始阶段输入第一偏置控制信号，并在亮度保持阶段输入第二偏置控制信号；其中，至少部分第二偏置控制信号的幅值小于第一偏置控制信号的幅值。

可选的，像素电路，还包括：

初始化模块包括第一初始化模块，第一初始化模块的第一极连接驱动晶体管的第一栅极，第一初始化模块的第二极连接驱动晶体管的第二极；

第一初始化模块包括第三栅极和第四栅极；第三栅极用于输入第一发光控制信号；

第四栅极用于输入第一发光控制信号；或者，第四栅极用于在初始阶段输入第一偏置控制信号，并在亮度保持阶段输入第二偏置控制信号。

可选的，在第一频率范围显示画面时，第二栅极和/或第四栅极被配置为在初始阶段输入第一偏置控制信号，并在亮度保持阶段输入第二偏置控制信号；

优选的，第一频率范围包括小于60Hz的频率。

可选的，第一偏置控制信号的电压恒定；

第二偏置控制信号的电压恒定、电压逐渐减小或电压呈脉冲变化中的至少一种。

可选的，第二栅极和/或第四栅极被配置为输入的第二偏置控制信号的电压线性减小；或者，

第二栅极和/或第四栅极被配置为输入的第二偏置控制信号的占空比相等或逐渐减小。

可选的，亮度保持阶段包括N个子发光时段；

第二栅极和/或第四栅极被配置为在每个子发光时段输入的第二偏置控制信号的电压逐渐减小，且在第i+1子发光时段输入的第二偏置控制信号的电压幅值小于第i子发光时段传输的第二偏置控制信号的电压幅值；

其中，N为大于或等于1的正整数，i为小于N的正整数。

可选的，亮度保持阶段包括N个子发光时段；

第二栅极和/或第四栅极被配置为在第j+1子发光时段输入的第二偏置控制信号的电压幅值大于在第j子发光时段输入的第二偏置控制信号的电压幅值，且等于在第j-1子发光时段传输的第二偏置控制信号的电压幅值；

其中，N为大于或等于1的正整数，j为小于N的正整数。

可选的，初始化模块，还包括：

第二初始化模块；

第二初始化模块的第一极连接发光模块的阳极，第二初始化模块的第二极连接初始化线；

第二初始化模块包括第五栅极和第六栅极；

第五栅极用于输入第二发光控制信号，第六栅极用于输入第一发光控制信号。

第二方面，本发明实施例提供一种显示面板，包括：第一方面任意项提出的像素电路。

可选的，显示面板，还包括：

至少一条第一偏置线，第一偏置线沿第一方向延伸，第一偏置线用于连接像素电路的第二栅极；

至少一个开关模块，开关模块连接于第一偏置线与像素电路的第二栅极之间；

沿第一方向，位于同一列的像素电路的第二栅极连接同一条第一偏置线；

沿第二方向，位于相邻两行的开关模块的控制端所输入的控制信号不同；其中，第二方向与第一方向相交。

本发明实施例的技术方案通过设置像素电路包括发光模块和驱动晶体管，驱动晶体管包括第一栅极和第二栅极，第二栅极用于在初始阶段输入第一偏置控制信号，并在亮度保持阶段输入第二偏置控制信号；其中，至少部分第二偏置控制信号的幅值小于第一偏置控制信号的幅值。这样设置使得在亮度保持阶段，像素电路接收到幅值较小的第二偏置控制信号，像素电路的驱动电流的变化较小。显示面板在显示频率较低的画面时，可以使得像素驱动电路的驱动电流保持一致，改善显示面板的显示效果。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种显示装置的结构示意图；

图2是本发明实施例提供的一种像素电路的结构示意图；

图3是本发明实施例提供的一种像素电路的驱动时序图；

图4是本发明实施例提供的另一种像素电路的驱动时序图；

图5是本发明实施例提供的另一种像素电路的结构示意图；

图6是本发明实施例提供的又一种像素电路的结构示意图；

图7是本发明实施例提供的另一种像素电路的驱动时序图；

图8是本发明实施例提供的一种显示面板的结构示意图；

图9是本发明实施例提供的又一种显示面板的像素电路的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

正如背景技术中提到的显示面板在以较低的频率进行画面显示时，存在屏体闪烁的问题。发明人经过研究发现，LTPO(Low Temperature Polycrystalline Oxide，低温多晶氧化物)屏幕技术最低刷新率可以做到1Hz，更低的刷新率会带来更低的功耗，通过降低刷新率来节省大量的电量。由于LTPO屏体以较低频率，例如1Hz,甚至0.1Hz进行画面显示时，数据写入是按照60Hz写入显示面板的像素电路，像素电路的驱动晶体管的特性容易发生变化导致驱动电流发生变化，因此存在屏体闪烁的问题。

图1是本发明实施例提供的一种显示装置的结构示意图。参见图1，显示装置200包括显示面板100。显示面板100包括多个像素电路1。

显示面板100还可以包括多条扫描线Scan 1-Scan n、多条数据线Data1-Data n、多条发光控制线EM 1-EM n以及驱动芯片300，像素电路1设置于扫描线与数据线交叉设置限定的区域，通过扫描线向对应的像素电路1输入扫描信号，像素电路1在与之电连接的扫描线输入的扫描信号的作用下，连通与之对应电连接的数据线，驱动芯片300通过数据线向对应的像素电路1输入数据信号，数据信号的电压对应驱动电压，决定发光模块的发光亮度，即决定发光模块的显示灰阶。

发光模块可以包括发光颜色不同的发光模块。需要说明的是，本申请以发光颜色为红色的发光模块、发光颜色为绿色的发光模块和发光颜色为蓝色的发光模块为例进行说明，发光模块也可以包括其他颜色的发光模块，在此不作任何限定。

显示面板100还包括初始化线Vref。每个像素电路1分别连接至第一电源线VDD、第二电源线VSS和初始化线Vref。第一电源线VDD用于向发光模块的阳极传输第一电压信号，第一电压信号通常为高电平信号。第二电源线VSS用于向发光模块的阴极传输第二电压信号，第二电压信号通常为低电平信号。参见图1，显示面板100还包括第一偏置线Vini，第一偏置线Vini用于向像素电路1传输第一偏置控制信号。

像素电路1可以包括多个薄膜晶体管和存储模块。薄膜晶体管可以包括驱动晶体管和开关晶体管。驱动晶体管和发光模块依次连接于第一电源线VDD和第二电源线VSS之间。驱动晶体管可以产生驱动电流，驱动像素电路1所连接的发光模块发光。开关晶体管则主要起到开关作用。

图2是本发明实施例提供的一种像素电路的结构示意图。图3是本发明实施例提供的一种像素电路的驱动时序图。图4是本发明实施例提供的另一种像素电路的驱动时序图。结合图1至图4，本实施例提供的像素电路1包括发光模块D1，发光模块D1连接在第一电源VDD和第二电源VSS之间；驱动晶体管M1，驱动晶体管M1连接在第一电源VDD和发光模块D1之间。驱动晶体管M1包括第一栅极和第二栅极；初始化模块2，初始化模块2连接于初始化线Vref和第一栅极之间；第二栅极用于在初始阶段t1输入第一偏置控制信号，并在亮度保持阶段t2输入第二偏置控制信号；其中，至少部分第二偏置控制信号的幅值小于第一偏置控制信号的幅值。

具体的，发光模块D1由驱动电路驱动而发光，驱动电路例如可以采用图2所示的驱动电路。结合图1至图4，本实施例提供的像素电路1可以对应于图1所示显示面板100中的像素电路1的一种具体化电路结构。结合图1和图2，该像素电路1包括驱动晶体管M1、初始化模块2、数据写入模块3、发光控制模块5以及存储模块4。

该像素电路1的工作过程包括初始阶段t1和亮度保持阶段t2。初始阶段t1包括初始化阶段T1、数据写入阶段T2、亚阈值摆幅补偿阶段T3。亮度保持阶段t2包括发光阶段T4。

参见图3，在初始化阶段T1，第一发光控制线EM1为高电平，第二发光控制线EM2为低电平，初始化模块2导通，初始化线Vref向驱动晶体管M1的栅极G和发光模块D1的阳极传输初始化信号。初始化阶段T1的总时间为数据写入阶段T2之前，第二发光控制信号EM1的发光信号与第一发光控制信号EM2的熄灭信号的交叠时间。可以通过时序调节初始化的时间。

在数据写入阶段T2，第一发光控制线EM1和第二发光控制线EM2均为高电平，扫描信号Scan为低电平，初始化模块2和数据写入模块3均打开，数据电压通过导通的数据写入模块3和初始化模块2，写入到驱动晶体管M1的栅极G。数据写入阶段T2的总时间为亚阈值摆幅补偿阶段T3之前，扫描信号Scan的熄灭信号的时间。

在亚阈值摆幅补偿阶段T3，扫描信号Scan为高电平，数据写入模块3关闭，第一发光控制线EM1为高电平，初始化模块2打开，驱动晶体管M1继续向栅极G充电。利用存储模块4维持驱动晶体管M1的S点的电压，使得驱动晶体管M1可以继续对栅极G充电，以补偿驱动晶体管M1的阈值电压Vth。补偿时间可以根据需要通过时序进行调整。

在发光阶段T4，第一发光控制线EM1和第二发光控制线EM2均为低电平，发光控制模块5导通，驱动晶体管M1导通，发光模块D1发光。

参见图4，本实施例提供的像素电路1的驱动晶体管M1的第二栅极用于在初始阶段t1输入第一偏置控制信号，并在亮度保持阶段t2输入第二偏置控制信号。驱动晶体管M1的第二栅极与第一偏置线Vini连接，第一偏置线Vini用于为像素电路1的驱动晶体管M1的第二栅极提供偏置控制信号。像素电路1在显示面板显示画面时，第一偏置线Vini在初始阶段t1向第二栅极传输第一偏置控制信号，并在亮度保持阶段t2向第二栅极传输第二偏置控制信号。至少部分第二偏置控制信号的幅值小于第一偏置控制信号的幅值。

具体的，像素电路1包括发光模块D1和驱动电路。像素电路1响应于扫描信号和数据信号，在初始阶段t1将数据写入驱动电路的驱动晶体管M1的栅极G，并在亮度保持阶段t2保持发光模块D1稳定发光。第一偏置线Vini为像素电路1提供偏置控制信号，偏置控制信号通过调节驱动晶体管的阈值电压，调节驱动电路向发光模块D1传输的驱动电流的大小。这样设置使得驱动电流在亮度保持阶段t2的变化较小，使得发光模块D1的发光亮度的均一性较好，解决显示面板在驱动频率较低的频率范围显示画面时存在的闪烁的问题。

由于在驱动频率较低的频率范围内，像素电路1的驱动晶体管的特性容易发生变化，随着发光时间的增长，驱动晶体管的阈值电压的幅值会逐渐增大，使得流过驱动晶体管的驱动电流逐渐减小，从而使得发光模块D1的发光亮度下降。通过设置像素电路1在显示画面时，第二栅极在初始阶段t1输入第一偏置控制信号，并在亮度保持阶段t2输入第二偏置控制信号，至少部分第二偏置控制信号的幅值小于第一偏置控制信号的幅值。这样设置使得在初始阶段t1，像素电路1的发光模块D1接收到幅值较大的第一偏置控制信号。在亮度保持阶段t2，由于驱动晶体管M1的阈值电压的幅值逐渐增大。通过设置幅值较大的偏置控制信号，使得驱动晶体管M1的阈值电压的波动减小，从而降低驱动电流的波动，使得驱动电流在亮度保持阶段t2尽可能一致，从而提高显示面板在第一频率范围内时亮度的均一性，改善显示面板的显示效果。

本发明实施例的技术方案通过设置像素电路包括发光模块和驱动晶体管，驱动晶体管包括第一栅极和第二栅极，第二栅极用于在初始阶段输入第一偏置控制信号，并在亮度保持阶段输入第二偏置控制信号；其中，至少部分第二偏置控制信号的幅值小于第一偏置控制信号的幅值。这样设置使得在亮度保持阶段，像素电路接收到幅值较小的第二偏置控制信号，像素电路的驱动电流的变化较小。显示面板在显示频率较低的画面时，可以使得像素驱动电路的驱动电流保持一致，改善显示面板的显示效果。

可选的，图5是本发明实施例提供的另一种像素电路的结构示意图。图6是本发明实施例提供的又一种像素电路的结构示意图。在上述实施例的基础上，结合图5和图6，本实施例提供的初始化模块2包括：第一初始化模块21；第一初始化模块21的第一极连接驱动晶体管M1的第一栅极，第一初始化模块21的第二极连接驱动晶体管M1的第二极；第一初始化模块21包括第三栅极和第四栅极；第三栅极用于输入第一发光控制信号；参见图5，第四栅极用于输入第一发光控制信号；或者，参见图6，第四栅极用于输入第二偏置控制信号。

一种可选的实施方式，参见图5，可以将第一初始化模块21的第四栅极连接第一发光控制线EM1。这样设置可以使得第一初始化模块21的第三栅极和第四栅极均连接相同的第一发光控制线EM1，便于布线，驱动过程简单，容易实现。

可选的，在上述实施例的基础上，继续参见图5，本发明实施例提供的显示面板的像素电路1包括：发光模块D1，连接在第一电源VDD和第二电源VSS之间；驱动晶体管M1，连接在第一电源VDD和发光模块D1之间以控制驱动电流，驱动晶体管M1包括第一栅极和第二栅极；存储模块4，存储模块4连接驱动晶体管M1的第一栅极。第一偏置线Vini连接第二栅极，第二栅极在初始阶段t1输入第一偏置控制信号，并在亮度保持阶段t2输入第二偏置控制信号。

具体的，在显示面板显示画面时，驱动频率在第一频率范围内时，由于驱动晶体管M1的阈值电压在亮度保持阶段t2会发生负偏，驱动晶体管M1的阈值电压的幅值会逐渐增大。亮度保持阶段t2持续的时间越长，驱动晶体管M1的阈值电压的幅值波动会越大。由于至少部分第二偏置控制信号的幅值小于第一偏置控制信号的幅值，通过设置第二栅极在初始阶段t1输入第一偏置控制信号，并在亮度保持阶段t2输入第二偏置控制信号。这样设置使得在初始阶段t1，第二栅极输入幅值较大的第一偏置控制信号，使得在初始阶段t1，可以将数据信号写入驱动晶体管M1的第一栅极。

在亮度保持阶段t2，由于驱动晶体管M1的阈值电压的幅值逐渐增大。通过设置在亮度保持阶段t2第二栅极输入第二偏置控制信号，幅值较大的偏置控制信号作用在驱动晶体管M1的第二栅极，使得驱动晶体管M1的阈值电压的波动减小，从而降低驱动电流的波动，使得驱动电流在亮度保持阶段t2尽可能一致，从而使得显示面板100在驱动频率较低的第一频率范围内显示亮度的均一性较好，进一步改善显示面板100的显示效果。

另一种可选的实施方式，参见图6，显示面板还包括第二偏置线Vini2，可以将第一初始化模块21的第四栅极连接第二偏置线Vini2。第一初始化模块21的第四栅极输入第二偏置控制信号。

可选的，图7是本发明实施例提供的另一种像素电路的驱动时序图。在上述实施例的基础上，结合图6和图7，第一初始化模块21的第四栅极连接第二偏置线Vini2时，第一初始化模块21的第四栅极在初始阶段t1输入第一偏置控制信号，并在亮度保持阶段t2输入第二偏置控制信号。

具体的，第一初始化模块21可以包括第一晶体管M3，第一晶体管M3可以包括铟镓锌氧化物(IGZO)晶体管。由于IGZO晶体管的阈值电压也很容易正负偏，第一初始化模块21连接驱动晶体管M1的第一栅极，第一晶体管M3的阈值电压的波动很容易耦合影响驱动晶体管M1的第一栅极的电压。通过设置第一初始化模块21的第四栅极在初始阶段t1输入第一偏置控制信号，并在亮度保持阶段t2输入第二偏置控制信号。这样设置可以使得幅值较大的偏置控制信号作用在第一初始化模块12的第四栅极，使得第一初始化模块12的阈值电压的波动减小，从而降低第一初始化模块12的阈值电压的波动，使得第一初始化模块12对驱动晶体管M1的第一栅极的耦合较一致，进而使得与第一初始化模块12的第一极连接的驱动晶体管M1的第一栅极的电压波动较小，使得驱动电流在亮度保持阶段t2尽可能一致，从而使得显示面板在驱动频率较低的第一频率范围内显示亮度的均一性较好，进一步改善显示面板的显示效果。

可选的，在上述实施例的基础上，继续参见图6，本发明实施例提供的显示面板的像素电路1的初始化模块2，还可以包括：第二初始化模块22；第二初始化模块22的第一极连接发光模块D1的阳极，第二初始化模块22的第二极连接初始化线Vref；第二初始化模块22包括第五栅极和第六栅极；第五栅极用于输入第二发光控制信号，第六栅极用于输入第一发光控制信号。

具体的，第二初始化模块22可以包括第二晶体管M4、数据写入模块3包括第三晶体管M2，发光控制模块4包括第四晶体管M5和第五晶体管M6，存储模块4包括第一存储模块C1和第二存储模块C2。

需要说明的是，驱动晶体管M1、开关晶体管和存储模块4可以多种连接关系形成多种形式的像素电路1。图5和图6所示的像素电路1只是一种示例，像素电路1还可以是其他形式的像素电路1，例如6T2C像素电路1、7T1C像素电路1和8T2C像素电路1等，其中，T代表晶体管，C代表电容。图5和图6示例性的示出6T2C像素电路1的情况，并非对像素电路1限定。

可选的，在上述实施例的基础上，继续参见图4和图7，本实施例提供的像素电路，在第一频率范围显示画面时，第二栅极和/或第四栅极被配置为在初始阶段输入第一偏置控制信号，并在亮度保持阶段输入第二偏置控制信号。

具体的，第一偏置线Vini和/或第二偏置线Vini2用于为像素电路1提供偏置控制信号，像素电路1在第一频率范围显示画面时，第一偏置线Vini和/或第二偏置线Vini2被配置为在初始阶段t1传输第一偏置控制信号，并在亮度保持阶段t2传输第二偏置控制信号，至少部分第二偏置控制信号的幅值小于第一偏置控制信号的幅值。这样设置使得在亮度保持阶段t2，第一偏置线Vini和/或第二偏置线Vini2向像素电路1传输幅值较小的第二偏置控制信号，使得像素电路1的驱动电流的变化较小，使得显示面板在显示频率较低的第一频率范围时，可以使得驱动电流保持一致，改善显示面板的显示效果。

可选的，在上述实施例的基础上，第一频率范围包括小于60Hz的频率。

具体的，第一频率范围包括小于60Hz的频率，例如30Hz的频率、1Hz的频率、0.1Hz的频率等。

示例性的，当显示面板显示1Hz的频率的画面时，在初始阶段t1，数据线还是按照60Hz的频率写入数据。在亮度保持阶段t2，以1Hz的驱动频率保持。此时，由于1Hz的驱动频率与60Hz的频率相比较低，使得亮度保持阶段t2的时间变长。随着亮度保持阶段t2的延长，驱动晶体管M1的阈值电压的幅值逐渐增大。通过设置在亮度保持阶段t2，第二栅极和/或第四栅极输入幅值较大的第二偏置控制信号，使得驱动晶体管的阈值电压的波动减小，从而降低驱动电流的波动，使得驱动电流在亮度保持阶段t2尽可能一致，从而降低显示面板在驱动频率较低的第一频率范围内显示画面时存在的闪烁问题，改善显示面板的显示效果。

可选的，在上述实施例的基础上，继续参见图4和图7，本发明实施例提供的显示面板的第一偏置控制信号的电压恒定；第二偏置控制信号的电压恒定、电压逐渐减小或电压呈脉冲变化中的至少一种。第二栅极传输的第二偏置控制信号与第四栅极传输的第二偏置控制信号可以设置为相同或不相同。

具体的，由于初始阶段t1的频率为60Hz，使得在初始阶段t1的时间较短，像素电路1的驱动电流不容易发生变化，保持第一偏置控制信号的电压恒定，使得第一偏置控制信号更容易实现，降低了生成第一偏置控制信号的驱动芯片300的实现难度，从而降低显示面板的制作成本。

继续参见图4和图7，通过设置第二偏置控制信号的电压恒定、电压逐渐减小或电压呈脉冲变化等，使得像素电路1在亮度保持阶段t2至少部分时间，第二栅极和/或第四栅极输入幅值较小的第二偏置控制信号，尽可能补偿在亮度保持阶段t2驱动电流的变化，使得像素电路1的驱动电流波动较小。这样设置可以使得发光模块D1在亮度保持阶段t2能够较均匀的显示画面，进一步改善显示面板的显示效果。可选的，在上述实施例的基础上，继续参见图4和图7，本发明实施例提供的显示面板的第二栅极和/或第四栅极被配置为输入的第二偏置控制信号的电压线性减小；或者第二栅极和/或第四栅极被配置为输入的第二偏置控制信号的占空比相等或逐渐减小。

具体的，设置第二栅极和/或第四栅极在亮度保持阶段t2输入的第二偏置控制信号的占空比相等或逐渐减小，使得第二偏置控制信号的幅值在亮度保持阶段t2得到一定的减小，从而补偿像素电路1的驱动晶体管的阈值电压的增大。另一方面，可以根据需要设置第二偏置控制信号的占空比相等或逐渐减小，使得第二偏置控制信号的尽可能补偿显示面板的驱动电流的波动，进而改善显示面板的显示效果。

由于在亮度保持阶段t2，像素电路1的驱动晶体管M1的阈值电压的幅值的逐渐增大，驱动晶体管M1的阈值电压为近似线性的变化，第二栅极和/或第四栅极所输入的第二偏置控制信号线性减小，使得对像素电路1的驱动电流的波动的补偿更均匀，进一步改善显示面板的显示效果。

可选的，在上述实施例的基础上，继续参见图4中的方式一，本发明实施例提供的显示面板的亮度保持阶段t2包括N个子发光时段L1～Ln；第二栅极和/或第四栅极被配置为每个子发光时段输入的第二偏置控制信号的电压逐渐减小，且在第i+1子发光时段输入的第二偏置控制信号的电压幅值小于第i子发光时段传输的第二偏置控制信号的电压幅值；其中，N为大于等于1的正整数，i为小于N的正整数。

具体的，每个子发光阶段可以为一帧，亮度保持阶段t2划分为N个子发光时段。可以设置在每个子发光时段，第二栅极和/或第四栅极在每个子发光时段输入的第二偏置控制信号的电压逐渐减小，使得在每个子发光时段均能补偿像素电路1的驱动晶体管M1的阈值电压的幅值的增大，使得在每个子发光时段，驱动晶体管M1的阈值电压均保持不变，使得每个子发光时段的驱动电流较均匀，改善显示面板的显示效果。

由于像素电路1的驱动晶体管M1在亮度保持阶段t2，随着子发光阶段的延续，驱动晶体管M1的阈值电压会负偏，驱动晶体管M1的阈值电压的幅值会逐渐增大，亮度保持时间越长，驱动晶体管M1的阈值电压的幅值越大。通过设置第二栅极和/或第四栅极在第i+1子发光时段输入的第二偏置控制信号的电压幅值小于第i子发光时段输入的第二偏置控制信号的电压幅值，使得在驱动晶体管M1的阈值电压的幅值较大的第i+1子发光时段传输电压幅值较小的第二偏置控制信号，进一步改善在亮度保持阶段t2，驱动晶体管M1的阈值电压稳定，进一步改善显示面板的显示效果。

可选的，在上述实施例的基础上，继续参见图4中的方式二，本发明实施例提供的显示面板的亮度保持阶段t2包括N个子发光时段；第二栅极和/或第四栅极被配置为在第j+1子发光时段输入的第二偏置控制信号的电压幅值大于在第j子发光时段输入的第二偏置控制信号的电压幅值，且等于在第j-1子发光时段传输的第二偏置控制信号的电压幅值；其中，N为大于或等于1的正整数，j为小于N的正整数。

具体的，这样设置使得在第j+1子发光时段传输的第二偏置控制信号的电压幅值大于在第j子发光时段传输的第二偏置控制信号的电压幅值，且等于在第j-1子发光时段传输的第二偏置控制信号的电压幅值，既能改善在亮度保持阶段t2，驱动晶体管M1的阈值电压稳定，进一步改善显示面板的显示效果，又便于驱动芯片300实现第二偏置控制信号的生成。

本发明实施例提供一种显示面板。继续参见图1，本发明实施例提供的显示面板100，包括上述任意实施例提出的像素电路1，具有上述任意实施例提出的像素电路1的有益效果，在此不再赘述。本发明实施例提供的显示面板100可以应用于手机、平板电脑以及可穿戴设备等终端上。

可选的，图8是本发明实施例提供的一种显示面板的结构示意图。图9是本发明实施例提供的又一种显示面板的像素电路的结构示意图。在上述实施例的基础上，参见图8，本实施例提供的显示面板，还可以包括：至少一条第一偏置线Vini，第一偏置线沿第一方向Y延伸，第一偏置线Vini用于连接像素电路1的第二栅极；至少一个开关模块7，开关模块7连接于第一偏置线Vini与像素电路1的第二栅极之间；沿第一方向Y，位于同一列的像素电路1的第二栅极连接同一条第一偏置线Vini；沿第二方向X，位于相邻两行的开关模块7的控制端所输入的控制信号不同；其中，第二方向X与第一方向Y相交。

具体的，每列布置一条第一偏置线Vini，用于向像素电路1的第二栅极传输第一偏置控制信号和第二偏置控制信号。参见图8，示例性的示出，沿第一方向Y，每列像素分别对应第一偏置线Vini-1、第一偏置线Vini-2、第一偏置线Vini-3的情况。沿第二方向X，每行布置对应的开关模块7，开关模块7可以包括开关晶体管。位于同一行的开关模块7的控制端所接的扫描信号相同，位于相邻行的开关模块7的控制端所接的扫描信号不同。开关模块根据其控制端接收到的扫描信号逐行扫描。当扫描信号到达时，该行的开关模块7导通，控制第一偏置线Vini向像素电路1的第二栅极传输偏置控制信号。参见图9，第二栅极与第一电源VDD形成一个电容C2，电容C2负责在1s内储存每个像素电路1的驱动晶体管M1的第二栅极的偏置控制信号。

在初始阶段t1，即写入帧，第一偏置线Vini传输的第一偏置控制信号为第一电源信号VDD，在亮度保持阶段t2，即亮度保持帧，第一偏置线Vini传输的第二偏置控制信号如图4所示的电压信号，使得第二栅极的电位保持，进而使得驱动晶体管M1的电流保持不变，如此循环。这样设置较好的补偿写入帧和保持帧驱动晶体管M1的特性差异，改善驱动晶体管M1的瞬态特性变化，进而改善低频或切频闪烁。

可选的，显示面板100还可以包括第二偏置线Vini2，可以设置第二偏置线Vini2沿第一方向Y延伸，第二偏置线Vini2用于连接像素电路1的第四栅极；至少一个开关模块7，开关模块7连接于第二偏置线Vini2与像素电路1的第四栅极之间；沿第一方向Y，位于同一列的像素电路1的第四栅极连接同一条第二偏置线Vini2；沿第二方向X，位于相邻两行的开关模块7的控制端所输入的控制信号不同。这样设置可以使得第二偏置控制信号的尽可能补偿显示面板的驱动电流的波动，进一步改善显示面板的显示效果。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种像素电路，其特征在于，包括：

发光模块，连接在第一电源和第二电源之间；

驱动晶体管，连接在所述第一电源和所述发光模块之间，所述驱动晶体管包括第一栅极和第二栅极；

初始化模块，所述初始化模块连接于初始化线和所述第一栅极之间；所述第二栅极用于在初始阶段输入第一偏置控制信号，并在亮度保持阶段输入第二偏置控制信号；其中，至少部分所述第二偏置控制信号的幅值小于所述第一偏置控制信号的幅值。

2.根据权利要求1所述的像素电路，其特征在于，

所述初始化模块包括第一初始化模块，所述第一初始化模块的第一极连接所述驱动晶体管的所述第一栅极，所述第一初始化模块的第二极连接所述驱动晶体管的第二极；

所述第一初始化模块包括第三栅极和第四栅极；所述第三栅极用于输入第一发光控制信号；

所述第四栅极用于输入第一发光控制信号；或者，所述第四栅极用于在初始阶段输入第一偏置控制信号，并在亮度保持阶段输入第二偏置控制信号。

3.根据权利要求2所述的像素电路，其特征在于，

在第一频率范围显示画面时，所述第二栅极和/或所述第四栅极被配置为在初始阶段输入第一偏置控制信号，并在亮度保持阶段输入第二偏置控制信号；

优选的，所述第一频率范围包括小于60Hz的频率。

4.根据权利要求3所述的像素电路，其特征在于，

所述第一偏置控制信号的电压恒定；

所述第二偏置控制信号的电压恒定、电压逐渐减小或电压呈脉冲变化中的至少一种。

5.根据权利要求2所述的像素电路，其特征在于，

所述第二栅极和/或所述第四栅极被配置为输入的所述第二偏置控制信号的电压线性减小；或者，

所述第二栅极和/或所述第四栅极被配置为输入的所述第二偏置控制信号的占空比相等或逐渐减小。

6.根据权利要求2所述的像素电路，其特征在于，所述亮度保持阶段包括N个子发光时段；

所述第二栅极和/或所述第四栅极被配置为在每个所述子发光时段输入的第二偏置控制信号的电压逐渐减小，且在第i+1子发光时段输入的所述第二偏置控制信号的电压幅值小于第i子发光时段传输的所述第二偏置控制信号的电压幅值；

其中，N为大于或等于1的正整数，i为小于N的正整数。

7.根据权利要求2所述的像素电路，其特征在于，所述亮度保持阶段包括N个子发光时段；

所述第二栅极和/或所述第四栅极被配置为在第j+1子发光时段输入的所述第二偏置控制信号的电压幅值大于在第j子发光时段输入的所述第二偏置控制信号的电压幅值，且等于在第j-1子发光时段传输的所述第二偏置控制信号的电压幅值；

其中，N为大于或等于1的正整数，j为小于N的正整数。

8.根据权利要求2所述的像素电路，其特征在于，所述初始化模块，还包括：

第二初始化模块；

所述第二初始化模块的第一极连接所述发光模块的阳极，所述第二初始化模块的第二极连接初始化线；

所述第二初始化模块包括第五栅极和第六栅极；

所述第五栅极用于输入第二发光控制信号，所述第六栅极用于输入第一发光控制信号。

9.一种显示面板，其特征在于，包括：权利要求1-8任一项所述的像素电路。

10.根据权利要求9所述的显示面板，其特征在于，所述显示面板，还包括：

至少一条第一偏置线，所述第一偏置线沿第一方向延伸，所述第一偏置线用于连接所述像素电路的第二栅极；

至少一个开关模块，所述开关模块连接于所述第一偏置线与所述像素电路的所述第二栅极之间；

沿所述第一方向，位于同一列的所述像素电路的所述第二栅极连接同一条所述第一偏置线；

沿第二方向，位于相邻两行的所述开关模块的控制端所输入的控制信号不同；其中，所述第二方向与所述第一方向相交。

Images