CN116190511A - 一种高光效led外延片、制备方法及led芯片 - Google Patents

一种高光效led外延片、制备方法及led芯片 Download PDF

Info

Publication number
CN116190511A
CN116190511A CN202310449711.6A CN202310449711A CN116190511A CN 116190511 A CN116190511 A CN 116190511A CN 202310449711 A CN202310449711 A CN 202310449711A CN 116190511 A CN116190511 A CN 116190511A
Authority
CN
China
Prior art keywords
layer
nucleation layer
growth
nucleation
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310449711.6A
Other languages
English (en)
Other versions
CN116190511B (zh
Inventor
程龙
郑文杰
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310449711.6A priority Critical patent/CN116190511B/zh
Publication of CN116190511A publication Critical patent/CN116190511A/zh
Application granted granted Critical
Publication of CN116190511B publication Critical patent/CN116190511B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种高光效LED外延片、制备方法及LED芯片,外延片包括衬底及在衬底上依次沉积的缓冲层、复合三维成核层、非掺杂AlGaN层、N型AlGaN层、有源层、电子阻挡层、P型AlGaN层及P型接触层,复合三维成核层包括依次沉积的Mg量子点成核层、MgxAl1‑xN包覆成核层、AlN三维成核层及AlyGa1‑yN三维成核层。由于Mg原子在表面的迁移率远远高于Al原子,可在缓冲层上形成一层间距较大的成核点,避免成核点过早的合并形成位错,并为后续沉积AlN三维成核层减少与衬底的晶格失配,提高了晶体质量,减少了产生裂纹的概率,以提高深紫外发光二极管的发光效率。

Description

一种高光效LED外延片、制备方法及LED芯片
技术领域
本发明涉及半导体技术领域,特别涉及一种高光效LED外延片、制备方法及LED芯片。
背景技术
以GaN为基本材料的III族氮化物(包括AlN、GaN、InN及其合金)是最重要的宽带隙半导体材料体系之一,它们特有的带隙范围,优良的光、电学性质和优异的材料机械性质使其在光学器件、电子器件以及特殊条件下的半导体器件等领域有着广泛的应用前景。
获取高质量的高Al组份的AlGaN材料是制作AlGaN基深紫外LED器件的最为重要的基础工作之一。相比于蓝宝石衬底上的GaN薄膜的生长,高质量的AlGaN薄膜的生长难度更大,AlGaN薄膜中往往在生长过程中存在有大量的缺陷。
其一是AlGaN与蓝宝石间的晶格失配要比GaN与蓝宝石间的失配大,失配产生的应力将会通过产生位错来释放,最终导致大量位错的出现,其二是在AlGaN生长过程中,Al原子表面的黏附系数远大于Ga原子,故其在表面的移动性就比较差,生长中很难到达最合适的格点位置,而是就近成核生长,因此在成核层生长时会形成高密度的小岛,导致后续成核小岛合并产生大量的位错。两者均会使得AlGaN外延层晶体质量下降,甚至导致AlGaN外延层薄膜龟裂,影响深紫外发光二极管光电性能。
发明内容
针对现有技术的不足,本发明的目的在于提供一种高光效LED外延片、制备方法及LED芯片,旨在解决现有技术中因AlGaN与蓝宝石之间晶格失配及AlGaN生长过程中因Al原子表面的黏附系数过大,难以达到合适的格点位置,就近成核生长等原因,导致AlGaN生长过程中产生大量位错,影响AlGaN外延层的晶体质量,进而影响深紫外发光二极管的光电性能的技术问题。
为了实现上述目的,一方面,本发明实施例提供一种高光效LED外延片,包括衬底及在所述衬底上依次沉积的缓冲层、复合三维成核层、非掺杂AlGaN层、N型AlGaN层、有源层、电子阻挡层、P型AlGaN层及P型接触层,所述复合三维成核层包括依次沉积于所述缓冲层上的Mg量子点成核层、MgxAl1-xN包覆成核层、AlN三维成核层及AlyGa1-yN三维成核层。
与现有技术相比,本发明的有益效果在于:在所述缓冲层上沉积所述Mg量子点成核层,由于Mg原子在表面的迁移率远远高于Al原子,可在所述缓冲层上形成一层间距较大的成核点,后续在所述Mg量子点成核层上包裹所述MgxAl1-xN包覆成核层使得成核点继续长大,避免成核点过早的合并形成位错,并且可以很好的为后续沉积所述AlN三维成核层减少与衬底的晶格失配,提高所述AlN三维成核层的晶体质量。沉积的所述AlN三维成核层及所述AlyGa1-yN三维成核层使成核点继续扩大合并,由于前期控制成核点的密度,所以合并之后产生的位错密度较低,提高了AlGaN外延层的晶体质量,减少了AlGaN外延层产生裂纹的概率,进而减少了深紫外发光二极管因位错产生的非辐射复合,提高了深紫外发光二极管的发光效率。
进一步,所述Mg量子点成核层包括若干个间隔均匀分布的Mg量子点,所述Mg量子点的直径为1nm~100nm,相邻的所述Mg量子点的间距为10nm~1000nm。
更进一步,所述Mg量子点成核层的厚度为1nm~100nm,所述MgxAl1-xN包覆成核层的厚度为10nm~100nm,所述AlN三维成核层的厚度为10nm~100nm,所述AlyGa1-yN三维成核层的厚度为0.5um~5um。
更进一步,所述MgxAl1-xN包覆成核层中x的取值范围为0.01~0.5,所述AlyGa1-yN三维成核层中y的取值范围为0.1~0.9。
更进一步,所述有源层包括M个周期结构,所述周期结构包括交替层叠的AlaGa1-aN量子阱层和AlbGa1-bN量子垒层;其中,a的取值范围为0.2~0.6,b的取值范围为0.4~0.8,M的取值范围为3~15。
另一方面,本发明实施例提供了一种高光效LED外延片的制备方法,用于制备上述高光效LED外延片,所述高光效LED外延片的制备方法包括以下步骤:
提供一生长所需的衬底,在所述衬底上沉积缓冲层;
在所述缓冲层上以第一生长条件沉积Mg量子点成核层;
在所述Mg量子点成核层上以第二生长条件依次沉积MgxAl1-xN包覆成核层、AlN三维成核层及AlyGa1-yN三维成核层,所述Mg量子点成核层、所述MgxAl1-xN包覆成核层、所述AlN三维成核层及所述AlyGa1-yN三维成核层构成复合三维成核层;
在所述复合三维成核层上沉积非掺杂AlGaN层;
在所述非掺杂AlGaN层上沉积N型AlGaN层;
在所述N型AlGaN层上沉积有源层;
在所述有源层上沉积电子阻挡层;
在所述电子阻挡层上沉积P型AlGaN层;
在所述P型AlGaN层上沉积P型接触层。
进一步地,所述第一生长条件包括第一生长气体、第一生长温度及第一生长压力,所述第一生长气体为N2,所述第一生长温度为900℃~1200℃,所述第一生长压力为50torr~500torr。
进一步地,所述第二生长条件包括第二生长气体,第二生长温度及第二生长压力,所述第二生长气体由N2、H2及NH3混合形成,所述第二生长温度为900℃~1200℃,所述第二生长压力为50torr~500torr。
进一步地,所述第二生长气体中N2、H2及NH3的混合比例为1:1:1~1:10:10。
本发明实施例还提供了一种LED芯片,包括上述任一项所述的高光效LED外延片。
附图说明
图1为本发明实施例1中的高光效LED外延片的结构示意图;
图2为本发明实施例2中高光效LED外延片的制备方法的流程框图;
主要元件符号说明:
Figure SMS_1
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参阅图1,本发明实施例1中的高光效LED外延片,所述高光效LED外延片用于制备深紫外发光二极管。所述高光效LED外延片包括衬底100,所述衬底100为蓝宝石衬底、AlN衬底、Si衬底或SiC衬底,优选地,所述衬底100为蓝宝石衬底,蓝宝石是目前最常用的衬底材料,蓝宝石衬底具有制备工艺成熟、价格较低、易于清洗,高温下稳定性高的优点。
所述高光效LED外延片还包括在所述衬底100上依次沉积的缓冲层200、复合三维成核层300、非掺杂AlGaN层400、N型AlGaN层500、有源层600、电子阻挡层700、P型AlGaN层800及P型接触层900。
具体地,所述缓冲层200为AlN缓冲层200,所述缓冲层200提供了与所述衬底100取向相同的成核中心,所述缓冲层200的厚度为90 nm ~110nm。所述非掺杂AlGaN层400的厚度为1um~5um,随着所述非掺杂AlGaN层400厚度的增加,压应力会通过堆垛层错释放,线缺陷减少,晶体质量提高,反向漏电降低,但提高所述非掺杂AlGaN层400的厚度对金属有机源材料消耗较大,大大提高了发光二极管的外延成本,因此通过控制所述非掺杂AlGaN层400的厚度,在节约生产成本的前提下可使外延片具有较高的晶体质量。所述N型AlGaN层500的厚度为1um~5um,所述N型AlGaN层500为紫外LED发光提供充足电子与空穴发生复合,所述N型AlGaN层500的厚度可以有效释放应力并提升发光二极管的发光效率。
所述有源层600包括M个周期结构,所述有源层600的厚度为21nm~300nm,所述周期结构包括交替层叠的AlaGa1-aN量子阱层和AlbGa1-bN量子垒层,优选地,所述AlaGa1-aN量子阱层的厚度为2nm~5nm,所述AlbGa1-bN量子垒层的厚度为5nm~15nm。所述有源层600为电子和空穴复合的区域,通过层叠设置的所述AlaGa1-aN量子阱层及所述AlbGa1-bN量子垒层可以显著增加电子和空穴波函数交叠程度,进而提高发光效率。优选地,所述AlaGa1-aN量子阱层中a的取值范围为0.2~0.6,所述AlbGa1-bN量子垒层中b的取值范围为0.4~0.8,所述周期结构中M的取值范围为3~15。
所述电子阻挡层700的厚度为25~35nm,优先地,所述电子阻挡层700为AlGaN电子阻挡层700,通过设置所述电子阻挡层700,既可以有效地限制电子溢流,也可以减少对空穴的阻挡,提升空穴向量子阱的注入效率,减少载流子俄歇复合,提高发光二极管的发光效率。所述P型AlGaN层800的厚度为20nm~200nm,所述P型AlGaN层800可以有效填平外延层,得到表面光滑的深紫外LED外延片。所述P型接触层900的厚度为5nm~50nm,所述P型接触层900可有效的降低接触电阻。
所述复合三维成核层300包括依次沉积的Mg量子点成核层310、MgxAl1-xN包覆成核层320、AlN三维成核层330及AlyGa1-yN三维成核层340。在所述缓冲层200上沉积所述Mg量子点成核层310,由于Mg原子在表面的迁移率远远高于Al原子,可在所述缓冲层200上形成一层间距较大的成核点,后续在所述Mg量子点成核层310上包裹所述MgxAl1-xN包覆成核层320使得成核点继续长大,避免成核点过早的合并形成位错,并且可以很好的为后续沉积所述AlN三维成核层330减少与衬底100的晶格失配,提高所述AlN三维成核层330的晶体质量。沉积的所述AlN三维成核层330及所述AlyGa1-yN三维成核层340使成核点继续扩大合并,由于前期控制成核点的密度,所以合并之后产生的位错密度较低,提高了AlGaN外延层的晶体质量,减少了AlGaN外延层产生裂纹的概率,进而减少了深紫外发光二极管因位错产生的非辐射复合,提高了深紫外发光二极管的发光效率。
优选地,所述Mg量子点成核层310的厚度为1nm,所述MgxAl1-xN包覆成核层320的厚度为10nm,所述AlN三维成核层330的厚度为10nm,所述AlyGa1-yN三维成核层340的厚度为0.5um,在所述复合三维成核层的生长过程中,其结构本身呈凹凸起伏状,通过控制所述Mg量子点成核层310、所述MgxAl1-xN包覆成核层320、所述AlN三维成核层330及所述AlyGa1-yN三维成核层340的厚度,可避免厚度过厚而导致所述复合三维成核层的表面凹凸点较多,进而导致需要使用更多的所述非掺杂AlGaN层400来填平凹凸点,影响晶体质量。所述MgxAl1-xN包覆成核层320中x的取值范围为0.01~0.5,所述AlyGa1-yN三维成核层340中y的取值范围为0.1~0.9,通过控制所述MgxAl1-xN包覆成核层320及所述AlyGa1-yN三维成核层340中各原子的组分,可以使其整体结构更为稳定。所述Mg量子点成核层310包括若干个间隔均匀分布的Mg量子点,所述Mg量子点的直径为1nm,相邻的所述Mg量子点的间距为10nm,所述Mg量子点很好的为后续的生长提供了成核点。
请参阅图2,本发明实施例2提供了一种高光效LED外延片的制备方法,用于制备上述实施例中所述的高光效LED外延片,所述方法包括以下步骤:
S10:提供一生长所需的衬底,在所述衬底上沉积缓冲层;
所述缓冲层释放了AlGaN和所述衬底之间的晶格失配产生的应力以及热膨胀系数失配所产生的热应力,为进一步的生长提供了平整的成核表面,减少其成核生长的接触角使岛状生长的GaN晶粒在较小的厚度内能连成面,转变为二维外延生长,提高后续沉积AlGaN层晶体质量,降低位错密度,提高后续辐射复合效率。
在本实施例中,采用MOCVD(Metal-organic Chemical Vapor Deposition金属有机气相沉积,简称MOCVD)设备,高纯H2(氢气)、高纯N2(氮气)、高纯H2和高纯N2的混合气体中的一种作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铝(TMAl)作为铝源,硅烷(SiH4)作为N型掺杂剂,二茂镁(CP2Mg)作为P型掺杂剂进行外延生长。
S20:在所述缓冲层上以第一生长条件沉积Mg量子点成核层;
所述第一生长条件包括第一生长气体、第一生长温度及第一生长压力,所述第一生长气体为N2,所述第一生长温度为900℃,所述第一生长压力为50torr,所述Mg量子点成核层的厚度为1nm。
S30:在所述Mg量子点成核层上以第二生长条件依次沉积MgxAl1-xN包覆成核层、AlN三维成核层及AlyGa1-yN三维成核层,所述Mg量子点成核层、所述MgxAl1-xN包覆成核层、所述AlN三维成核层及所述AlyGa1-yN三维成核层构成复合三维成核层;
所述第二生长条件包括第二生长气体,第二生长温度及第二生长压力,所述第二生长气体由N2、H2及NH3混合形成,所述第二生长温度为900℃,所述第二生长压力为50torr。所述MgxAl1-xN包覆成核层的厚度为10nm,所述AlN三维成核层的厚度为10nm,所述AlyGa1-yN三维成核层的厚度为0.5um。
可以理解地,为便于生长方便,所述第一生长温度与所述第二生长温度相同,所述第一生长压力与所述第二生长压力相同。所述第二生长气体中N2、H2及NH3的混合比例为1:1:1。在温度和压力过高的情况下,会使所述复合三维成核层向侧向生长,进而使所述复合三维成核层最终呈扁平状,通过控制所述第一生长条件及所述第二生长条件,可保障所述复合三维成核层的整体结构。
在所述缓冲层上沉积所述Mg量子点成核层,由于Mg原子在表面的迁移率远远高于Al原子,可在所述缓冲层上形成一层间距较大的成核点,后续在所述Mg量子点成核层上包裹所述MgxAl1-xN包覆成核层使得成核点继续长大,避免成核点过早的合并形成位错,并且可以很好的为后续沉积所述AlN三维成核层减少与衬底的晶格失配,提高所述AlN三维成核层的晶体质量。沉积的所述AlN三维成核层及所述AlyGa1-yN三维成核层使成核点继续扩大合并,由于前期控制成核点的密度,所以合并之后产生的位错密度较低,提高了AlGaN外延层的晶体质量,减少了AlGaN外延层产生裂纹的概率,进而减少了深紫外发光二极管因位错产生的非辐射复合,提高了深紫外发光二极管的发光效率。
S40:在所述复合三维成核层上沉积非掺杂AlGaN层;
在所述复合三维成核层上,即所述AlyGa1-yN三维成核层上采用金属有机物气相沉积法 (MOCVD)沉积非掺杂AlGaN层,其生长温度为1000℃~1300℃,其生长压力50torr~500torr,所述非掺杂AlGaN层的生长温度较高,生长压力较低,制备的外延片的晶体质量较优。
S50:在所述非掺杂AlGaN层上沉积N型AlGaN层;
沉积所述N型AlGaN层的生长温度为1000℃~1300℃、生长压力为90torr~110torr,所述N型AlGaN层的掺杂元素为Si,所述N型AlGaN层中Si的掺杂浓度为1E+19~5E+20 atoms/cm3。所述N型AlGaN层的电阻率高,因此足够的Si掺杂,可以有效的降低所述N型AlGaN层的电阻率。
S60:在所述N型AlGaN层上沉积有源层;
所述有源层包括M个周期结构,所述周期结构包括交替层叠的AlaGa1-aN量子阱层及AlbGa1-bN量子垒层。所述AlaGa1-aN量子阱层的生长温度为950℃~1150℃,生长压力为50torr~300torr;所述AlbGa1-bN量子垒层的生长温度为1000℃~1300℃,生长压力为50torr~300torr。
S70:在所述有源层上沉积电子阻挡层;
所述电子阻挡层的生长温度为1000℃~1100℃,生长压力为100torr~300torr。
S80:在所述电子阻挡层上沉积P型AlGaN层;
所述P型AlGaN层的生长温度为1000℃~1100℃,生长压力为100torr~600torr,所述P型AlGaN层的掺杂元素为Mg,所述P型AlGaN层中Mg的掺杂浓度为1E+19atoms/cm3~5E+20atoms/cm3。通过控制Mg的掺杂浓度,可避免其浓度过高而导致破坏晶体质量,又可避免其浓度过低而影响空穴浓度。
S90:在所述P型AlGaN层上沉积P型接触层。
所述P型接触层的生长温度为900℃~1100℃,生长压力为100torr~600torr,所述P型接触层的掺杂元素为Mg,所述P型接触层中Mg的掺杂浓度为5E+19 atoms/cm3~5E+20atoms/cm3。通过掺杂高浓度的Mg,可降低所述P型接触层的接触电阻。
本发明实施例3提供了一种高光效LED外延片的制备方法,本实施例中的高光效LED外延片的制备方法与实施例2中的高光效LED外延片的制备方法的不同之处在于:
所述Mg量子点成核层的厚度为100nm,所述MgxAl1-xN包覆成核层的厚度为100nm,所述AlN三维成核层的厚度为100nm,所述AlyGa1-yN三维成核层的厚度为5um。
本发明实施例4也提供了一种高光效LED外延片的制备方法,其与实施例2中的高光效LED外延片的制备方法的不同之处在于:
所述Mg量子点的直径为100nm,相邻的所述Mg量子点的间距为1000nm。
本发明实施例5也提供了一种高光效LED外延片的制备方法,其与实施例2中的高光效LED外延片的制备方法的不同之处在于:
所述第一生长温度及所述第二生长温度均为1200℃,所述第一生长压力及所述第二生长压力均为500torr。
本发明实施例6也提供了一种高光效LED外延片的制备方法,其与实施例2中的高光效LED外延片的制备方法的不同之处在于:
所述第二生长气体中N2、H2及NH3的混合比例为1:10:10。
本发明实施例7提供了一种LED芯片,包含上述技术方案中所述的高光效LED外延片。
对比例1
一种高光效LED外延片的制备方法,其与实施例2中的高光效LED外延片的不同之处在于:
所述Mg量子点的直径为200nm,相邻的所述Mg量子点的间距为1500nm。
对比例2
一种高光效LED外延片的制备方法,其与实施例2中的高光效LED外延片的不同之处在于:
所述第一生长温度为1500℃,所述第一生长压力为700torr。
对比例3
一种高光效LED外延片的制备方法,其与实施例2中的高光效LED外延片的不同之处在于:
所述第二生长温度为600℃,所述第二生长压力为20torr。
对比例4
一种高光效LED外延片的制备方法,其与实施例2中的高光效LED外延片的不同之处在于:
所述Mg量子点成核层的厚度为150nm,所述MgxAl1-xN包覆成核层的厚度为150nm,所述AlN三维成核层的厚度为150nm,所述AlyGa1-yN三维成核层的厚度为10um。
对比例5
一种高光效LED外延片的制备方法,其与实施例2中的高光效LED外延片的不同之处在于:
在所述缓冲层上沉积AldGa1-dN三维成核层,所述AldGa1-dN三维成核层构成所述复合三维成核层,所述AldGa1-dN三维成核层中d为取值范围为0.5~0.8,可以理解地,在本对比例中,所述复合三维成核层的沉积为传统的制备工艺。
将上述实施例2~实施例6和对比例1~对比例5各制备的高光效LED外延片制备成15milX15 mil的芯片,分别制备300颗芯片,通入120mA/60mA的电流,进行光电效率测试,其对应的制备参数及测试结果如下表所示:
Figure SMS_2
在实际应用当中,分别采用本发明上述实施例2~实施例6及对比例1~对比例5所对应的制备方法及参数制备得到对应的高光效LED外延片,并将各实例制备得到的高光效LED外延片制备成15 milX15 mil尺寸的芯片,通入120mA/60mA的电流,进行光电效率测试,测试数据如上表所示。需要说明的是,为了保证验证结果的可靠性,本发明上述实施例2~实施例6及对比例1~对比例5对应制备成外延片时,除上述参数不同以外、其它工艺及参数都应当保持一致。
由上表可以得出,本发明实施例2至实施例6提供的高光效LED外延片的制备方法制备的高光效LED外延片相较于对比例5,即相较于传统复合三维成核层而言,亮度均得到一定的提升。而通过将各参数控制在预设范围,可有效确保整体结构的稳定性,保障亮度的提升效果。
综上,本发明实施例当中的高光效LED外延片及其制备方法,在所述缓冲层上沉积所述Mg量子点成核层,由于Mg原子在表面的迁移率远远高于Al原子,可在所述缓冲层上形成一层间距较大的成核点,后续在所述Mg量子点成核层上包裹所述MgxAl1-xN包覆成核层使得成核点继续长大,避免成核点过早的合并形成位错,并且可以很好的为后续沉积所述AlN三维成核层减少与衬底的晶格失配,提高所述AlN三维成核层的晶体质量。沉积的所述AlN三维成核层及所述AlyGa1-yN三维成核层使成核点继续扩大合并,由于前期控制成核点的密度,所以合并之后产生的位错密度较低,提高了AlGaN外延层的晶体质量,减少了AlGaN外延层产生裂纹的概率,进而减少了深紫外发光二极管因位错产生的非辐射复合,提高了深紫外发光二极管的发光效率。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种高光效LED外延片,其特征在于,包括衬底及在所述衬底上依次沉积的缓冲层、复合三维成核层、非掺杂AlGaN层、N型AlGaN层、有源层、电子阻挡层、P型AlGaN层及P型接触层,所述复合三维成核层包括依次沉积于所述缓冲层上的Mg量子点成核层、MgxAl1-xN包覆成核层、AlN三维成核层及AlyGa1-yN三维成核层。
2.根据权利要求1所述的高光效LED外延片,其特征在于,所述Mg量子点成核层包括若干个间隔均匀分布的Mg量子点,所述Mg量子点的直径为1nm~100nm,相邻的所述Mg量子点的间距为10nm~1000nm。
3.根据权利要求1所述的高光效LED外延片,其特征在于,所述Mg量子点成核层的厚度为1nm~100nm,所述MgxAl1-xN包覆成核层的厚度为10nm~100nm,所述AlN三维成核层的厚度为10nm~100nm,所述AlyGa1-yN三维成核层的厚度为0.5um~5um。
4.根据权利要求1所述的高光效LED外延片,其特征在于,所述MgxAl1-xN包覆成核层中x的取值范围为0.01~0.5,所述AlyGa1-yN三维成核层中y的取值范围为0.1~0.9。
5.根据权利要求1~4任一项所述的高光效LED外延片,其特征在于,所述有源层包括M个周期结构,所述周期结构包括交替层叠的AlaGa1-aN量子阱层和AlbGa1-bN量子垒层;
其中,a的取值范围为0.2~0.6,b的取值范围为0.4~0.8,M的取值范围为3~15。
6.一种高光效LED外延片的制备方法,用于制备如权利要求1~5任一项所述的高光效LED外延片,其特征在于,所述高光效LED外延片的制备方法包括以下步骤:
提供一生长所需的衬底,在所述衬底上沉积缓冲层;
在所述缓冲层上以第一生长条件沉积Mg量子点成核层;
在所述Mg量子点成核层上以第二生长条件依次沉积MgxAl1-xN包覆成核层、AlN三维成核层及AlyGa1-yN三维成核层,所述Mg量子点成核层、所述MgxAl1-xN包覆成核层、所述AlN三维成核层及所述AlyGa1-yN三维成核层构成复合三维成核层;
在所述复合三维成核层上沉积非掺杂AlGaN层;
在所述非掺杂AlGaN层上沉积N型AlGaN层;
在所述N型AlGaN层上沉积有源层;
在所述有源层上沉积电子阻挡层;
在所述电子阻挡层上沉积P型AlGaN层;
在所述P型AlGaN层上沉积P型接触层。
7.根据权利要求6所述的高光效LED外延片的制备方法,其特征在于,所述第一生长条件包括第一生长气体、第一生长温度及第一生长压力,所述第一生长气体为N2,所述第一生长温度为900℃~1200℃,所述第一生长压力为50torr~500torr。
8.根据权利要求6所述的高光效LED外延片的制备方法,其特征在于,所述第二生长条件包括第二生长气体,第二生长温度及第二生长压力,所述第二生长气体由N2、H2及NH3混合形成,所述第二生长温度为900℃~1200℃,所述第二生长压力为50torr~500torr。
9.根据权利要求8所述的高光效LED外延片的制备方法,其特征在于,所述第二生长气体中N2、H2及NH3的混合比例为1:1:1~1:10:10。
10.一种LED芯片,其特征在于,包括如权利要求1~5任一项所述的高光效LED外延片。
CN202310449711.6A 2023-04-25 2023-04-25 一种高光效led外延片、制备方法及led芯片 Active CN116190511B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310449711.6A CN116190511B (zh) 2023-04-25 2023-04-25 一种高光效led外延片、制备方法及led芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310449711.6A CN116190511B (zh) 2023-04-25 2023-04-25 一种高光效led外延片、制备方法及led芯片

Publications (2)

Publication Number Publication Date
CN116190511A true CN116190511A (zh) 2023-05-30
CN116190511B CN116190511B (zh) 2023-07-07

Family

ID=86452511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310449711.6A Active CN116190511B (zh) 2023-04-25 2023-04-25 一种高光效led外延片、制备方法及led芯片

Country Status (1)

Country Link
CN (1) CN116190511B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116598395A (zh) * 2023-07-14 2023-08-15 江西兆驰半导体有限公司 一种发光二极管及其制备方法
CN117691019A (zh) * 2024-02-02 2024-03-12 江西兆驰半导体有限公司 一种P型GaN层发光二极管外延片及制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW486829B (en) * 2000-11-16 2002-05-11 United Epitaxy Co Ltd Epitaxial growth of nitride semiconductor
JP2008205203A (ja) * 2007-02-20 2008-09-04 Toyota Central R&D Labs Inc p型半導体結晶とその製造方法、並びにそれらを用いた半導体素子
JP2010206092A (ja) * 2009-03-05 2010-09-16 Panasonic Corp 窒化物半導体発光装置
CN105742416A (zh) * 2016-03-09 2016-07-06 太原理工大学 一种高发光效率氮化镓基led外延片的制备方法
CN107207960A (zh) * 2015-02-02 2017-09-26 斯坦雷电气株式会社 量子点的制造方法和量子点
CN109509820A (zh) * 2018-11-23 2019-03-22 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制备方法
CN109786518A (zh) * 2019-01-07 2019-05-21 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制备方法
CN115377263A (zh) * 2022-10-25 2022-11-22 江西兆驰半导体有限公司 用于深紫外led的外延片及其制备方法、深紫外led
CN115714155A (zh) * 2022-11-21 2023-02-24 江西兆驰半导体有限公司 深紫外发光二极管外延片及其制备方法、深紫外发光二极管

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW486829B (en) * 2000-11-16 2002-05-11 United Epitaxy Co Ltd Epitaxial growth of nitride semiconductor
JP2008205203A (ja) * 2007-02-20 2008-09-04 Toyota Central R&D Labs Inc p型半導体結晶とその製造方法、並びにそれらを用いた半導体素子
JP2010206092A (ja) * 2009-03-05 2010-09-16 Panasonic Corp 窒化物半導体発光装置
CN107207960A (zh) * 2015-02-02 2017-09-26 斯坦雷电气株式会社 量子点的制造方法和量子点
CN105742416A (zh) * 2016-03-09 2016-07-06 太原理工大学 一种高发光效率氮化镓基led外延片的制备方法
CN109509820A (zh) * 2018-11-23 2019-03-22 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制备方法
CN109786518A (zh) * 2019-01-07 2019-05-21 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制备方法
CN115377263A (zh) * 2022-10-25 2022-11-22 江西兆驰半导体有限公司 用于深紫外led的外延片及其制备方法、深紫外led
CN115714155A (zh) * 2022-11-21 2023-02-24 江西兆驰半导体有限公司 深紫外发光二极管外延片及其制备方法、深紫外发光二极管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
冯倩,王峰祥,郝跃: "Mg掺杂对AlGaN薄膜特性的影响", 物理学报, no. 10 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116598395A (zh) * 2023-07-14 2023-08-15 江西兆驰半导体有限公司 一种发光二极管及其制备方法
CN116598395B (zh) * 2023-07-14 2023-09-29 江西兆驰半导体有限公司 一种发光二极管及其制备方法
CN117691019A (zh) * 2024-02-02 2024-03-12 江西兆驰半导体有限公司 一种P型GaN层发光二极管外延片及制备方法
CN117691019B (zh) * 2024-02-02 2024-04-30 江西兆驰半导体有限公司 一种P型GaN层发光二极管外延片及制备方法

Also Published As

Publication number Publication date
CN116190511B (zh) 2023-07-07

Similar Documents

Publication Publication Date Title
CN116190511B (zh) 一种高光效led外延片、制备方法及led芯片
CN115188863B (zh) 发光二极管外延片及其制备方法
CN116053369A (zh) 发光二极管外延片及其制备方法
CN116130569B (zh) 一种高效发光二极管及制备方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN116525735B (zh) 一种发光二极管外延片及制备方法
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115207177A (zh) 发光二极管外延片及其制备方法
CN114883460A (zh) 发光二极管外延片及其制备方法
CN116314502A (zh) 高光效发光二极管外延片及其制备方法、led芯片
CN116364825A (zh) 复合缓冲层及其制备方法、外延片及发光二极管
CN115295693A (zh) 一种发光二极管外延片及其制备方法
CN114927601A (zh) 一种发光二极管及其制备方法
CN116344684B (zh) 一种发光二极管制备方法及二极管
CN116565098B (zh) 氮化镓发光二极管外延片及其生长工艺
CN115939285B (zh) 基于硅衬底的led外延片及其制备方法、led
CN116565097A (zh) 一种发光二极管外延片及其制备方法
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN116487493A (zh) 发光二极管外延片及其制备方法、led芯片
CN109659407B (zh) 一种GaN基发光二极管外延片及其制备方法
CN115084329B (zh) 一种应用于Si衬底上的LED外延片及其生长方法
CN116722083A (zh) 高辐射发光二极管制备方法及发光二极管
CN116387426A (zh) 一种发光二极管外延片及制备方法
CN111883623B (zh) 近紫外发光二极管外延片及其制备方法
CN107170855B (zh) 一种发光二极管外延片的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant