CN114927601A - 一种发光二极管及其制备方法 - Google Patents

一种发光二极管及其制备方法 Download PDF

Info

Publication number
CN114927601A
CN114927601A CN202210856078.8A CN202210856078A CN114927601A CN 114927601 A CN114927601 A CN 114927601A CN 202210856078 A CN202210856078 A CN 202210856078A CN 114927601 A CN114927601 A CN 114927601A
Authority
CN
China
Prior art keywords
layer
light
quantum dot
semiconductor layer
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210856078.8A
Other languages
English (en)
Other versions
CN114927601B (zh
Inventor
程龙
郑文杰
曾家明
高虹
刘春杨
胡加辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210856078.8A priority Critical patent/CN114927601B/zh
Publication of CN114927601A publication Critical patent/CN114927601A/zh
Application granted granted Critical
Publication of CN114927601B publication Critical patent/CN114927601B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种发光二极管及其制备方法,所述发光二极管包括衬底以及依次生长在所述衬底上的第一半导体层、发光层及第二半导体层;其中,所述发光层上通过外延制程形成有V型坑,所述V型坑自其内壁表面依次生长有Mg量子点层、Mg3N2量子点层及MgGaN层。通过在V型坑内依次生长Mg量子点层、Mg3N2量子点层及MgGaN层,提升了空穴在发光层上的注入效率,解决了现有技术中发光二极管发光效率差的技术问题。

Description

一种发光二极管及其制备方法
技术领域
本发明涉及光电技术领域,特别涉及一种发光二极管及其制备方法。
背景技术
以GaN为代表的V-III族的第三代半导体材料具有更大的宽度使得它们具有更高的击穿的电压,更好的热稳定性,更高的饱和电子漂移速率,并且通过掺杂Al、In等元素形成不同禁带宽度,可以制造出从紫外到红外波段的LED(发光二极管)。
GaN外延层通常在异质衬底(如蓝宝石、SiC、硅衬底等)上生长,通过金属有机化学气相沉积(MOCVD)***在异质衬底上进行异质外延生长会产生很多位错或缺陷。这些位错及缺陷包括穿透位错,堆垛层错,反向畴等,而这些缺陷都可能导致“V型坑”的产生。在传统半导体物理中,缺陷一般认为是对器件性能不利的因素。因此,在发展氮化镓薄膜生长技术的早期,V型坑被视为缺陷,影响发光二极管的内量子效率,但是最新的研究表明,V型坑对缺陷具有屏蔽的作用,并且对空穴的注入效率也有较大的影响。
GaN外延因其是异质外延,因此会产生很多位错及缺陷并由此导致V型坑的产生。V型坑虽然可以提高空穴注入量子效率,以此提高发光效率,但是在GaN发光二极管的外延结构中, V型坑的空穴的注入效率受本身V型坑中的材料影响较大。一般来说,V型坑为GaN材料,缺少P型掺杂,因此空穴的注入到量子阱效率较低,发光二极管发光效率较差。
发明内容
基于此,本发明的目的是提供一种发光二极管及其制备方法,用于解决现有技术中发光二极管发光效率差的技术问题。
本发明一方面提出一种发光二极管,包括衬底以及依次生长在所述衬底上的第一半导体层、发光层及第二半导体层;
其中,所述发光层上通过外延制程形成有V型坑,所述V型坑自其内壁表面依次生长有Mg量子点层、Mg3N2量子点层及MgGaN层。
进一步地,所述发光二极管,其中,所述Mg量子点层厚度为1~10 nm,Mg3N2量子点层厚度为1~20 nm,MgGaN层厚度为5~50 nm。
进一步地,所述发光二极管,其中,所述V型坑的深度为50~500nm,所述V型坑开口的宽度为60~600nm。
进一步地,所述发光二极管,其中,所述第一半导体层包括依次生长在所述衬底上的缓冲层、非掺杂GaN层及N型半导体层;所述第二半导体层包括依次生长在所述发光层上的电子阻挡层和P型半导体层。
本发明另一方面提出一种发光二极管制备方法,所述方法包括:
提供一衬底;
在所述衬底上依次生长第一半导体层和发光层,所述发光层上具有外延制程形成的V型坑;
自所述V型坑的内壁表面依次生长Mg量子点层、Mg3N2量子点层及MgGaN层;
在所述发光层上生长第二半导体层。
进一步地,所述发光二极管外延片制备方法,其中,所述自所述V型坑的内壁表面依次生长Mg量子点层、Mg3N2量子点层及MgGaN层的步骤具体包括:
第一阶段,通入N2、H2及镁源,并控制所述N2、H2及镁源三者的反应温度在第一预设温度范围内,直至在所述V型坑的内壁表面上生长出第一预设厚度的Mg量子点层;
第二阶段,通入NH3,并控制所述N2、H2、NH3及镁源四者的反应温度在第一预设温度范围内,直至在所述Mg量子点层上生长出第二预设厚度的Mg3N2量子点层;
第三阶段,通入镓源,并控制所述N2、H2、NH3、镁源及镓源五者的反应温度在第一预设温度范围内,直至在所述Mg3N2量子点层上生长出第三预设厚度的MgGaN层。
进一步地,所述发光二极管外延片制备方法,其中,所述第一阶段至所述第三阶段采用MOCVD设备,在所述第一阶段至所述第三阶段中,所述MOCVD设备中反应腔的生长压力为100~500torr。
进一步地,所述发光二极管外延片制备方法,其中,所述第一预设温度范围为700~850℃。
进一步地,所述发光二极管外延片制备方法,其中,所述MgGaN层中Mg掺杂浓度为1E+19~1E+20 atoms/cm3
进一步地,所述发光二极管外延片制备方法,其中,所述在所述衬底上依次生长第一半导体层和发光层的步骤具体包括:
在所述衬底上依次生长出缓冲层、非掺杂GaN层、N型半导体层及发光层;
所述在所述发光层上生长第二半导体层的步骤具体包括:
在所述发光层上依次生长电子阻挡层和P型半导体层。
与现有技术相比,本发明的有益效果是:通过在V型坑内依次生长Mg量子点层、Mg3N2量子点层及MgGaN层,提升了空穴在发光层上的注入效率,解决了现有技术中发光二极管发光效率差的技术问题。
附图说明
本发明的上述与/或附加的方面与优点从结合下面附图对实施例的描述中将变得明显与容易理解,其中:
图1为本发明第一实施例中发光二极管的层状结构示意图;
图2为本发明第一实施例中发光层的局部三维物理图像;
图3为本发明第十一实施例中发光二极管制备方法的流程图;
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图1,所示为本发明第一实施例中的发光二极管,包括衬底100以及依次生长在所述衬底100上的第一半导体层、发光层500及第二半导体层;
其中,所述发光层500上通过外延制程形成有V型坑,所述V型坑自其内壁表面依次生长有Mg量子点层610、Mg3N2量子点层620及MgGaN层630。
具体地,本实施例中,所述第一半导体层包括依次生长在所述衬底100上的缓冲层200、非掺杂GaN层300及N型半导体层400;所述第二半导体层包括依次生长在所述发光层500上的电子阻挡层700和P型半导体层800。
优选地,在本实施例中,发光层500与电子阻挡层700之间的V型坑深度为200 nm,V型坑开口的宽度为250 nm,在具有V型坑的发光层500上先沉积Mg量子点层610,Mg量子点层610厚度为3 nm,其中,V型坑侧壁量子阱的In组分更低,且阱的宽度更薄,这将导致侧壁量子阱的禁带宽度比平台量子阱高出几百个meV,较高的势垒能够阻碍载流子从平台量子阱往侧壁量子阱方向的迁移,让载流子远离V型坑底部的位错,Mg量子点层610可以更有效提高空穴在侧壁注入效率。
其中,在Mg量子点层610上沉积Mg3N2量子点层620,Mg3N2量子点层620厚度为7nm,引入Mg量子点层610可以有效提高Mg3N2的晶体质量,此外,由于Mg3N2量子点层620是离子化合物,因此更易电离出Mg2+,从而增大了P层的传输效率和空穴注入效率,提升了LED器件的发光效率。
在Mg3N2量子点层620上沉积MgGaN层630,MgGaN层630的厚度为15nm,MgGaN层630中Mg的掺杂浓度为5E+19atoms/cm3,MgGaN层630为量子阱发光提供足够的空穴,保证量子阱的电子与空穴复合效率。
需要解释的是,在合适的生长条件下,材料中的每一穿透位错在量子阱生长时都会形成V型坑,量子阱在V型坑中的生长形成侧壁量子阱,其厚度较c面量子阱薄,禁带宽度更大,由于穿透位错***生长了禁带宽度较大的侧壁量子阱,因此形成了如图2所示的物理图像,穿透位错周围对载流子形成了势垒,势垒高度为侧壁量子阱与c面量子阱的禁带宽度差,这些势垒阻挡载流子接近位错,从而避免了为位错所捕获,提高了辐射复合的效率。
GaN的P型掺杂相对困难,P型掺杂浓度远低于N型掺杂浓度。同时,空穴的有效质量远大于电子的有效质量,导致空穴的迁移率远小于电子的迁移率。这两方面因素使得空穴向多量子阱区域的注入率远小于电子的注入率,造成了电子与空穴注入的不匹配,LED的发光效率受到限制以及出现大电流下发光效率衰减的问题。P型半导体层800使Mg更好地取代Ga位,减少了Mg-H键的形成,提高了P型层Mg的活化性能和掺杂浓度,提高了Mg的激活效率和Mg的掺杂效率。
综上,本发明上述实施例当中的发光二极管,通过在V型坑内依次生长Mg量子点层、Mg3N2量子点层及MgGaN层,提升了空穴在发光层上的注入效率,解决了现有技术中发光二极管发光效率差的技术问题。
实施例二
本实施例与实施例1基本一致,不同之处在于,MgGaN层630中Mg的掺杂浓度为1E+19atoms/cm3
实施例三
本实施例与实施例1基本一致,不同之处在于,MgGaN层630中Mg的掺杂浓度为1E+20atoms/cm3
实施例四
本实施例与实施例1基本一致,不同之处在于,MgGaN层630的厚度为20nm。
实施例五
本实施例与实施例1基本一致,不同之处在于,Mg量子点层610厚度为1nm。
实施例六
本实施例与实施例1基本一致,不同之处在于,Mg量子点层610厚度为10nm。
实施例七
本实施例与实施例1基本一致,不同之处在于,Mg3N2量子点层620厚度为1nm。
实施例八
本实施例与实施例1基本一致,不同之处在于,Mg3N2量子点层620厚度为20nm。
实施例九
本实施例与实施例1基本一致,不同之处在于,MgGaN层630的厚度为5nm。
实施例十
本实施例与实施例1基本一致,不同之处在于,MgGaN层630的厚度为50nm。
综上,测量上述实施例所得产品的光效提升,结果见表1。
若A样品和B样品使用相同芯片工艺条件制备成10 mil*24 mil芯片,其中A样品为目前量产制备得到的芯片,B样品为本方案制备得到的芯片,两个样品分别抽取300颗LED芯片,从表1中可以看出,在120 mA/ 60 mA电流下测试,光电效率提升1%~2%,其他项电学性能良好。
表1
Figure 791592DEST_PATH_IMAGE001
实施例十一
本发明第十一实施例中的发光二极管制备方法,所述方法包括:
步骤S101,提供一衬底;
具体地,衬底可选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种。
本实施例中,衬底选用蓝宝石衬底,蓝宝石是目前最常用的GaN基LED衬底材料,市场上大部分GaN基LED都是使用蓝宝石作为衬底材料。蓝宝石衬底的最大优点是技术成熟,稳定性好,生产成本低。
步骤S102,在所述衬底上依次生长第一半导体层和发光层,所述发光层上具有外延制程形成的V型坑;
具体地,所述第一半导体层包括依次生长在所述衬底上的缓冲层、非掺杂GaN层及N型半导体层。
可选地,N型半导体层生长温度为1050℃~1200℃,压力100~600torr,厚度为2~3um,Si掺杂浓度为1E19~5E19atoms/cm3
本实施例中,N型半导体层生长温度为1120℃,生长压力100torr,生长厚度为2~3um,Si掺杂浓度为2.5E19atoms/cm3,首先N型半导体层为LED发光提供充足电子,其次N型半导体层的电阻率要比P型半导体层上的透明电极的电阻率高,因此足够的Si掺杂,可以有效的降低N型半导体层电阻率,最后N型半导体层足够的厚度可以有效释放应力发光二极管的发光效率。
可选地,发光层为交替堆叠的In-GaN量子阱层和Al-GaN量子垒层,堆叠周期数6~12个,其中In-GaN量子阱层生长温度为790~810℃,厚度为2~5nm,生长压力50~300torr,Al-GaN量子垒层生长温度为800~900℃,厚度为5~15nm,生长压力50~300torr,Al组分为0.01~0.1。
具体地,发光层为交替堆叠的In-GaN量子阱层和Al-GaN量子垒层,堆叠周期数为10个,其中In-GaN量子阱生长温度为795℃,厚度为3.5nm,压力200torr,In组分为0.22,Al-GaN量子垒层生长温度为855℃,厚度为9.8nm,生长压力为200torr,Al组分为0.05,多量子阱有源区为电子和空穴复合的区域,合理的结构设计可以显著增加电子和空穴波函数交叠程度,从而提高 LED 器件发光效率。
步骤S103,自所述V型坑的内壁表面依次生长Mg量子点层、Mg3N2量子点层及MgGaN层;
步骤S104,在所述发光层上生长第二半导体层。
具体地,所述第二半导体层包括依次生长在所述发光层上的电子阻挡层和P型半导体层。
可选地,P型半导体层生长温度为900-1050℃,厚度为10~50nm,生长压力为100~600torr,Mg掺杂浓度为1E+19~1E+21atoms/cm3
本实施例中,P型半导体层生长温度为985℃,厚度为15nm,生长压力为200torr,Mg掺杂浓度2E+20atoms/cm3,Mg掺杂浓度过高会破坏晶体质量,而掺杂浓度较低则会影响空穴浓度。同时,对于含V型坑的LED结构来说,P型半导体层较高的生长温度也有利于合并V型坑,得到表面光滑的LED外延片。
综上,本发明上述实施例当中的发光二极管制备方法,通过在V型坑内依次生长Mg量子点层、Mg3N2量子点层及MgGaN层,提升了空穴在发光层上的注入效率,解决了现有技术中发光二极管发光效率差的技术问题。
实施例十二
本发明第十二实施例中的发光二极管制备方法,所述方法包括:
步骤S11,提供一衬底;
具体地,衬底可选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种。
本实施例中,衬底选用蓝宝石衬底,蓝宝石是目前最常用的GaN基LED衬底材料,市场上大部分GaN基LED都是使用蓝宝石作为衬底材料。蓝宝石衬底的最大优点是技术成熟,稳定性好,生产成本低。
步骤S12,在所述衬底上依次生长第一半导体层和发光层,所述发光层上具有外延制程形成有V型坑;
具体地,所述第一半导体层包括依次生长在所述衬底上的缓冲层、非掺杂GaN层及N型半导体层。
可选地,N型半导体层生长温度为1050℃~1200℃,压力100~600torr,厚度为2~3um,Si掺杂浓度为1E19~5E19 atoms/cm3
本实施例中,N型半导体层生长温度为1120℃,生长压力100torr,生长厚度为2~3um,Si掺杂浓度为2.5E19atoms/cm3,首先N型半导体层为LED发光提供充足电子,其次N型半导体层的电阻率要比P型半导体层上的透明电极的电阻率高,因此足够的Si掺杂,可以有效的降低N型半导体层电阻率,最后N型半导体层足够的厚度可以有效释放应力发光二极管的发光效率。
可选地,发光层为交替堆叠的In-GaN量子阱层和Al-GaN量子垒层,堆叠周期数6~12个,其中In-GaN量子阱层生长温度为790~810℃,厚度为2~5nm,生长压力50~300torr,Al-GaN量子垒层生长温度为800~900℃,厚度为5~15nm,生长压力50~300torr,Al组分为0.01~0.1。
具体地,发光层为交替堆叠的In-GaN量子阱层和Al-GaN量子垒层,堆叠周期数为10个,其中In-GaN量子阱生长温度为795℃,厚度为3.5nm,压力200torr,In组分为0.22,Al-GaN量子垒层生长温度为855℃,厚度为9.8nm,生长压力为200torr,Al组分为0.05,多量子阱有源区为电子和空穴复合的区域,合理的结构设计可以显著增加电子和空穴波函数交叠程度,从而提高 LED 器件发光效率。
步骤S13,自所述V型坑的内壁表面依次生长Mg量子点层、Mg3N2量子点层及MgGaN层;
步骤S14,在所述发光层上生长第二半导体层。
具体地,所述第二半导体层包括依次生长在所述发光层上的电子阻挡层和P型半导体层。可选地,P型半导体层生长温度为900-1050℃,厚度为10~50nm,生长压力为100~600torr,Mg掺杂浓度为1E+19~1E+21atoms/cm3
本实施例中,P型半导体层生长温度为985℃,厚度为15nm,生长压力为200torr,Mg掺杂浓度为2E+20atoms/cm3,Mg掺杂浓度过高会破坏晶体质量,而掺杂浓度较低则会影响空穴浓度。同时,对于含V型坑的LED结构来说,P型半导体层较高的生长温度也有利于合并V型坑,得到表面光滑的LED外延片。
进一步地,所述自所述V型坑的内壁表面依次生长Mg量子点层、Mg3N2量子点层及MgGaN层的步骤具体包括:
第一阶段,通入N2、H2及镁源,并控制所述N2、H2及镁源三者的反应温度在第一预设温度范围内,直至在所述V型坑的内壁表面上生长出第一预设厚度的Mg量子点层;
第二阶段,通入NH3,并控制所述N2、H2、NH3及镁源四者的反应温度在第一预设温度范围内,直至在所述Mg量子点层上生长出第二预设厚度的Mg3N2量子点层;
第三阶段,通入镓源,并控制所述N2、H2、NH3、镁源及镓源五者的反应温度在第一预设温度范围内,直至在所述Mg3N2量子点层上生长出第三预设厚度的MgGaN层。
具体地,所述第一阶段至所述第三阶段采用MOCVD设备,在所述第一阶段至所述第三阶段中,所述MOCVD设备中反应腔的生长压力为100~500torr。
其中,优选地,在本实施例中,Mg量子点层的第一预设厚度为3nm,可以更有效提高空穴在侧壁注入效率。Mg3N2量子点层的第二厚度为7nm,可以有效提高Mg3N2的晶体质量;MgGaN层第三厚度为15nm,为量子阱发光提供足够的空穴,保证量子阱的电子与空穴复合效率。
进一步地,所述第一预设温度范围为700~850℃,所述MgGaN层中Mg掺杂浓度为1E+19~1E+20atoms/cm3
本实施例中,在多量子阱与电子阻挡层之间的V型坑深度200nm,V型坑开口的宽度250nm,在具有V型坑的多量子阱层上先沉积Mg量子点层,厚度3nm,控制反应腔压力200torr,第一预设温度760℃;
在Mg量子点层上沉积Mg3N2量子点层,厚度7nm,控制反应腔压力200torr,第一预设温度760℃;
在Mg3N2量子点层上沉积MgGaN层,其中Mg掺杂浓度为5E+19atoms/cm3,厚度为15nm,控制反应腔压力200torr,第一预设温度760℃。
进一步地,所述在所述衬底上依次生长第一半导体层和发光层的步骤具体包括:
在所述衬底上依次生长出缓冲层、非掺杂GaN层、第一半导体层及发光层;
所述在所述发光层上生长第二半导体层的步骤具体包括:
在所述发光层上依次生长电子阻挡层和P型半导体层。
在本实施例中,采用中微A7MOCVD(Metal-organic Chemical Vapor Deposition金属有机气相沉积,简称MOCVD)设备,高纯H2 (氢气)、高纯N2(氮气)、高纯H2和高纯N2的混合气体中的一种作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,三甲基铝(TMAl)作为铝源,硅烷(SiH4)作为N型掺杂剂,二茂镁(CP2Mg)作为P型掺杂剂进行外延生长。
在本实施例中,缓冲层具体为AlN缓冲层,其厚度为15 nm,采用AlN缓冲层控制晶体缺陷,改善后续生长晶体的质量,缓解衬底与外延层之间由于晶格失配和热失配引起的应力。
将已镀完AlN缓冲层的蓝宝石衬底转入MOCVD中,在H2气氛进行预处理1~10 min,处理温度为1000~1200℃,再对蓝宝石衬底进行氮化处理,提升AlN缓冲层的晶体质量,并且可以有效提高后沉积GaN外延层的晶体质量。
可选地,非掺杂GaN层生长温度为1050℃~1200℃,压力100~600 torr,厚度为1~5um。
本实施例中,非掺杂GaN层生长温度1100℃,生长压力150torr,生长厚度2~3um,非掺杂GaN层生长温度较高,压力较低,制备得到GaN的晶体质量较优,同时厚度随着GaN厚度的增加,压应力会通过堆垛层错释放,线缺陷减少,晶体质量提高,反向漏电降低,但提高GaN层厚度对Ga源材料消耗较大,大大提高了LED的外延成本,因此目前LED外延片通常非掺杂GaN生长2~3um,不仅节约生产成本,而且GaN材料又具有较高的晶体质量。
可选地,电子阻挡层为AlInGaN厚度10~40nm,生长温度900-1000℃,压力100~300torr,其中Al组分0.005<x<0.1,In组分浓度为0.01<y<0.2。
具体地,电子阻挡层为AlInGaN厚度15nm,其中Al组分浓度延外延层生长方向由0.01渐变至0.05,In组分浓度为0.01,生长温度965℃,生长压力200torr,既可以有效地限制电子溢流,也可以减少对空穴的阻挡,提升空穴向量子阱的注入效率,减少载流子俄歇复合,提高发光二极管的发光效率。
综上,本发明上述实施例当中的发光二极管制备方法,通过在V型坑内依次生长Mg量子点层、Mg3N2量子点层及MgGaN层,提升了空穴在发光层上的注入效率,解决了现有技术中发光二极管发光效率差的技术问题。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、 “示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种发光二极管,其特征在于,包括衬底以及依次生长在所述衬底上的第一半导体层、发光层及第二半导体层;
其中,所述发光层上通过外延制程形成有V型坑,所述V型坑自其内壁表面依次生长有Mg量子点层、Mg3N2量子点层及MgGaN层。
2.根据权利要求1所述的发光二极管,其特征在于,所述Mg量子点层厚度为1~10 nm,Mg3N2量子点层厚度为1~20 nm,MgGaN层厚度为5~50 nm。
3.根据权利要求1所述的发光二极管,其特征在于,所述V型坑的深度为50~500nm,所述V型坑开口的宽度为60~600nm。
4.根据权利要求1所述的发光二极管,其特征在于,所述第一半导体层包括依次生长在所述衬底上的缓冲层、非掺杂GaN层及N型半导体层;所述第二半导体层包括依次生长在所述发光层上的电子阻挡层和P型半导体层。
5.一种发光二极管制备方法,其特征在于,所述方法包括:
提供一衬底;
在所述衬底上依次生长第一半导体层和发光层,所述发光层上具有外延制程形成的V型坑;
自所述V型坑的内壁表面依次生长Mg量子点层、Mg3N2量子点层及MgGaN层;
在所述发光层上生长第二半导体层。
6.根据权利要求5所述的发光二极管制备方法,其特征在于,所述自所述V型坑的内壁表面依次生长Mg量子点层、Mg3N2量子点层及MgGaN层的步骤具体包括:
第一阶段,通入N2、H2及镁源,并控制所述N2、H2及镁源三者的反应温度在第一预设温度范围内,直至在所述V型坑的内壁表面上生长出第一预设厚度的Mg量子点层;
第二阶段,通入NH3,并控制所述N2、H2、NH3及镁源四者的反应温度在第一预设温度范围内,直至在所述Mg量子点层上生长出第二预设厚度的Mg3N2量子点层;
第三阶段,通入镓源,并控制所述N2、H2、NH3、镁源及镓源五者的反应温度在第一预设温度范围内,直至在所述Mg3N2量子点层上生长出第三预设厚度的MgGaN层。
7.根据权利要求6所述的发光二极管制备方法,其特征在于,所述第一阶段至所述第三阶段采用MOCVD设备,在所述第一阶段至所述第三阶段中,所述MOCVD设备中反应腔的生长压力为100~500torr。
8.根据权利要求6所述的发光二极管制备方法,其特征在于,所述第一预设温度范围为700~850℃。
9.根据权利要求6所述的发光二极管制备方法,其特征在于,所述MgGaN层中Mg掺杂浓度为1E+19~1E+20 atoms/cm3
10.根据权利要求5所述的发光二极管制备方法,其特征在于,所述在所述衬底上依次生长第一半导体层和发光层的步骤具体包括:
在所述衬底上依次生长出缓冲层、非掺杂GaN层、N型半导体层及发光层;所述在所述发光层上生长第二半导体层的步骤具体包括:
在所述发光层上依次生长电子阻挡层和P型半导体层。
CN202210856078.8A 2022-07-21 2022-07-21 一种发光二极管及其制备方法 Active CN114927601B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210856078.8A CN114927601B (zh) 2022-07-21 2022-07-21 一种发光二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210856078.8A CN114927601B (zh) 2022-07-21 2022-07-21 一种发光二极管及其制备方法

Publications (2)

Publication Number Publication Date
CN114927601A true CN114927601A (zh) 2022-08-19
CN114927601B CN114927601B (zh) 2022-09-20

Family

ID=82815940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210856078.8A Active CN114927601B (zh) 2022-07-21 2022-07-21 一种发光二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN114927601B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115377263A (zh) * 2022-10-25 2022-11-22 江西兆驰半导体有限公司 用于深紫外led的外延片及其制备方法、深紫外led
CN116230824A (zh) * 2023-05-08 2023-06-06 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法、led芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150221826A1 (en) * 2014-02-04 2015-08-06 Jung Seung YANG Nitride semiconductor light emitting device
KR20150120267A (ko) * 2014-04-17 2015-10-27 서울바이오시스 주식회사 질화물 반도체 소자 및 그 제조 방법
CN106848014A (zh) * 2017-02-14 2017-06-13 郑锦坚 一种半导体发光二极管的结构及其制作方法
CN209133526U (zh) * 2018-08-17 2019-07-19 厦门三安光电有限公司 一种氮化镓基发光二极管外延结构
CN114300590A (zh) * 2021-12-28 2022-04-08 淮安澳洋顺昌光电技术有限公司 一种发光二极管及其制备方法
CN114388664A (zh) * 2021-12-29 2022-04-22 南昌大学 一种提高GaN基发光器件光电转化效率的生长方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150221826A1 (en) * 2014-02-04 2015-08-06 Jung Seung YANG Nitride semiconductor light emitting device
KR20150120267A (ko) * 2014-04-17 2015-10-27 서울바이오시스 주식회사 질화물 반도체 소자 및 그 제조 방법
CN106848014A (zh) * 2017-02-14 2017-06-13 郑锦坚 一种半导体发光二极管的结构及其制作方法
CN209133526U (zh) * 2018-08-17 2019-07-19 厦门三安光电有限公司 一种氮化镓基发光二极管外延结构
CN114300590A (zh) * 2021-12-28 2022-04-08 淮安澳洋顺昌光电技术有限公司 一种发光二极管及其制备方法
CN114388664A (zh) * 2021-12-29 2022-04-22 南昌大学 一种提高GaN基发光器件光电转化效率的生长方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115377263A (zh) * 2022-10-25 2022-11-22 江西兆驰半导体有限公司 用于深紫外led的外延片及其制备方法、深紫外led
CN116230824A (zh) * 2023-05-08 2023-06-06 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法、led芯片
CN116230824B (zh) * 2023-05-08 2023-07-18 江西兆驰半导体有限公司 一种高光效发光二极管外延片及其制备方法、led芯片

Also Published As

Publication number Publication date
CN114927601B (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
CN116053369B (zh) 发光二极管外延片及其制备方法
CN110718612B (zh) 发光二极管外延片及其制造方法
CN114975704B (zh) 一种led外延片及制备方法
CN114927601B (zh) 一种发光二极管及其制备方法
CN115188863B (zh) 发光二极管外延片及其制备方法
CN115458650A (zh) 发光二极管外延片及其制备方法、发光二极管
CN114883462B (zh) 发光二极管外延片及其制备方法
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115986018B (zh) 一种外延片、外延片制备方法及发光二极管
CN114883460A (zh) 发光二极管外延片及其制备方法
CN116344695A (zh) 发光二极管外延片及其制备方法、led
CN116364825A (zh) 复合缓冲层及其制备方法、外延片及发光二极管
CN116344684B (zh) 一种发光二极管制备方法及二极管
CN116154072B (zh) 调控量子阱碳杂质的led外延片及其制备方法、led
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN116487493A (zh) 发光二极管外延片及其制备方法、led芯片
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN115084329B (zh) 一种应用于Si衬底上的LED外延片及其生长方法
KR100998234B1 (ko) 질화물 반도체 발광 소자 및 그 제조 방법
CN115966640A (zh) 一种led芯片及其制备方法
CN115020552A (zh) 一种GaN基LED外延片、外延生长方法及LED芯片
KR100881053B1 (ko) 질화물계 발광소자
CN117712253B (zh) 一种深紫外发光二极管及制备方法
CN116598395B (zh) 一种发光二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant