CN116157003A - 电阻式随机存取存储元件、存储器件及其制备方法 - Google Patents
电阻式随机存取存储元件、存储器件及其制备方法 Download PDFInfo
- Publication number
- CN116157003A CN116157003A CN202310207630.5A CN202310207630A CN116157003A CN 116157003 A CN116157003 A CN 116157003A CN 202310207630 A CN202310207630 A CN 202310207630A CN 116157003 A CN116157003 A CN 116157003A
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- random access
- access memory
- resistive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明提供一种电阻式随机存取存储元件、存储器件及其制备方法,存储元件包括依次排布的第一电极、阻变存储层和第二电极;所述第二电极的材料为MNx,所述阻变存储层的材料为MOy,其中,M选自于Ti、Ta和Al中的一种。本发明将第二电极的金属原子和阻变存储层的金属原子设置为相同的金属元子,同时和构成的导电通道具有相同的金属原子,可以有效避免参与构成导电通道的M金属原子过于富集,从而提高器件的寿命和耐久度,并提高器件的保持能力,进而获得更好的器件性能。本发明通过对第二电极中的N比例进行控制,可以实现第二电极具备导电性的同时,金属离子向阻变存储层中的迁移和扩散具有更高的可控性。
Description
技术领域
本发明属于半导体集成电路设计及制造领域,特别是涉及一种电阻式随机存取存储元件、存储器件及其制备方法。
背景技术
电阻式随机存取存储器(resistive random-access memory,ReRAM)属于一种非挥发性存储器(non-volatile memory,NVM),具有更小的尺寸、读写快速、数据保存时间长、低耗能、可靠度佳以及与半导体制作工艺相容等特性,因此逐渐受到本领域的关注。电阻式随机存取存储器的基本结构为上、下电极之间夹着一层可变电阻层,通过外加电压使得可变电阻材料在高电阻状态(high resistance state,HRS)和低电阻状态(low resistancestate,LRS)之间转换,然后将不同的电阻状态编译成1或0来达到存储和辨别数据的目的。
目前的电阻式随机存取存储器(ReRAM)主要分为导电桥式随机存取存储器(conductive-bridge random access memory,CBRAM)和氧化物随机存取存储器(Oxygen-vacancy random access memory,OxRAM),其结构主要包括顶电极(TE)、阻变层(SL)和底电极(BE)三个部分。在氧化物随机存取存储器中,阻变层(SL)中的氧离子会在电场作用下发生迁移,最终形成由氧空位组成的导电通道(filament)。在导电桥式随机存取存储器中,一侧电极中的金属会在电场作用下电离并进入阻变层(SL)中,并最终形成由金属粒子组成的导电通道。现有的电阻式随机存取存储器件往往面临着可靠性上的种种问题,例如其循环特性与保持能力均受到了材料带来的一定限制。
应该注意,上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明,并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种电阻式随机存取存储元件、存储器件及其制备方法,用于解决现有技术中电阻式随机存取存储器存在可靠性不足的问题。
为实现上述目的及其他相关目的,本发明提供一种电阻式随机存取存储元件,所述电阻式随机存取存储元件包括:依次排布的第一电极、阻变存储层和第二电极;所述第二电极的材料为MNx,其中,M选自于Ti、Ta和Al中的一种,0≤x≤1。
可选地,所述第二电极MNx包括n个第二子电极层,n≥2,n个所述第二子电极层中的N比例x自所述阻变存储层朝远离所述阻变存储层的方向逐层减小。
可选地,相邻两所述第二子电极层中的N比例x的差值大于或等于0.05。
可选地,n个所述第二子电极层中,N比例x最大的所述第二子电极层的厚度小于或等于5纳米。
可选地,n个所述第二子电极层中,所述第二子电极层的厚度随其N比例x的减小而增大。
可选地,所述第二电极MNx中的N比例x自所述阻变存储层朝远离所述阻变存储层的方向呈线性减小。
可选地,所述第二电极MNx中的N比例x大于或等于0.3,且小于或等于M和N的化学计量比。
可选地,所述阻变存储层的材料为MOy,所述阻变存储层MOy中的金属原子与所述第二电极MNx中的金属原子相同,其中,M选自于Ti、Ta和Al中的一种,0≤y≤1。
可选地,所述电阻式随机存取存储元件的导电通道的金属原子为M,其与所述第二电极MNx、所述阻变存储层MOy中的金属原子相同,其中,金属原子M迁移至所述第二电极和所述阻变存储层中形成由金属原子M组成的导电通道,以使所述阻变存储层转变为低阻态,或/及所述阻变存储层中的O发生迁移在所述阻变存储层中形成由氧空穴形成的导电通道,以使所述阻变存储层转变为低阻态。
可选地,所述第一电极的材料为惰性金属或金属氮化物,所述惰性金属包括W和Pt中的一种,所述金属氮化物包括TiN和TaN中的一种。
可选地,所述第一电极、阻变存储层和第二电极的侧壁还形成有侧墙结构。
可选地,所述电阻式随机存取存储元件还包括:设置于所述第二电极上的层间介质层;所述层间介质层中形成有显露所述第二电极的电极孔结构,所述电极孔结构包括大马士革结构;所述电极孔结构中填充有金属电极,所述金属电极中的金属原子为M与所述第二电极MNx中的金属原子相同。
本发明还提供一种电阻式随机存取存储器件,所述电阻式随机存取存储器件包括由多个如上任意一项方案所述的电阻式随机存取存储元件所组成的阵列。
本发明还提供一种电阻式随机存取存储元件的制备方法,所述制备方法包括步骤:形成依次排布的第一电极、阻变存储层和第二电极,所述第二电极的材料为MNx,其中,M选自于Ti、Ta和Al中的一种,0≤x≤1。
可选地,形成所述第二电极包括:通过沉积方法在所述阻变存储层上逐层生长n层第二子电极层,并通过控制每层所述第二子电极层中的N的比例,使得n个所述第二子电极层中的N比例x自所述阻变存储层朝远离所述阻变存储层的方向逐层减小。
可选地,形成所述第二电极包括:通过沉积方法在所述阻变存储层上逐层生长n层第二子电极层,通过控制每层所述第二子电极层中的N的比例,使得n个所述第二子电极层中的N比例x自所述阻变存储层朝远离所述阻变存储层的方向逐层减小;通过在N气氛下进行退火工艺,使所述第二子电极层中的N扩散,使得所述第二电极MNx中的N比例x自所述阻变存储层朝远离所述阻变存储层的方向呈线性减小。
可选地,通过控制沉积过程中的环境气氛、功率及偏压来调节各所述第二子电极层中N的比例。
可选地,所述制备方法还包括步骤:在所述第一电极、阻变存储层和第二电极侧壁形成侧墙结构。
可选地,所述制备方法还包括步骤:在所述第二电极上形成层间介质层;在所述层间介质层中形成显露所述第二电极的电极孔结构,所述电极孔结构包括大马士革结构;在所述电极孔结构中形成金属电极,所述金属电极中的金属原子为M与所述第二电极MNx、所述阻变存储层MOy中的金属原子相同。
可选地,形成所述阻变存储层包括:通过沉积方法逐层生长多层MOy材料层,并通过控制沉积过程中的环境气氛、功率、偏压来调节各层MOy材料层中的O的比例。
如上所述,本发明的电阻式随机存取存储元件及其制备方法,具有以下有益效果:
本发明将第二电极的材料设置为MNx,阻变存储层的材料设置为MOy,将第二电极的金属原子和阻变存储层的金属原子设置为相同的金属元子,同时和构成的导电通道具有相同的金属原子,可以有效避免参与构成导电通道的M金属原子过于富集,从而提高器件的寿命和耐久度,并提高器件的保持能力,进而获得更好的器件性能。
本发明通过对第二电极MNx中的N比例进行控制,可以实现第二电极具备导电性的同时,金属离子向阻变存储层中的迁移和扩散具有更高的可控性。
本发明的制备工艺可针对不同的需求对对第二电极MNx中的N比例进行控制,便于对器件性能进行调整,且工艺具有更强的可控性。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解,其构成了说明书的一部分,用于说明本申请的实施方式,并与文字描述一起来阐释本申请的原理。显而易见地,下面描述中的附图仅仅是本申请的一些实施例。
图1显示为本发明实施例的一种电阻式随机存取存储元件的结构示意图。
图2显示为本发明实施例的另一种电阻式随机存取存储元件的结构示意图。
图3~图11显示为本发明实施例电阻式随机存取存储元件的制备方法各步骤所呈现的结构示意图。
图12显示为本发明实现的电阻式随机存取存储元件的循环特性图。
图13显示为常规方法实现的电阻式随机存取存储元件的循环特性图。
元件标号说明
101 第一电极
102 阻变存储层
103、104 第二电极
1031、1032、1033 第二子电极层
201 金属层
202 层间介质层
203 导电孔
105 侧墙结构
106 绝缘层
107 电极孔结构
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
应该强调,术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在,但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。
针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用,与其它实施方式中的特征相组合,或替代其它实施方式中的特征。
如在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述,此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到,这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外,当一层被称为在两层“之间”时,它可以是所述两层之间仅有的层,或者也可以存在一个或多个介于其间的层。
在本申请的上下文中,所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
如图1所示,本实施例提供一种电阻式随机存取存储元件,所述电阻式随机存取存储元件包括:依次排布的第一电极101、阻变存储层102和第二电极103;所述第二电极103的材料为MNx(金属氮化物),所述阻变存储层102的材料为MOy(金属氧化物),其中,M选自于Ti(钛)、Ta(钽)和Al(铝)中的一种,0≤x≤1,0≤y≤1。例如,所述第二电极103的材料可以为TiNx,所述阻变存储层102的材料为TiOy,或者,所述第二电极103的材料可以为TaNx,所述阻变存储层102的材料为TaOy,又或者,所述第二电极103的材料可以为AlNx,所述阻变存储层102的材料为AlOy。本发明将第二电极103的材料设置为MNx,阻变存储层102的材料设置为MOy,将第二电极103的金属原子和阻变存储层102的金属原子设置为相同的金属元子,同时和构成的导电通道具有相同的金属原子,可以有效避免参与构成导电通道的M金属原子过于富集,从而提高器件的寿命和耐久度,并提高器件的保持能力,进而获得更好的器件性能。
在一个实施例中,所述第一电极101的材料为惰性金属或金属氮化物,具体地,所述惰性金属可以为W和Pt中的一种,所述金属氮化物可以为TiN和TaN中的一种。
在一个实施例中,所述第二电极103包括n个第二子电极层1031、1032、1033,n≥2,n个所述第二子电极层1031、1032、1033中的N(氮)比例x自所述阻变存储层102朝远离所述阻变存储层102的方向逐层减小。
如图1所示,在一个具体示例中,所述第二电极103包括3个第二子电极层1031、1032、1033,3个所述第二子电极层1031、1032、1033中的N比例可以分别为x1、x2和x3,x1、x2和x3自所述阻变存储层102朝远离所述阻变存储层102的方向逐层减小,即x1>x2>x3。
在一个实施例中,所述第二电极103中的N比例x大于或等于0.3,以保证其对金属离子向阻变存储层102中的迁移和扩散具有较好的控制作用,且N比例x小于或等于M和N的化学计量比,以避免N比例过高而影响第二电极103的结构稳定性和导电性,相邻两所述第二子电极层1031、1032、1033中的N比例x的差值大于或等于0.05,以通过N比例梯度形成对金属离子的迁移和扩散形成更好的控制作用。
在一个具体示例中,以第二电极103为AlNx为例,Al和N的化学计量比为1,其N比例x的范围可以为0.3~1之间,例如,AlNx中,x1、x2和x3的取值可以分别为1、0.8、0.6,即三个第二子电极层1031、1032、1033的材料分别为AlN、AlN0.8、AlN0.6。当然,x1、x2和x3的取值也可以为0.8、0.5、0.3,即三个第二子电极层1031、1032、1033的材料分别为AlN0.8、AlN0.5和AlN0.3。当然,所述AlNx中各第二子电极层1031、1032、1033的N的取值可以依据实际器件需求进行设定,并不限于以上所列举的示例。在其他的实施例中,所述第二电极103的材料也可以为TiNx或TaNx,其具体取值可以根据器件的参数要求进行设定。所述第二电极103包含的第二子电极层1031、1032、1033的数量也可以设定为更多的层数,例如可以为4~10层等。本发明通过对第二电极103中的N比例进行控制,可以实现第二电极103具备导电性的同时,金属离子向阻变存储层102中的迁移和扩散具有更高的可控性。
在一个实施例中,n个所述第二子电极层1031、1032、1033中,N比例x最大的所述第二子电极层1031、1032、1033的厚度小于或等于5纳米,以保证后续金属原子能够穿过该N比例x最大的第二子电极层1031、1032、1033到达阻变存储层102并形成导电通道。在一个实施例中,n个所述第二子电极层1031、1032、1033中,所述第二子电极层1031、1032、1033的厚度随其N比例x的减小而增大。
在一个实施例中,图2所示为另一种电阻式随机存取存储元件的结构示意图,在图2的电阻式随机存取存储元件中,所述第二电极104中的N比例x自所述阻变存储层102朝远离所述阻变存储层102的方向呈线性减小。该电阻式随机存取存储元件去除了如上实施例中的N比例的如阶梯式的逐层变化,而将N比例x设置为线性变化,可以使得金属原子的迁移和扩散更加平滑,可控性更高。
在一个实施例中,所述电阻式随机存取存储元件的导电通道的金属原子为M,其与所述第二电极103、所述阻变存储层102中的金属原子相同,其中,金属原子M迁移至所述第二电极103和所述阻变存储层102中形成由金属原子M组成的导电通道,以使所述阻变存储层102转变为低阻态,或/及所述阻变存储层102中的O(氧)发生迁移在所述阻变存储层102中形成由氧空穴形成的导电通道,以使所述阻变存储层102转变为低阻态。
在一个实施例中,请参阅图10或图11,所述第一电极、阻变存储层和第二电极的侧壁还可以形成有侧墙结构105。
在一个实施例中,请参阅图10或图11,所述电阻式随机存取存储元件还可以包括:设置于所述第二电极上的层间介质层106;所述层间介质层106中形成有显露所述第二电极的电极孔结构,所述电极孔结构包括大马士革结构;所述电极孔结构中填充有金属电极107,所述金属电极107中的金属原子为M与所述第二电极MNx中的金属原子相同。
本实施例还提供一种电阻式随机存取存储器件,所述电阻式随机存取存储器件包括由多个如上任意一项方案所述的电阻式随机存取存储元件所组成的阵列。
如图3~图11所示,本实施例还提供一种电阻式随机存取存储元件的制备方法,所述制备方法包括步骤:形成依次排布的第一电极101、阻变存储层102和第二电极103,所述第二电极103的材料为MNx,所述阻变存储层102的材料为MOy,其中,M选自于Ti、Ta和Al中的一种,0≤x≤1,0≤y≤1。
具体地,所述制备方法包括以下步骤:
如图3所示,首先进行步骤1),提供一电路基底,所述基底包括衬底、设置于所述衬底上的金属层201、设置于所述金属层201上的绝缘层106以及设置于所述绝缘层106中的导电孔203。
所述衬底例如可以为硅衬底、锗衬底、锗硅衬底、三五族化合物衬底、碳化硅衬底、SOI衬底等。所述衬底中可以形成有各种电路元件,如NMOS晶体管、PMOS晶体管、电容、电阻等,以实现相应的电路功能。
如图4所示,然后进行步骤2),通过利用沉积方法在所述电路基底上形成第一电极101,所述第一电极101的材料为惰性金属或金属氮化物,具体地,所述惰性金属可以为W和Pt中的一种,所述金属氮化物可以为TiN和TaN中的一种。
如图5所示,然后进行步骤3),在所述第一电极101上形成阻变存储层102,具体地,可以通过沉积方法逐层生长多层MOy材料层,并通过控制沉积过程中的环境气氛、功率、偏压来调节各层MOy材料层中的O的比例。
如图6所示,接着进行步骤4),在所述阻变存储层102形成所述第二电极103。
在一个实施例中,形成所述第二电极103包括以下步骤:通过沉积方法在所述阻变存储层102上逐层生长n层第二子电极层1031、1032、1033,并通过控制每层所述第二子电极层1031、1032、1033中的N的比例,使得n个所述第二子电极层1031、1032、1033中的N比例x自所述阻变存储层102朝远离所述阻变存储层102的方向逐层减小。具体地,可以通过控制沉积过程中的环境气氛、功率及偏压来调节各所述第二子电极层1031、1032、1033中N的比例。
在另一个实施例中,形成所述第二电极104包括:通过沉积方法在所述阻变存储层102上逐层生长n层第二子电极层,通过控制每层所述第二子电极层中的N的比例,使得n个所述第二子电极层中的N比例x自所述阻变存储层102朝远离所述阻变存储层102的方向逐层减小;通过在N气氛下进行退火工艺,使所述第二子电极层中的N扩散,使得所述第二电极104中的N比例x自所述阻变存储层102朝远离所述阻变存储层102的方向呈线性减小,其最终形成的器件结构如图11所示。
如图7所示,接着进行步骤5),对所述第二电极103和所述阻变存储层102进行图形化具体地,可以通过生长氮化硅作为硬掩膜,利用光刻和刻蚀将氮化硅图形化后,利用氮化硅作为掩膜刻蚀所述第二电极103和所述阻变存储层102以形成所需图形。
如图8所示,接着进行步骤6),在所述第一电极101、阻变存储层102和第二电极103侧壁形成侧墙结构105。具体地,可以通过沉积方法形成所述侧墙结构105,之后去除上述的氮化硅硬掩膜。
如图9所示,接着进行步骤7),在所述第二电极103上形成层间介质层202。所述层间介质层202例如可以为二氧化硅等。
如图10所示,最后进行步骤8),在所述层间介质层202中形成显露所述第二电极103的电极孔结构107;在所述电极孔结构107中形成金属电极,所述金属电极中的金属原子为M与所述第二电极103、所述阻变存储层102中的金属原子相同。
在一个实施例中,所述电极孔结构107包括大马士革结构。
图12显示为本发明实现的电阻式随机存取存储元件的循环特性,图13显示为常规方法实现的电阻式随机存取存储元件的循环特性。其中圆点为器件的高阻,三角形点为器件的低阻。从图12和图13的对比可以看出,图12中的本发明实现的电阻式随机存取存储元件具备更加收束的高低阻值,同时在1000次循环测试中,本发明实现的电阻式随机存取存储元件基本均成功循环1000次,而图13中的常规方法实现的电阻式随机存取存储元件发生了大量循环失败。由此可见,本发明可以有效提高器件的寿命和耐久度,并提高器件的保持能力,进而获得更好的器件性能。
如上所述,本发明的电阻式随机存取存储元件、存储器件及其制备方法,具有以下有益效果:
本发明将第二电极的材料设置为MNx,阻变存储层的材料设置为MOy,将第二电极的金属原子和阻变存储层的金属原子设置为相同的金属元子,同时和构成的导电通道具有相同的金属原子,可以有效避免参与构成导电通道的M金属原子过于富集,从而提高器件的寿命和耐久度,并提高器件的保持能力,进而获得更好的器件性能。
本发明通过对第二电极中的N比例进行控制,可以实现第二电极具备导电性的同时,金属离子向阻变存储层中的迁移和扩散具有更高的可控性。
本发明的制备工艺可针对不同的需求对对第二电极中的N比例进行控制,便于对器件性能进行调整,且工艺具有更强的可控性。
所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (20)
1.一种电阻式随机存取存储元件,其特征在于,所述电阻式随机存取存储元件包括:
依次排布的第一电极、阻变存储层和第二电极;
所述第二电极的材料为MNx,其中,M选自于Ti、Ta和Al中的一种,0≤x≤1。
2.根据权利要求1所述的电阻式随机存取存储元件,其特征在于:所述第二电极MNx包括n个第二子电极层,n≥2,n个所述第二子电极层中的N比例x自所述阻变存储层朝远离所述阻变存储层的方向逐层减小。
3.根据权利要求2所述的电阻式随机存取存储元件,其特征在于:相邻两所述第二子电极层中的N比例x的差值大于或等于0.05。
4.根据权利要求2所述的电阻式随机存取存储元件,其特征在于:n个所述第二子电极层中,N比例x最大的所述第二子电极层的厚度小于或等于5纳米。
5.根据权利要求2所述的电阻式随机存取存储元件,其特征在于:n个所述第二子电极层中,所述第二子电极层的厚度随其N比例x的减小而增大。
6.根据权利要求1所述的电阻式随机存取存储元件,其特征在于:所述第二电极MNx中的N比例x自所述阻变存储层朝远离所述阻变存储层的方向呈线性减小。
7.根据权利要求1所述的电阻式随机存取存储元件,其特征在于:所述第二电极MNx中的N比例x大于或等于0.3,且小于或等于M和N的化学计量比。
8.根据权利要求1所述的电阻式随机存取存储元件,其特征在于:所述阻变存储层的材料为MOy,所述阻变存储层MOy中的金属原子与所述第二电极MNx中的金属原子相同,其中,M选自于Ti、Ta和Al中的一种,0≤y≤1。
9.根据权利要求8所述的电阻式随机存取存储元件,其特征在于:所述电阻式随机存取存储元件的导电通道的金属原子为M,其与所述第二电极MNx、所述阻变存储层MOy中的金属原子相同,其中,金属原子M迁移至所述第二电极和所述阻变存储层中形成由金属原子M组成的导电通道,以使所述阻变存储层转变为低阻态,或/及所述阻变存储层中的O发生迁移在所述阻变存储层中形成由氧空穴形成的导电通道,以使所述阻变存储层转变为低阻态。
10.根据权利要求1所述的电阻式随机存取存储元件,其特征在于:所述第一电极的材料为惰性金属或金属氮化物,所述惰性金属包括W和Pt中的一种,所述金属氮化物包括TiN和TaN中的一种。
11.根据权利要求1所述的电阻式随机存取存储元件,其特征在于:所述第一电极、阻变存储层和第二电极的侧壁还形成有侧墙结构。
12.根据权利要求1所述的电阻式随机存取存储元件,其特征在于:所述电阻式随机存取存储元件还包括:设置于所述第二电极上的层间介质层;所述层间介质层中形成有显露所述第二电极的电极孔结构,所述电极孔结构包括大马士革结构;所述电极孔结构中填充有金属电极,所述金属电极中的金属原子为M与所述第二电极MNx中的金属原子相同。
13.一种电阻式随机存取存储器件,其特征在于,所述电阻式随机存取存储器件包括由多个如权利要求1~12任意一项所述的电阻式随机存取存储元件所组成的阵列。
14.一种如权利要求1~12任意一项所述的电阻式随机存取存储元件的制备方法,其特征在于,所述制备方法包括步骤:
形成依次排布的第一电极、阻变存储层和第二电极,所述第二电极的材料为MNx,其中,M选自于Ti、Ta和Al中的一种,0≤x≤1。
15.根据权利要求14所述的电阻式随机存取存储元件的制备方法,其特征在于:形成所述第二电极包括:
通过沉积方法在所述阻变存储层上逐层生长n层第二子电极层,并通过控制每层所述第二子电极层中的N的比例,使得n个所述第二子电极层中的N比例x自所述阻变存储层朝远离所述阻变存储层的方向逐层减小。
16.根据权利要求14所述的电阻式随机存取存储元件的制备方法,其特征在于:形成所述第二电极包括:
通过沉积方法在所述阻变存储层上逐层生长n层第二子电极层,通过控制每层所述第二子电极层中的N的比例,使得n个所述第二子电极层中的N比例x自所述阻变存储层朝远离所述阻变存储层的方向逐层减小;
通过在N气氛下进行退火工艺,使所述第二子电极层中的N扩散,使得所述第二电极MNx中的N比例x自所述阻变存储层朝远离所述阻变存储层的方向呈线性减小。
17.根据权利要求15或16所述的电阻式随机存取存储元件的制备方法,其特征在于:通过控制沉积过程中的环境气氛、功率及偏压来调节各所述第二子电极层中N的比例。
18.根据权利要求14所述的电阻式随机存取存储元件的制备方法,其特征在于:还包括步骤:在所述第一电极、阻变存储层和第二电极侧壁形成侧墙结构。
19.根据权利要求14所述的电阻式随机存取存储元件的制备方法,其特征在于:还包括步骤:
在所述第二电极上形成层间介质层;
在所述层间介质层中形成显露所述第二电极的电极孔结构,所述电极孔结构包括大马士革结构;
在所述电极孔结构中形成金属电极,所述金属电极中的金属原子为M与所述第二电极MNx、所述阻变存储层MOy中的金属原子相同。
20.根据权利要求14所述的电阻式随机存取存储元件的制备方法,其特征在于:形成所述阻变存储层包括:
通过沉积方法逐层生长多层MOy材料层,并通过控制沉积过程中的环境气氛、功率、偏压来调节各层MOy材料层中的O的比例。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310207630.5A CN116157003A (zh) | 2023-03-06 | 2023-03-06 | 电阻式随机存取存储元件、存储器件及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310207630.5A CN116157003A (zh) | 2023-03-06 | 2023-03-06 | 电阻式随机存取存储元件、存储器件及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116157003A true CN116157003A (zh) | 2023-05-23 |
Family
ID=86358168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310207630.5A Pending CN116157003A (zh) | 2023-03-06 | 2023-03-06 | 电阻式随机存取存储元件、存储器件及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116157003A (zh) |
-
2023
- 2023-03-06 CN CN202310207630.5A patent/CN116157003A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI387103B (zh) | 具有二極體存取裝置之完全自我對準微孔型記憶胞 | |
TWI497694B (zh) | 一種基於相變化記憶材料的高密度記憶裝置及其製作方法 | |
JP4921620B2 (ja) | 不揮発性メモリセル、不揮発性メモリセルアレイ、およびその製造方法 | |
US9034710B2 (en) | Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells | |
JP5659480B2 (ja) | 記憶装置の製造方法 | |
US20100065836A1 (en) | Resistive memory device and method of fabricating the same | |
JP5687978B2 (ja) | 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の動作方法 | |
TWI427773B (zh) | 具有上下側壁接觸之相變化記憶胞 | |
TWI426605B (zh) | 具有自對準頂部電極以及可編程阻抗記憶的側壁薄膜電極 | |
US9343670B2 (en) | Memory arrays and methods of forming same | |
US10153431B2 (en) | Resistive memory having confined filament formation | |
US20100187492A1 (en) | Multi-bit memory device having reristive material layers as storage node and methods of manufacturing and operating the same | |
JP5032797B2 (ja) | 相変化記憶素子及びその製造方法 | |
US20150162383A1 (en) | Vertical resistive random access memory device, and method for manufacturing same | |
KR20130068143A (ko) | 버티칼 게이트 셀을 구비한 반도체 메모리 소자 및 그 제조방법 | |
KR101009334B1 (ko) | 저항성 메모리 소자 및 그 제조 방법 | |
KR100701693B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
CN116157003A (zh) | 电阻式随机存取存储元件、存储器件及其制备方法 | |
US20230301213A1 (en) | Resistive switching memory cell | |
CN112786780B (zh) | 电阻式随机存取存储器阵列及其制造方法 | |
KR100785032B1 (ko) | 저항성 메모리 소자 및 그 제조방법 | |
CN112635660B (zh) | 非易失性存储器及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |