CN116153926B - 一种抗总剂量辐射的小沟道宽度nmos管版图加固结构 - Google Patents
一种抗总剂量辐射的小沟道宽度nmos管版图加固结构 Download PDFInfo
- Publication number
- CN116153926B CN116153926B CN202310030717.XA CN202310030717A CN116153926B CN 116153926 B CN116153926 B CN 116153926B CN 202310030717 A CN202310030717 A CN 202310030717A CN 116153926 B CN116153926 B CN 116153926B
- Authority
- CN
- China
- Prior art keywords
- active region
- gate
- isolation
- region
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005855 radiation Effects 0.000 title claims abstract description 54
- 230000003014 reinforcing effect Effects 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 229910044991 metal oxide Inorganic materials 0.000 title description 4
- 150000004706 metal oxides Chemical class 0.000 title description 4
- 238000002955 isolation Methods 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000002513 implantation Methods 0.000 claims abstract description 9
- 230000002093 peripheral effect Effects 0.000 claims abstract description 5
- 230000002787 reinforcement Effects 0.000 claims description 14
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- 230000003071 parasitic effect Effects 0.000 abstract description 24
- 230000000191 radiation effect Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 29
- 238000000034 method Methods 0.000 description 25
- 230000008569 process Effects 0.000 description 25
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000002245 particle Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种抗总剂量辐射的小沟道宽度NMOS管版图加固结构，属于集成电路领域，包括p型半导体衬底、设置在p型半导体衬底上的有源区、设置在有源区上的栅端、设置在中部的n+注入区、设置在***的p+注入区、设置在有源区和栅端上的接触孔。中部的主体栅与主体有源区交叠形成NMOS管的有效沟道区，上下两侧的隔离栅与主体有源区边缘相切、相交或相间，并横跨隔离有源区。通过隔离栅与隔离有源区相互配合，并设置***隔离有源区环，可以有效阻断总剂量辐射效应引起的场区氧化层下的漏电通路，降低边缘寄生NMOS管和场区寄生NMOS管的影响，提升NMOS管抗总剂量辐射的能力。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种抗总剂量辐射的小沟道宽度NMOS管版图加固结构。
背景技术
随着航空航天事业的飞速发展，集成电路需要在充满高能粒子的空间辐射环境中持续工作。在辐射环境中，高能粒子会在集成电路中以不同方式损失和沉积能量，使集成电路造成电离损伤。集成电路在受辐射期间吸收的累积剂量称为总剂量，累积剂量所产生的电离辐射效应称为总剂量辐射效应。
在受到高能粒子辐射时，集成电路Si衬底上的SiO2，会激发出电子-空穴对，通常电子可以很快移出SiO2，而空穴则会一部分移出SiO2，一部分被SiO2中的缺陷所俘获，成为正的空间电荷。这些正空间电荷会较多集中在Si/SiO2界面靠近SiO2一侧，并在Si/SiO2界面靠近Si一侧感应出n+寄生沟道，其剖面图如图1所示。
氧化层生长过程中的缺陷积累与氧化层厚度相关。氧化层较薄时，缺陷积累较少，在受到高能粒子辐射时所俘获的空穴也较少，所产生的正空间电荷相对有限；而氧化层较厚时，缺陷积累较多，在受到高能粒子辐射时所俘获的空穴较多，所产生的正空间电荷也相对较多。集成电路的栅氧化层和场区氧化层都采用SiO2材料，这两部分结构都很容易受到总剂量辐射效应的影响。
对于栅氧化层，在亚微米工艺节点时相对较厚，受到高能粒子辐射时，诱发的正空间电荷较多，会引起MOS管阈值电压漂移问题。而到了深亚微米工艺节点，栅氧化层通常较薄，随着厚度减小，缺陷数量大为减少，栅氧化层的抗辐射能力得到增强，由总剂量辐射效应引起的MOS管阈值电压漂移问题得到极大缓解。
对于场区氧化层，无论由硅的局部氧化(LOCOS)工艺生成，还是由浅沟槽隔离(STI)工艺生成，都相对较厚。较厚的场区氧化层一般缺陷积累较多，在受到高能粒子辐射时，所俘获的正空间电荷也相对较多，受总剂量辐射效应影响很大。
相邻NMOS管之间靠场区氧化层隔离，场区氧化层上如果覆盖铝层会形成场区寄生NMOS管。当受到总剂量辐射时，场区氧化层中会积累正电荷，使场区寄生NMOS管的阈值电压降低，产生n+寄生沟道，造成相邻NMOS管之间的泄漏电流，其示意图如图2所示，其剖面图如图3所示。
现有技术方案：在NMOS管***加一圈隔离有源区环，由于有源区上是薄的栅氧化层，阻断了相邻NMOS管之间的场区氧化层，这样可以有效降低总剂量辐射效应在相邻NMOS管之间造成的漏电。
NMOS管的栅端与场区氧化层边缘交叠会形成边缘寄生NMOS管。总剂量辐射效应会在场区氧化层边缘诱发正空间电荷，使边缘寄生NMOS管的阈值电压降低，产生n+寄生沟道，造成NMOS管漏端到源端的泄漏电流，其示意图如图4所示，其剖面图如图5所示。
现有技术方案之一：采用环形栅NMOS管版图加固结构，其示意图如图6所示，在NMOS管有源区上用栅端把漏端环起来，以降低边缘寄生NMOS管的影响，来满足抗总剂量辐射的要求。该方案虽然能够满足抗总剂量辐射的要求，但该版图结构的栅端呈环形，沟道建模困难，而且实现不了较小的沟道宽度，沟道尺寸与逻辑设计值之间误差较大，只适合沟道宽度大且对沟道尺寸精度要求不高的应用。
现有技术方案之二：采用倒比例或小比例NMOS管版图加固结构，其示意图如图7所示，在NMOS管有源区上用栅端把源端和漏端都环起来，以降低边缘寄生NMOS管的影响，来满足抗总剂量辐射的要求。该方案虽然也能满足抗总剂量辐射的要求，但该版图结构的沟道形状复杂，沟道建模更为困难，而且沟道宽度和沟道长度都达不到较小值，沟道尺寸与逻辑设计值的误差也比较大，也不适合沟道宽度小且对沟道尺寸精度要求高的应用。
现有技术方案之三：采用大头条形栅NMOS管版图加固结构，其示意图如图8所示，在伸到场氧化层的栅下面设置隔离有源区，由于有源区上是薄的栅氧化层，因此在受到总剂量辐射时，所积累的正空间电荷非常少，这样可以降低边缘寄生NMOS管的影响，满足抗总剂量辐射的要求。该方案虽能够满足抗总剂量辐射的要求，目前工程应用较多，但该版图结构大头条形栅两端头部的尺寸较大，由此引入的沟道尺寸误差较大，特别在小沟道宽度应用时，两端头部的占比非常大，导致沟道尺寸与逻辑设计值相比有很大误差，因此也不适合沟道宽度小且对沟道尺寸精度要求高的应用。
在抗总剂量辐射电路的应用中，当采用小沟道宽度NMOS管进行设计时遇到了困难，现有的几种版图加固结构，都不能提供小沟道宽度和高精度沟道尺寸的NMOS管版图加固结构，都不能满足抗总剂量辐射电路对于小沟道宽度和高精度沟道尺寸NMOS管的应用需求。
发明内容
本发明要解决的技术问题是克服现有技术的不足，提供一种抗总剂量辐射的小沟道宽度NMOS管版图加固结构，在具有抗总剂量辐射能力的同时，还可以实现小沟道宽度和高精度沟道尺寸，能够满足抗总剂量辐射电路对于小沟道宽度和高精度沟道尺寸NMOS管的应用需求。
为解决上述技术问题，本发明提供了一种抗总剂量辐射的小沟道宽度NMOS管版图加固结构，包括p型半导体衬底、有源区和栅端；所述有源区设置在所述p型半导体衬底上，所述栅端设置在所述有源区上；所述有源区外设置有场区氧化层；所述有源区上设置有栅氧化层；
所述有源区包括主体有源区、隔离有源区和隔离有源区环；所述主体有源区位于中部区域，所述隔离有源区位于所述主体有源区的上下两侧，所述隔离有源区环位于***，包围所述主体有源区和所述隔离有源区；所述主体有源区分别通过上下两侧的隔离有源区与所述隔离有源区环相连；
所述栅端包括主体栅、隔离栅和栅接触区；所述主体栅位于中部区域，所述隔离栅位于所述主体栅的上下两侧，所述栅接触区为四个，分别位于所述隔离栅的外部左右四个方向上；所述主体栅的两端分别通过上下两侧的隔离栅与所述栅接触区相连。
在一种实施方式中，所述主体有源区设置成方形，所述主体栅与方形的主体有源区交叠构成NMOS管的有效沟道区；所述隔离栅与方形的主体有源区边缘相切、相交或相间，并横跨所述隔离有源区。
在一种实施方式中，所述主体有源区设置成中间细两头粗的哑铃形状；所述主体栅与哑铃形状的主体有源区交叠构成NMOS管的有效沟道区；所述隔离栅与哑铃形状的主体有源区边缘相切、相交或相间，并横跨所述隔离有源区。
在一种实施方式中，所述栅氧化层覆盖所述主体有源区、所述隔离有源区和所述隔离有源区环，并且所述栅氧化层比所述场区氧化层薄。
在一种实施方式中，所述抗总剂量辐射的小沟道宽度NMOS管版图加固结构还包括n+注入区，设置于中部区域；所述n+注入区在未覆盖所述栅端的所述有源区上形成NMOS管的源端和漏端。
在一种实施方式中，所述抗总剂量辐射的小沟道宽度NMOS管版图加固结构还包括p+注入区，设置于***区域；所述p+注入区在未覆盖所述栅端的所述有源区上形成NMOS管的衬底端。
在一种实施方式中，所述抗总剂量辐射的小沟道宽度NMOS管版图加固结构还包括接触孔，设置于所述有源区和所述栅端上；通过所述接触孔将NMOS管的栅端、源端、漏端和衬底端引出并连接到电路中。
在一种实施方式中，四个栅接触区上的接触孔能够连起来，共同引出栅端。
在一种实施方式中，所述p型半导体衬底包括Si。
本发明提供的一种抗总剂量辐射的小沟道宽度NMOS管版图加固结构，具有以下有益技术效果：
(1)本发明的主体栅与主体有源区交叠形成NMOS管的有效沟道区，所能实现的最小沟道宽度，仅受限于工艺设计规则中栅端最小间距和有源区最小宽度，可以做到非常小的沟道宽度；而且隔离栅与主体有源区边缘相切、相交或相间，版图尺寸可以采用工艺设计规则所允许的最小值，由此引入的沟道尺寸误差非常小，精度较高；因此，能够满足集成电路对于小沟道宽度和高精度沟道尺寸NMOS管的应用需求；
(2)本发明的隔离栅与主体有源区边缘相切、相交或相间，并横跨隔离有源区；在受到总剂量辐射时，通过隔离栅与隔离有源区相互配合，可以降低边缘寄生NMOS管的影响；而且***的隔离有源区环可以降低场区寄生NMOS管的影响；因此，能够满足集成电路对于抗总剂量辐射的应用需求；
(3)本发明所能实现的沟道宽度范围较广，大沟道宽度和小沟道宽度都能实现，而且沟道尺寸精度高；单这一种版图加固结构就能满足版图设计需求；因此，该版图加固结构的适用范围广，使用较为方便，灵活性高。
附图说明
图1是受到高能粒子辐射集成电路的剖面图；
图2是受到高能粒子辐射集成电路的场区寄生NMOS管的示意图；
图3是沿图2中A-A′线的剖面图；
图4是受到高能粒子辐射集成电路的边缘寄生NMOS管的示意图；
图5是沿图4中A-A′线的剖面图；
图6是环形栅NMOS管版图加固结构的示意图；
图7是倒比例或小比例NMOS管版图加固结构的示意图；
图8是大头条形栅NMOS管版图加固结构的示意图；
图9是本发明提出的一种抗总剂量辐射的小沟道宽度NMOS管版图加固结构的优选实施例的示意图；
图10是在工艺制造流程中制作有源区步骤的示意图；
图11是在工艺制造流程中制作场区氧化层和栅氧化层步骤的示意图；
图12是在工艺制造流程中制作栅端步骤的示意图；
图13是在工艺制造流程中制作n+注入区步骤的示意图；
图14是在工艺制造流程中制作p+注入区步骤的示意图；
图15是在工艺制造流程中制作接触孔步骤的示意图；
图16是采用隔离栅与哑铃形状的主体有源区相切方式的实施例的示意图；
图17是采用隔离栅与方形的主体有源区相交方式的实施例的示意图；
图18是采用隔离栅与方形的主体有源区相间方式的实施例的示意图；
图19是采用隔离栅与哑铃形状的主体有源区相交方式的实施例的示意图；
图20是采用隔离栅与哑铃形状的主体有源区相间方式的实施例的示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种抗总剂量辐射的小沟道宽度NMOS管版图加固结构作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供一种抗总剂量辐射的小沟道宽度NMOS管版图加固结构，其优选实施例如图9所示，包括有源区1、栅端2、n+注入区3、p+注入区4和接触孔5。所述有源区1设置在p型半导体衬底(即Si)上，所述栅端2设置在所述有源区1上，所述n+注入区3设置在加固结构的中部，所述p+注入区4设置在所述n+注入区3的***，所述接触孔5设置在所述有源区1和所述栅端2上。
如图10所示为制作有源区的示意图，根据工艺制造流程，设置在p型半导体衬底上的有源区1包括位于中部的方形主体有源区8、位于所述主体有源区8上下两侧的隔离有源区9和位于***的隔离有源区环10；所述隔离有源区环10包围所述主体有源区8和所述隔离有源区9。所述主体有源区8分别通过位于上下两侧的隔离有源区9与所述隔离有源区环10相连。
如图11所示为制作场区氧化层和栅氧化层的示意图，根据工艺制造流程，在有源区1外设置场区氧化层6，并且场区氧化层6较厚；在有源区1上设置栅氧化层7，所述主体有源区8、所述隔离有源区9和所述隔离有源区环10上都覆盖了栅氧化层，并且栅氧化层7较薄。
如图12所示为制作栅端的示意图，根据工艺制造流程，在有源区1上设置栅端2，所述栅端2包括位于中部的主体栅11、位于所述主体栅11上下两侧的隔离栅12和位于隔离栅12外部左右四个方向上的栅接触区13。所述主体栅11分别通过所述隔离栅12与所述栅接触区13相连。
请同时参阅图10、图11和图12，所述主体有源区8设置成方形，所述主体栅11与所述主体有源区8交叠形成NMOS管的有效沟道区，该结构所能实现的最小沟道宽度，仅受限于源漏端接触孔的尺寸和有源区包孔的尺寸，可以实现较小的沟道宽度。所述隔离栅12与所述主体有源区8边缘相切，并横跨隔离有源区9，由于所述隔离有源区9上覆盖的是薄的栅氧化层7，在受到总剂量辐射时，所俘获的正电荷较少，不会引起边缘寄生NMOS管阈值电压漂移，不会产生n+寄生沟道，因此降低了边缘寄生NMOS管的影响，防止了NMOS管漏端到源端的泄漏电流，增强了小沟道宽度NMOS管抗总剂量辐射的能力。所述隔离栅12与所述主体有源区8边缘相切，由此引入的沟道尺寸误差非常小，精度很高。所述隔离有源区环10上覆盖的是薄的栅氧化层7，在受到总剂量辐射时，所俘获的正电荷较少，不会引起阈值电压漂移，不会产生n+寄生沟道，因此降低了场区寄生NMOS管的影响，防止了相邻NMOS管之间的泄漏电流，增强了小沟道宽度NMOS管抗总剂量辐射的能力。
如图13所示为制作n+注入区的示意图，根据工艺制造流程，在中部设置n+注入区3。由于场区氧化层6和栅端2的阻挡作用，所述n+注入区3在未覆盖栅端2的有源区1上形成NMOS管的源端14和漏端15。
如图14所示为制作p+注入区的示意图，根据工艺制造流程，在***设置p+注入区4。由于场区氧化层6和栅端2的阻挡作用，所述p+注入区4在未覆盖栅端2的有源区1上形成NMOS管的衬底端16。
如图15所示为制作接触孔的示意图，根据工艺制造流程，在所述有源区1和所述栅端2上设置接触孔5，通过接触孔5，可以把NMOS管的栅端2、源端14、漏端15和衬底端16引出，连接到电路中。四个栅接触区13上的接触孔5可以连起来，共同引出栅端2，这样可以提高成品率、减小栅端寄生电阻、提高电路频率。
通过以上工艺制造流程步骤，即可实现如图9所示的优选实施例。该优选实施例，所能实现的沟道宽度小，精度高，且能够有效降低总剂量辐射效应的影响，能够满足抗总剂量辐射电路对于小沟道宽度和高精度沟道尺寸NMOS管的应用需求。
实施例二
如图16所示，给出了本发明的第二个实施例。本实施例二在图9所示实施例一的基础上做一些改动，主体有源区8设置成中间细两头粗的哑铃形状。主体有源区8两头粗的部分用于设置源端14和漏端15的接触孔5。主体栅11与主体有源区8中间细的部分交叠形成NMOS管的有效沟道区。该结构所能实现的最小沟道宽度，不再受限于源漏端接触孔的尺寸和有源区包孔的尺寸，而仅受限于工艺设计规则中栅端最小间距和有源区最小宽度，可以做到非常小的沟道宽度。隔离栅12与主体有源区8边缘相切，并横跨隔离有源区9，在受到总剂量辐射时，通过隔离栅12与隔离有源区9相互配合，可以降低边缘寄生NMOS管的影响。隔离栅12与主体有源区8边缘相切，由此引入的沟道尺寸误差非常小，精度很高。本实施例二可以实现非常小的沟道宽度，能够满足抗总剂量辐射电路对于小沟道宽度和高精度沟道尺寸NMOS管的应用需求。
实施例三
如图17所示，给出了本发明的第三个实施例。本实施例三在图9所示实施例一的基础上做一些改动，隔离栅12与方形的主体有源区8边缘相交，交叠尺寸采用工艺设计规则所允许的最小值，由此引入的沟道尺寸误差较小，精度较高。本实施例三能够满足抗总剂量辐射电路对于小沟道宽度和高精度沟道尺寸NMOS管的应用需求。
实施例四
如图18所示，给出了本发明的第四个实施例。本实施例四在图9所示实施例一的基础上做一些改动，隔离栅12与方形的主体有源区8边缘相间，间隔距离采用工艺设计规则所允许的最小值，由此引入的沟道尺寸误差较小，精度较高。本实施例四能够满足抗总剂量辐射电路对于小沟道宽度和高精度沟道尺寸NMOS管的应用需求。
实施例五
如图19所示，给出了本发明的第五个实施例。本实施例五在图16所示实施例二的基础上做一些改动，隔离栅12与哑铃形状的主体有源区8边缘相交，交叠尺寸采用工艺设计规则所允许的最小值，由此引入的沟道尺寸误差较小，精度较高。该实施例，可以实现非常小的沟道宽度，能够满足抗总剂量辐射电路对于小沟道宽度和高精度沟道尺寸NMOS管的应用需求。
实施例六
如图20所示，给出了本发明的第六个实施例。本实施例六在图16所示实施例二的基础上做一些改动，隔离栅12与哑铃形状的主体有源区8边缘相间，间隔距离采用工艺设计规则所允许的最小值，由此引入的沟道尺寸误差较小，精度较高。该实施例，可以实现非常小的沟道宽度，能够满足抗总剂量辐射电路对于小沟道宽度和高精度沟道尺寸NMOS管的应用需求。
本发明提供的一种抗总剂量辐射的小沟道宽度NMOS管版图加固结构，中部的主体栅与主体有源区交叠形成NMOS管的有效沟道区，上下两侧的隔离栅与主体有源区边缘相切、相交或相间，并横跨隔离有源区。通过隔离栅与隔离有源区相互配合，并设置***有源区环，可以有效阻断总剂量辐射效应引起的场区氧化层下的漏电通路，降低边缘寄生NMOS管和场区寄生NMOS管的影响，提升NMOS管抗总剂量辐射的能力。该版图加固结构所能实现的最小沟道宽度，仅受限于工艺设计规则中栅端最小间距和有源区最小宽度，可以实现非常小的沟道宽度和高精度的沟道尺寸。该小沟道宽度NMOS管版图加固结构，克服了现有技术的不足，能够满足抗总剂量辐射电路对于小沟道宽度和高精度沟道尺寸NMOS管的应用需求。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (9)
1.一种抗总剂量辐射的小沟道宽度NMOS管版图加固结构，其特征在于，包括p型半导体衬底、有源区（1）和栅端（2）；所述有源区（1）设置在所述p型半导体衬底上，所述栅端（2）设置在所述有源区（1）上；所述有源区（1）外设置有场区氧化层（6）；所述有源区（1）上设置有栅氧化层（7）；
所述有源区（1）包括主体有源区（8）、隔离有源区（9）和隔离有源区环（10）；所述主体有源区（8）位于中部区域，所述隔离有源区（9）位于所述主体有源区（8）的上下两侧，所述隔离有源区环（10）位于***，包围所述主体有源区（8）和所述隔离有源区（9）；所述主体有源区（8）分别通过上下两侧的隔离有源区（9）与所述隔离有源区环（10）相连；
所述栅端（2）包括主体栅（11）、隔离栅（12）和栅接触区（13）；所述主体栅（11）位于中部区域，所述隔离栅（12）位于所述主体栅（11）的上下两侧，所述栅接触区（13）为四个，分别位于所述隔离栅（12）远离所述主体栅（11）一侧的外部左右四个方向上；所述主体栅（11）的两端分别通过上下两侧的隔离栅（12）与所述栅接触区（13）相连；
所述主体栅（11）与方形的主体有源区（8）交叠构成NMOS管的有效沟道区；所述隔离栅（12）与方形的主体有源区（8）边缘相切、相交或相间，并横跨所述隔离有源区（9）；所述隔离有源区环（10）包围栅端（2），所述栅接触区（13）与有源区（1）不接触。
2.如权利要求1所述的抗总剂量辐射的小沟道宽度NMOS管版图加固结构，其特征在于，所述主体有源区（8）设置成方形。
3.如权利要求1所述的抗总剂量辐射的小沟道宽度NMOS管版图加固结构，其特征在于，所述主体有源区（8）设置成中间细两头粗的哑铃形状；所述主体栅（11）与哑铃形状的主体有源区（8）交叠构成NMOS管的有效沟道区；所述隔离栅（12）与哑铃形状的主体有源区（8）边缘相切、相交或相间，并横跨所述隔离有源区（9）。
4.如权利要求2或3所述的抗总剂量辐射的小沟道宽度NMOS管版图加固结构，其特征在于，所述栅氧化层（7）覆盖所述主体有源区（8）、所述隔离有源区（9）和所述隔离有源区环（10），并且所述栅氧化层（7）比所述场区氧化层（6）薄。
5.如权利要求2或3所述的抗总剂量辐射的小沟道宽度NMOS管版图加固结构，其特征在于，所述抗总剂量辐射的小沟道宽度NMOS管版图加固结构还包括n+注入区（3），设置于中部区域；所述n+注入区（3）在未覆盖所述栅端（2）的所述有源区（1）上形成NMOS管的源端（14）和漏端（15）。
6.如权利要求2或3所述的抗总剂量辐射的小沟道宽度NMOS管版图加固结构，其特征在于，所述抗总剂量辐射的小沟道宽度NMOS管版图加固结构还包括p+注入区（4），设置于***区域；所述p+注入区（4）在未覆盖所述栅端（2）的所述有源区（1）上形成NMOS管的衬底端（16）。
7.如权利要求2或3所述的抗总剂量辐射的小沟道宽度NMOS管版图加固结构，其特征在于，所述抗总剂量辐射的小沟道宽度NMOS管版图加固结构还包括接触孔（5），设置于所述有源区（1）和所述栅端（2）上；通过所述接触孔（5）将NMOS管的栅端（2）、源端（14）、漏端（15）和衬底端（16）引出并连接到电路中。
8.如权利要求7所述的抗总剂量辐射的小沟道宽度NMOS管版图加固结构，其特征在于，四个栅接触区（13）上的接触孔（5）能够连起来，共同引出栅端（2）。
9.如权利要求1所述的抗总剂量辐射的小沟道宽度NMOS管版图加固结构，其特征在于，所述p型半导体衬底包括Si。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310030717.XA CN116153926B (zh) | 2023-01-10 | 2023-01-10 | 一种抗总剂量辐射的小沟道宽度nmos管版图加固结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310030717.XA CN116153926B (zh) | 2023-01-10 | 2023-01-10 | 一种抗总剂量辐射的小沟道宽度nmos管版图加固结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116153926A CN116153926A (zh) | 2023-05-23 |
| CN116153926B true CN116153926B (zh) | 2023-10-17 |
Family
ID=86357718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310030717.XA Active CN116153926B (zh) | 2023-01-10 | 2023-01-10 | 一种抗总剂量辐射的小沟道宽度nmos管版图加固结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116153926B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10214971A (ja) * | 1996-11-28 | 1998-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置，その設計方法及び半導体集積回路装置 |
| CN101752420A (zh) * | 2009-12-15 | 2010-06-23 | 北京时代民芯科技有限公司 | 一种总剂量辐射加固工形栅版图结构 |
| CN102543957A (zh) * | 2011-01-04 | 2012-07-04 | 上海宏力半导体制造有限公司 | Soi体接触mos晶体管的测试结构及测试方法 |
| CN102832250A (zh) * | 2012-09-14 | 2012-12-19 | 电子科技大学 | 一种分割环栅的抗辐照mosfet |
| CN103778297A (zh) * | 2014-01-27 | 2014-05-07 | 中国科学院微电子研究所 | Mos器件的sti应力效应建模方法及装置 |
| CN114792688A (zh) * | 2021-01-26 | 2022-07-26 | 上峰科技股份有限公司 | 电子***、与宽带隙半导体器件集成的可编程电阻存储器及其操作方法 |
-
2023
- 2023-01-10 CN CN202310030717.XA patent/CN116153926B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10214971A (ja) * | 1996-11-28 | 1998-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置，その設計方法及び半導体集積回路装置 |
| CN101752420A (zh) * | 2009-12-15 | 2010-06-23 | 北京时代民芯科技有限公司 | 一种总剂量辐射加固工形栅版图结构 |
| CN102543957A (zh) * | 2011-01-04 | 2012-07-04 | 上海宏力半导体制造有限公司 | Soi体接触mos晶体管的测试结构及测试方法 |
| CN102832250A (zh) * | 2012-09-14 | 2012-12-19 | 电子科技大学 | 一种分割环栅的抗辐照mosfet |
| CN103778297A (zh) * | 2014-01-27 | 2014-05-07 | 中国科学院微电子研究所 | Mos器件的sti应力效应建模方法及装置 |
| CN114792688A (zh) * | 2021-01-26 | 2022-07-26 | 上峰科技股份有限公司 | 电子***、与宽带隙半导体器件集成的可编程电阻存储器及其操作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116153926A (zh) | 2023-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10615260B1 (en) | Method for forming FinFET device structure | |
| US8278719B2 (en) | Radiation hardened isolation structures and fabrication methods | |
| US8410526B2 (en) | Semiconductor integrated circuit device with reduced cell size | |
| JP5708788B2 (ja) | 半導体装置およびその製造方法 | |
| US9620586B2 (en) | Device having improved radiation hardness and high breakdown voltages | |
| JP2003324159A (ja) | 半導体装置 | |
| US8723269B2 (en) | Buried power grid designs for improved radiation hardness in CMOS technologies | |
| US7214989B2 (en) | Semiconductor device and semiconductor integrated circuit device | |
| CN111524969A (zh) | 断栅极金属氧化物半导体场效应晶体管的栅极结构及其制造方法 | |
| US20050263843A1 (en) | Semiconductor device and fabrication method therefor | |
| CN114300539A (zh) | 一种辐射加固的ldmos器件结构及制备方法 | |
| CN116153926B (zh) | 一种抗总剂量辐射的小沟道宽度nmos管版图加固结构 | |
| US20140291771A1 (en) | TID Hardened and Single Even Transient Single Event Latchup Resistant MOS Transistors and Fabrication Process | |
| JP3348782B2 (ja) | 半導体装置の製造方法 | |
| US20150123187A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2596340B2 (ja) | 半導体装置 | |
| CN110707043A (zh) | 一种带硅化物的场加固抗总剂量辐射cmos器件及工艺 | |
| JP2011003830A (ja) | 半導体装置 | |
| CN106952906B (zh) | 一种多外延半导体器件及其制造方法 | |
| WO2002050914A2 (en) | A semiconductor device with bias contact | |
| TW202018942A (zh) | 電晶體結構及其製造方法 | |
| CN214378462U (zh) | 变容二极管 | |
| CN110828540B (zh) | 半导体器件及其制造方法 | |
| CN116525657A (zh) | 晶体管、芯片、集成电路及电子设备 | |
| JP2005286053A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |