CN116130439A - 半导体结构和半导体结构的制备方法 - Google Patents

半导体结构和半导体结构的制备方法 Download PDF

Info

Publication number
CN116130439A
CN116130439A CN202211577511.0A CN202211577511A CN116130439A CN 116130439 A CN116130439 A CN 116130439A CN 202211577511 A CN202211577511 A CN 202211577511A CN 116130439 A CN116130439 A CN 116130439A
Authority
CN
China
Prior art keywords
layer
silicon substrate
alsicu
contact hole
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211577511.0A
Other languages
English (en)
Inventor
李茜
曹万顺
吴晓丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GTA Semiconductor Co Ltd
Original Assignee
GTA Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GTA Semiconductor Co Ltd filed Critical GTA Semiconductor Co Ltd
Priority to CN202211577511.0A priority Critical patent/CN116130439A/zh
Publication of CN116130439A publication Critical patent/CN116130439A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请涉及一半导体结构和半导体结构的制备方法，包括：硅衬底，包括沟槽区和非沟槽区；介质层，位于硅衬底上且具有延伸至非沟槽区的接触孔；填充叠层，位于介质层上并填充接触孔，以进行金属键合；其中，填充叠层包括依次层叠的粘附层、阻挡层和金属接触层，金属接触层包括依次层叠的AlSiCu层和AlCu层。通过在AlCu层之前先形成AlSiCu层，AlSiCu层内的硅与金属接触层中的铝进行互溶并且达到饱和，从而硅衬底的非沟槽区内的硅不再与金属接触层内的铝进行互溶，避免了接触孔与硅衬底之间发生硅铝互溶现象，提高了接触孔的质量。

Description

半导体结构和半导体结构的制备方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种半导体结构和半导体结构的制备方法。
背景技术
作为封装中的一道关键工序，引线键合互连常采用工艺简单且工艺成本低的铝丝键合技术。其中，芯片的正面金属结构对铝丝键合的效果有较大的影响。
对于间距较大的绝缘栅双极型晶体管(英文：Insulated Gate BipolarTransistor，简称：IGBT)，接触孔的尺寸通常也会较大，往往采用正面金属填充工艺完成对接触孔的填充，从而形成正面金属结构。其中，常使用AlCu对接触孔进行填充。
为了避免出现接触孔中的AlCu与硅衬底之间发生硅铝互溶而降低接触孔质量的问题，通常在接触孔内淀积一定厚度的金属钨，再对金属钨进行回刻。然而，这种工序比较复杂并且成本较高。
发明内容
基于此，有必要针对相关技术中的正面金属填充工艺的工序复杂且高成本的问题，提供一种半导体结构和半导体结构的制备方法。
为了实现上述目的，一方面，本申请提供了一种半导体结构。
一种半导体结构，所述半导体结构包括：
硅衬底，包括沟槽区和非沟槽区；
介质层，位于所述硅衬底上且具有延伸至所述非沟槽区的接触孔；
填充叠层，位于所述介质层上并填充所述接触孔，以进行金属键合；
其中，所述填充叠层包括依次层叠的粘附层、阻挡层和金属接触层，所述金属接触层包括依次层叠的AlSiCu层和AlCu层。
在其中一个实施例中，所述AlSiCu层的厚度小于所述AlCu层的厚度。
在其中一个实施例中，所述AlCu层的厚度为所述AlSiCu层的厚度的2倍～3倍。
在其中一个实施例中，所述AlSiCu层的厚度为1微米～2微米，所述AlCu层的厚度为3微米～4微米。
在其中一个实施例中，所述粘附层和所述阻挡层的厚度之和小于所述金属接触层的厚度。
在其中一个实施例中，所述金属接触层的厚度为所述粘附层和所述阻挡层的厚度之和的34倍～40倍。
在其中一个实施例中，所述金属接触层的厚度为4微米～5微米，所述粘附层和所述阻挡层的厚度之和为0.1微米～0.15微米。
在其中一个实施例中，所述半导体结构还包括栅极结构，所述栅极结构位于所述沟槽区的沟槽内。
另一方面，本申请还提供了一种半导体结构的制备方法。
一种半导体结构的制备方法，所述制备方法包括：
提供硅衬底，所述硅衬底包括沟槽区和非沟槽区；
于所述硅衬底上形成介质层，所述介质层内具有延伸至所述非沟槽区的接触孔；
于所述介质层上和所述接触孔内形成填充叠层，以进行金属键合；
其中，所述填充叠层包括依次层叠的粘附层、阻挡层和金属接触层，所述金属接触层包括依次层叠的AlSiCu层和AlCu层。
在其中一个实施例中，于所述硅衬底上形成介质层之前，所述方法还包括：
于所述沟槽区的沟槽内形成栅极结构。
上述半导体结构和半导体结构的制备方法，在用于填充接触孔的填充叠层内，金属接触层由依次层叠的AlSiCu层和AlCu层所组成。由于铝和硅能够互溶，因此在接触孔与硅衬底的交界处，易发生硅衬底非沟槽区内的硅与接触孔内的金属接触层的铝进行互溶的现象，从而引起短路和漏电等缺陷，降低接触孔的质量。通过首先在接触孔中填充AlSiCu层，由于AlSiCu层包含了硅成分，因此AlSiCu层内的硅直接与金属接触层中的铝进行互溶并且达到饱和，从而硅衬底非沟槽区内的硅不再与金属接触层内的铝进行互溶，避免了接触孔与硅衬底之间发生硅铝互溶现象，提高了接触孔的质量。同时，由于AlSiCu的硬度过大，相比于仅使用AlSiCu作为金属接触层填充接触孔，在AlSiCu层上继续叠加硬度较小的AlCu层，通过AlCu层与引线进行连接，可以避免金属键合失效。因此，由AlSiCu层和AlCu层依次层叠所组成的金属接触层，既可以阻挡接触孔交界处硅铝互溶，又能够避免金属键合失效。由于淀积这两层金属层仅需使用溅射工艺，相比于现有技术中需要使用化学气相沉积工艺进行钨淀积，以及使用刻蚀工艺进行钨回刻，这种通过在接触孔中直接填充两层金属层的方法在实现了阻挡接触孔与硅衬底的交界处硅铝互溶以及避免金属键合失效的效果的同时，工序更加简单，并且由于无需使用较贵的金属钨原料，因此可以节约生产成本。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中半导体结构的截面示意图；
图2为一实施例中半导体结构中的填充叠层放大的截面示意图；
图3为一实施例中半导体结构中栅极结构的截面示意图；
图4为一实施例中半导体结构的制备方法的流程图；
图5为一实施例中半导体结构的制备方法S402所得结构的截面示意图；
图6为一实施例中半导体结构的制备方法S404所得结构的截面示意图。
附图标记说明：
10、硅衬底，11、沟槽区，12、非沟槽区；
20、介质层，201、接触孔；
30、填充叠层，31、粘附层，32、阻挡层，33、金属接触层，331、AlSiCu层，332、AlCu层；
40、栅极结构，41、栅氧化层，42、多晶硅层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。
当一数量、浓度或其他数值或参数有指定的范围、较佳范围或表列出上下理想值的时，应视为特别揭露由任何上下限的数对或理想值所构成的所有范围，不论所述等范围是否分别揭露。例如，如揭露范围某长度为X公分到Y公分，应视为揭露长度为H公分且H可为X到Y中间的任意实数。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
正如背景技术所述，相关技术中为了避免接触孔与硅衬底交界处出现硅铝互溶而降低接触孔的质量，需要在接触孔中淀积并回刻金属钨。这种方法的工序复杂且成本高。
基于上述原因，如图1所示，本申请提供一种半导体结构，包括：硅衬底10、介质层20、填充叠层30。
硅衬底10包括沟槽区11和非沟槽区12。介质层20位于硅衬底10上且具有延伸至非沟槽区11的接触孔201。填充叠层30位于介质层20上并填充接触孔201，示例性地，可以是填满接触孔201，以进行金属键合。其中，图2为填充叠层30的放大图，可以看出，填充叠层30包括依次层叠的粘附层31、阻挡层32和金属接触层33，金属接触层33包括依次层叠的AlSiCu层331和AlCu层332。
其中，AlSiCu是指铝硅铜合金，AlCu是指铜铝合金。
具体地，硅衬底10包括相对的正面和背面。沟槽区11设在硅衬底10的正面。金属接触层33中的AlSiCu层331所包含的硅成分的含量为硅在铝中的固溶度含量，从而保证能够与金属接触层33中的铝成分达到互溶饱和的状态，避免出现硅析或者铝穿刺现象。其中，铝穿刺是指硅衬底的硅扩散至接触孔内部，并与接触孔内的金属接触层的铝互溶。硅析是接触孔内的金属接触层的铝扩散至硅衬底中，并与硅衬底的硅互溶。
示例性地，AlSiCu层331中的硅成分含量为1％。
本实施例中，在用于填充接触孔的填充叠层内，金属接触层由依次层叠的AlSiCu层和AlCu层所组成。由于铝和硅能够互溶，因此在接触孔与硅衬底的交界处，易发生硅衬底非沟槽区内的硅与接触孔内的金属接触层的铝进行互溶的现象，从而引起短路和漏电等缺陷，降低接触孔的质量。通过首先在接触孔中填充AlSiCu层，由于AlSiCu层包含了硅成分，因此AlSiCu层内的硅直接与金属接触层中的铝进行互溶并且达到饱和，从而硅衬底非沟槽区内的硅不再与金属接触层内的铝进行互溶，避免了接触孔与硅衬底之间发生硅铝互溶现象，提高了接触孔的质量。同时，由于AlSiCu的硬度过大，相比于仅使用AlSiCu作为金属接触层填充接触孔，在AlSiCu层上继续叠加硬度较小的AlCu层，通过AlCu层与引线进行连接，可以避免金属键合失效。因此，由AlSiCu层和AlCu层依次层叠所组成的金属接触层，既可以阻挡接触孔与硅衬底的交界处硅铝互溶，又能够避免金属键合失效。由于淀积这两层金属层仅需使用溅射工艺，相比于现有技术中需要使用化学气相沉积工艺进行钨淀积，以及使用刻蚀工艺进行钨回刻，这种通过在接触孔中直接填充两层金属层的方法在实现了阻挡接触孔与硅衬底的交界处硅铝互溶以及避免金属键合失效的效果的同时，工序更加简单，并且由于无需使用较贵的金属钨原料，因此可以节约生产成本。
另外，相比于现有技术中仅使用AlCu层填充接触孔，本申请使用AlSiCu层和AlCu层填充接触孔，从而增加了位于硅衬底正面的金属接触层的总厚度。一方面，由于半导体器件工作时的温升主要由沟道温升引起，而正面金属比背面金属更靠近沟道，大量的热量将通过正面金属和与正面金属连接的键合线，从半导体器件的正面向外散发，因此，正面金属越厚，越利于半导体器件工作时的散热能力，从而降低半导体器件工作结温，提升半导体器件工作寿命。另一方面，金属接触层的总厚度增加，引线和金属接触层的连接更加牢固，从而能够避免金属键合失效，改善金属键合的效果。
在一个实施例中，AlSiCu层的厚度小于AlCu层的厚度。
本实施例中，AlSiCu层的硬度较高，由于硬度高的正面金属易发生键合失效，因此用于阻挡硅铝互溶的AlSiCu层在填充于接触孔内时，淀积的厚度应小于AlCu层。
在一个实施例中，AlCu层的厚度为AlSiCu层的厚度的2倍～3倍。
示例性地，AlCu层的厚度可以为AlSiCu层的厚度的2倍、2.5倍、3倍。
本实施例中，通过限定AlCu层的厚度为AlSiCu层的厚度的2倍～3倍，能够保证AlSiCu层阻挡接触孔交界处的硅铝互溶，并且能够由硬度较小的AlCu层填充大部分接触孔，从而避免金属键合失效。
在一个实施例中，AlSiCu层的厚度为1微米～2微米，AlCu层的厚度为3微米～4微米。
示例性地，AlSiCu层的厚度可以为1微米、1.5微米、2微米，AlCu层的厚度可以为3微米、3.5微米、4微米。
在一个实施例中，粘附层和阻挡层的厚度之和小于金属接触层的厚度。
本实施例中，由于金属接触层与硅衬底的粘附性不足，通过粘附层增强硅衬底和金属接触层的粘附程度，并通过阻挡层阻挡不同层之间材料的混合。通过限制粘附层和阻挡层的厚度之和小于金属接触层的厚度，保证接触孔内主要由金属接触层与引线进行金属键合。
在一个实施例中，金属接触层的厚度为粘附层和阻挡层的厚度之和的34倍～40倍。
示例性地，金属接触层的厚度可以为粘附层和阻挡层的厚度之和的34倍、36倍、38倍、40倍。
本实施例中，通过进一步限定金属接触层的厚度与粘附层和阻挡层的厚度之和的关系，保证主要由金属接触层填充大部分接触孔。
在一个实施例中，金属接触层的厚度为4微米～5微米，粘附层和阻挡层的厚度之和为0.1微米～0.15微米。
示例性地，金属接触层的厚度可以为4微米、4.5微米、5微米，粘附层和阻挡层的厚度之和可以为0.1微米、0.15微米。
在一个实施例中，如图3所示，半导体结构还包括栅极结构40，栅极结构位于沟槽区11的沟槽内。
具体地，栅极结构40包括栅氧化层41和多晶硅层42。一定厚度的栅氧化层41在沟槽区11的沟槽内的底面和侧壁上。多晶硅42位于栅氧化层41上，并填充满整个沟槽区11的沟槽。
基于同样的发明构思，本申请实施例还提供了一种用于实现上述结构所涉及的制备方法。以下给出上述结构的制备方法的具体实施方式。
在一个实施例中，如图4所示，本申请还提供了一种半导体结构的制备方法，包括如下步骤：
S402，提供硅衬底，硅衬底包括沟槽区和非沟槽区。
图5为一实施例中半导体结构的的制备方法S402所得结构的截面示意图。如图5所示，硅衬底10包括沟槽区11和非沟槽区12。
具体地，硅衬底10的材料可以是为单晶、多晶或非晶结构的硅，或者硅锗(SiGe)，也可以为绝缘体上硅(SOI)等，本实施例在此不做限制。硅衬底10的尺寸可以为4寸、6寸、8寸或12寸等等，本实施例在此不做限制。硅衬底10表面可以形成外延层，例如N型外延层，对硅衬底的具体结构不做限制。硅衬底10的厚度根据半导体器件的耐压性能设定，在此不作限定。
硅衬底10包括相对的正面和背面。沟槽区11于硅衬底的正面形成。通过光刻和刻蚀工艺，在硅衬底10的正面刻蚀出沟槽区11。非沟槽区12包括掺杂区，通过离子注入工艺，在非沟槽区12形成N型掺杂区和P型掺杂区。掺杂区的掺杂浓度根据实际工艺需求设定。
S404，于硅衬底上形成介质层，介质层内具有延伸至非沟槽区的接触孔。
图6为一实施例中半导体结构的的制备方法S404所得结构的截面示意图。如图6所示，介质层20包括接触孔201。
具体地，介质层20用于隔离前端器件和后端金属结构。通过化学气相沉积(英文：Chemical Vapour Deposition，简称：CVD)工艺，在硅衬底10的正面形成介质层。介质层20包括PETEOS(等离子体增强四乙基硅酸钠)层和BPSG(硼磷硅玻璃)层。再通过光刻和刻蚀工艺，在介质层20和硅衬底10的正面形成接触孔201。接触孔201贯穿介质层20且刻蚀硅衬底20至一定深度。
可选的，于硅衬底10的正面形成介质层20之前，还可以利用湿法清洗工艺去除硅衬底10的正面的脏污以及表面残留物。在形成介质层20之后，通过化学机械抛光(英文：Chemical Mechanical Polishing，简称：CMP)对介质层进行平坦化处理。
S406，于介质层上和接触孔内形成填充叠层，以进行金属键合，其中，填充叠层包括依次层叠的粘附层、阻挡层和金属接触层，金属接触层包括依次层叠的AlSiCu层和AlCu层。
请继续参考图1，填充叠层30包括依次层叠的粘附层31、阻挡层32和金属接触层33，金属接触层33包括依次层叠的AlSiCu层331和AlCu层332。
具体地，采用溅射工艺在接触孔201的底部、侧壁和介质层20的上表面淀积粘附层31，粘附层31在接触孔201的底部、侧壁和介质层20的上表面具有良好的粘附性。在粘附层31的上表面，通过溅射工艺淀积阻挡层32，阻挡层32用于阻挡接触孔201内的金属接触层33的铝成分与硅衬底10的非沟槽区12的硅成分之间的扩散互溶。粘附层31和阻挡层32的工艺温度范围设为200℃～250℃。粘附层31和阻挡层32的总膜厚范围设为0.1微米～0.15微米。
再通过溅射工艺在阻挡层32上形成金属接触层33。示例性地，首先淀积厚度为第一厚度的AlSiCu层331，再在AlSiCu层331的上表面继续淀积厚度为第二厚度的AlCu层332。其中，第一厚度小于第二厚度。AlSiCu层331和AlCu层332的工艺温度范围设为300℃～400℃。
其中，溅射工艺是指在真空的腔体中，在靶材与晶圆之间施加一个高电位差，使靶材与晶圆之间形成电浆并使制程气体氩气在电浆中离子化成氩正离子Ar+，而Ar+因带正电而被高电位差所形成的电场吸引而撞向靶材，将靶材表面的金属晶粒撞出，金属晶粒因重力作用而掉落至晶圆表面，从而在晶圆表面形成薄膜。靶材由镀膜所需材料决定，具体成膜压力根据实际工艺需求设定，在此不作限定。
示例性地，粘附层的材料包括Ti，阻挡层的材料包括TiN。在工艺温度为220℃下，通过溅射工艺在接触孔底面、侧壁和介质层的上表面依次淀积Ti和TiN。Ti和TiN的总膜厚为0.15微米。再在工艺温度为350℃下，通过溅射工艺在阻挡层上依次淀积AlSiCu层和AlCu层。AlSiCu层的厚度为1微米，AlCu层的厚度为4微米。
在一个实施例中，于硅衬底上形成介质层之前，该制备方法还包括：于沟槽区的沟槽内形成栅极结构。
其中，栅极结构包括在沟槽内的栅氧化层和栅氧化层上的多晶硅层。
具体地，继续参考图3，通过光刻和刻蚀工艺，在提供的硅衬底10的正面形成沟槽区11。通过炉管工艺，在所形成的沟槽区11的沟槽内的底部、侧壁和硅衬底10的正面上，生长栅氧化层41。再在形成的栅氧化层41上生长多晶硅层42，多晶硅层42需要填满沟槽区11的沟槽且在平面上有一定富余。最后通过CMP工艺和干法刻蚀工艺去除沟槽区11表面上和硅衬底10正面上多余的栅氧化层41和多晶硅层42，沟槽区11内的栅氧化层41和多晶硅层42组成栅极结构40。
应该理解的是，虽然图4的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图4中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种半导体结构，其特征在于，所述半导体结构包括：
硅衬底，包括沟槽区和非沟槽区；
介质层，位于所述硅衬底上且具有延伸至所述非沟槽区的接触孔；
填充叠层，位于所述介质层上并填充所述接触孔，以进行金属键合；
其中，所述填充叠层包括依次层叠的粘附层、阻挡层和金属接触层，所述金属接触层包括依次层叠的AlSiCu层和AlCu层。
2.根据权利要求1所述的半导体结构，其特征在于，所述AlSiCu层的厚度小于所述AlCu层的厚度。
3.根据权利要求2所述的半导体结构，其特征在于，所述AlCu层的厚度为所述AlSiCu层的厚度的2倍～3倍。
4.根据权利要求3所述的半导体结构，其特征在于，所述AlSiCu层的厚度为1微米～2微米，所述AlCu层的厚度为3微米～4微米。
5.根据权利要求1-4任一项所述的半导体结构，其特征在于，所述粘附层和所述阻挡层的厚度之和小于所述金属接触层的厚度。
6.根据权利要求5所述的半导体结构，其特征在于，所述金属接触层的厚度为所述粘附层和所述阻挡层的厚度之和的34倍～40倍。
7.根据权利要求6所述的半导体结构，其特征在于，所述金属接触层的厚度为4微米～5微米，所述粘附层和所述阻挡层的厚度之和为0.1微米～0.15微米。
8.根据权利要求1-4任一项所述的半导体结构，其特征在于，所述半导体结构还包括栅极结构，所述栅极结构位于所述沟槽区的沟槽内。
9.一种半导体结构的制备方法，其特征在于，所述制备方法包括：
提供硅衬底，所述硅衬底包括沟槽区和非沟槽区；
于所述硅衬底上形成介质层，所述介质层内具有延伸至所述非沟槽区的接触孔；
于所述介质层上和所述接触孔内形成填充叠层，以进行金属键合；
其中，所述填充叠层包括依次层叠的粘附层、阻挡层和金属接触层，所述金属接触层包括依次层叠的AlSiCu层和AlCu层。
10.根据权利要求9所述的制备方法，其特征在于，于所述硅衬底上形成介质层之前，所述方法还包括：
于所述沟槽区的沟槽内形成栅极结构。
CN202211577511.0A 2022-12-05 2022-12-05 半导体结构和半导体结构的制备方法 Pending CN116130439A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211577511.0A CN116130439A (zh) 2022-12-05 2022-12-05 半导体结构和半导体结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211577511.0A CN116130439A (zh) 2022-12-05 2022-12-05 半导体结构和半导体结构的制备方法

Publications (1)

Publication Number Publication Date
CN116130439A true CN116130439A (zh) 2023-05-16

Family

ID=86294788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211577511.0A Pending CN116130439A (zh) 2022-12-05 2022-12-05 半导体结构和半导体结构的制备方法

Country Status (1)

Country Link
CN (1) CN116130439A (zh)

Similar Documents

Publication Publication Date Title
JP7297923B2 (ja) ３次元メモリデバイス及び方法
US9722038B2 (en) Metal cap protection layer for gate and contact metallization
TWI542009B (zh) 用於功率mosfet應用的端接溝槽及其製備方法
US9450062B2 (en) Semiconductor device having polysilicon plugs with silicide crystallites
KR101820233B1 (ko) 상호접속 구조물, 이의 제조 방법, 및 이를 사용한 반도체 디바이스
CN102760669B (zh) 具有埋入式位线及垂直晶体管的存储装置以及其制作方法
US11574840B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN108231774B (zh) 具有沟槽型器件隔离膜的半导体器件
US7847346B2 (en) Trench MOSFET with trench source contact having copper wire bonding
CN112951841B (zh) 三维存储器及其制备方法
KR20140046698A (ko) 반도체 장치 및 그의 제조 방법
TW202040653A (zh) 半導體裝置的形成方法
CN111276542B (zh) 沟槽型mos器件及其制造方法
CN113257831B (zh) 三维存储器及其制备方法
TW202017180A (zh) 積體電路裝置
CN116130439A (zh) 半导体结构和半导体结构的制备方法
WO2023073483A1 (en) Structure containing a via-to-buried power rail contact structure or a via-to-backside power rail contact structure
US11837640B2 (en) Transistors with stepped contact via structures and methods of forming the same
CN116097919A (zh) 三维存储器的制备方法
TW201227971A (en) Self-aligned contact structure trench JFET
JP5570754B2 (ja) 半導体装置の製造方法
TWI773086B (zh) 用於形成立體（３ｄ）記憶體元件的方法
CN113035884B (zh) 三维存储器及其制备方法
WO2023070952A1 (zh) 半导体结构及其制造方法
KR0161190B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination