CN116129970A - Eeprom的烧录上电方法、eeprom芯片及可更换配件 - Google Patents

Eeprom的烧录上电方法、eeprom芯片及可更换配件 Download PDF

Info

Publication number
CN116129970A
CN116129970A CN202310420290.4A CN202310420290A CN116129970A CN 116129970 A CN116129970 A CN 116129970A CN 202310420290 A CN202310420290 A CN 202310420290A CN 116129970 A CN116129970 A CN 116129970A
Authority
CN
China
Prior art keywords
eeprom
level
module
data
burning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310420290.4A
Other languages
English (en)
Other versions
CN116129970B (zh
Inventor
阮荣斌
龚明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jihai Microelectronics Co ltd
Original Assignee
Jihai Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jihai Microelectronics Co ltd filed Critical Jihai Microelectronics Co ltd
Priority to CN202311142580.3A priority Critical patent/CN116959530A/zh
Priority to CN202310420290.4A priority patent/CN116129970B/zh
Publication of CN116129970A publication Critical patent/CN116129970A/zh
Application granted granted Critical
Publication of CN116129970B publication Critical patent/CN116129970B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本申请实施例提供的一种EEPROM的烧录上电方法、EEPROM芯片及可更换配件，所述方法包括：当接收到主机发送的烧录操作时，检测所述烧录操作对应的烧录时长；若根据所述烧录时长判断所述烧录操作为第一烧录操作，则控制所述EEPROM按照预设的电平输出规则输出电平信号，所述第一烧录操作为烧录时长小于预设的烧录时长阈值的烧录操作，所述电平输出规则与EPROM的烧录上电特性相匹配。在本申请实施例中，通过EEPROM模拟EPROM的烧录上电特性，满足主机的电气端检测机制，使得兼容可以更换配件在主机中可用。

Description

EEPROM的烧录上电方法、EEPROM芯片及可更换配件
技术领域
本申请涉及电子技术领域，具体地涉及一种EEPROM的烧录上电方法、EEPROM芯片及可更换配件。
背景技术
随着打印成像技术的发展，诸如打印机、复印机、传真机、文字处理机等图像形成装置已被广泛使用。图像形成装置中都置有方便用户更换的用来容纳成像物质(例如墨水、碳粉等)的可更换物品，即成像盒，其中成像盒上通常设有成像盒芯片。图像形成装置的成像过程(例如打印过程)主要由成像盒芯片和图像形成装置交互完成。图像形成装置存储有预设成像盒的型号和颜色等认证成像盒芯片的认证信息。成像盒芯片与图像形成装置进行交互，以用于完成成像盒的合法性验证和在后续成像过程中成像信息的提供。
图像形成装置的原装成像盒芯片通常采用可擦除可编程只读存储器（ErasableProgrammable Read Only Memory，EPROM）进行数据存储。但是，兼容成像盒通常采用电可擦编程只读存储器（Electrically Erasable Programmable Read Only Memory，EEPROM）进行数据存储。由于EPROM和EEPROM特性不同，当兼容成像盒安装在图像形成装置上时，有时无法被图像形成装置识别，导致兼容成像盒不可用。
发明内容
有鉴于此，本申请提供一种EEPROM的烧录上电方法、EEPROM芯片及可更换配件，以利于解决现有技术中兼容成像盒无法被图像形成装置识别，导致兼容成像盒不可用的问题。
第一方面，本申请实施例提供了一种EEPROM的烧录上电方法，包括：
当接收到主机发送的烧录操作时，检测所述烧录操作对应的烧录时长；
若根据所述烧录时长判断所述烧录操作为第一烧录操作，则控制所述EEPROM按照预设的电平输出规则输出电平信号，所述第一烧录操作为烧录时长小于预设的烧录时长阈值的烧录操作，所述电平输出规则与EPROM的烧录上电特性相匹配。
在一种可能的实现方式中，所述控制所述EEPROM按照预设的电平输出规则输出电平信号，包括：
控制所述EEPROM在目标电平区间内，逐渐提高每次接收到所述第一烧录操作后输出的电平信号。
在一种可能的实现方式中，所述控制所述EEPROM在目标电平区间内，逐渐提高每次接收到所述第一烧录操作后输出的电平信号，包括：
控制所述EEPROM在目标电平区间内，按照所述目标电平区间划分的电平等级，逐渐提高每次接收到所述第一烧录操作后输出的电平信号对应的电平等级。
在一种可能的实现方式中，所述控制所述EEPROM在目标电平区间内，按照所述目标电平区间划分的电平等级，逐渐提高每次接收到所述第一烧录操作后输出的电平信号对应的电平等级，包括：
在所述EEPROM的第一EE模块中配置第一数据，使得所述第一EE模块输出所述目标电平区间对应的电平信号；
在所述EEPROM的第二EE模块中配置第二数据，根据所述第二数据改写所述第一EE模块输出的电平信号对应的电平等级，其中，在每次接收到所述第一烧录操作后，所述第二EE模块中配置的所述第二数据递增或递减，实现所述第一EE模块输出的电平信号对应的电平等级的递增。
在一种可能的实现方式中，所述方法还包括：
在所述第二EE模块中配置第三数据，所述第三数据用于指示所述第一EE模块输出的电平信号的保护状态，其中，当所述第一EE模块输出的电平信号处于被保护状态时，所述第一EE模块输出的电平信号不再根据所述第二EE模块中配置的第二数据进行改写。
在一种可能的实现方式中，所述方法还包括：
在所述EEPROM的第三EE模块中配置第四数据，所述第四数据用于指示在每次接收到所述第一烧录操作后，所述第二数据递增或递减的梯度。
在一种可能的实现方式中，所述方法还包括：
在所述EEPROM的第三EE模块中配置第五数据，所述第五数据用于指示有效的所述第一烧录操作的时长。
在一种可能的实现方式中，在所述控制所述EEPROM在目标电平区间内，逐渐提高每次接收到所述第一烧录操作后输出的电平信号之前，所述方法还包括：
接收所述主机发送的地址信息，所述地址信息用于指示所述主机将要访问的位元；
根据所述地址信息确定所述目标电平区间，所述目标电平区间与所述主机将要访问的位元相对应。
在一种可能的实现方式中，在所述当接收到主机的烧录操作时，检测所述烧录操作对应的烧录时长之后，所述方法还包括：
若根据所述烧录时长判断所述烧录操作为第二烧录操作，则根据所述第二烧录操作对所述EEPROM中的数据进行改写，所述第二烧录操作为烧录时长大于或等于预设的烧录时长阈值的烧录操作。
在一种可能的实现方式中，在所述当接收到主机发送的烧录操作时，检测所述烧录操作对应的烧录时长之前，所述方法还包括：
判断所述主机发送的时序对应的操作类型，所述操作类型包括烧录操作和读取操作。
第二方面，本申请实施例提供了一种EEPROM芯片，包括：
EEPROM；
控制器，所述控制器被配置为执行第一方面任一项所述的方法。
在一种可能的实现方式中，所述EEPROM包括第一EE模块和第二EE模块。
在一种可能的实现方式中，所述EEPROM还包括第三EE模块。
第三方面，本申请实施例提供了一种可更换配件，包括第二方面中任一项所述的EEPROM芯片。
本申请实施例提供的技术方案至少具备以下优点：
1、通过EEPROM模拟EPROM的烧录上电特性，满足主机的电气端检测机制，使得兼容可以更换配件在主机中可用；
2、通过第二EE模块实现第一EE模块的多电平输出，满足各个电平等级的需求，可以按照相应配置参数调整输出的电平信号，抗升级能力更强；
3、通过第三EE模块配置第二EE模块中第二数据的递增或递减梯度，对EPROM的烧录上电特性的模拟更加灵活。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为本申请实施例提供的一种应用场景示意图；
图2为本申请实施例提供的另一种应用场景示意图；
图3为本申请实施例提供的一种对EPROM进行常规一次性烧录方案示意图；
图4为本申请实施例提供的一种对EPROM进行多次烧录及检测方案示意图；
图5为本申请实施例提供的一种图像形成装置与EPROM存储电路的通信示意图；
图6为本申请实施例提供的一种EEPROM的烧录上电方法流程示意图；
图7为本申请实施例提供的一种EEPROM的结构框图；
图8为本申请实施例还提供的一种EEPROM芯片的结构框图；
图9为本申请实施例还提供的一种可更换配件的结构框图。
具体实施方式
为了更好的理解本申请的技术方案，下面结合附图对本申请实施例进行详细描述。
应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，甲和/或乙，可以表示：单独存在甲，同时存在甲和乙，单独存在乙这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
EPROM是一种具有可擦除功能，擦除后即可进行再编程的ROM内存，写入前必须先把里面的已有的数据内容采用紫外线照射的方式清除掉。EPROM芯片比较容易识别，其封装中包含有“石英玻璃窗”，一个编程后的EPROM芯片的“石英玻璃窗”一般使用黑色不干胶纸盖住，以防止遭到阳光直射。EPROM利用栅极来存储电子，通过存储电子的多少来表征不同电压，同时用电压来表达一些相关的信息和数据，其存储电子是通过外部电压烧录实现的，类似于电容的充电，在充电过程中随时间和外部电压的变化而变化。若在充电期间烧录时长较短，并且每次烧录后都将数据读出来，读出电压就会呈现一种逐渐上升的状态，图像形成装置可对这种上升状态（上升速度，上升幅度，局部区间等参数）进行检测，从而确认成像盒是否为原装成像盒。兼容成像盒通常采用EEPROM进行数据存储，EEPROM的读出电压通常不存在逐渐上升的特性。因此，当兼容成像盒安装在图像形成装置上时，通常无法被图像形成装置识别，导致兼容成像盒不可用。
基于此，本申请实施例提供了一种EEPROM的烧录上电方案，通过EEPROM模拟EPROM的烧录上电特性，满足主机的电气端检测机制，使得兼容可更换配件在主机中可用，在下文中结合具体实现方式进行详细说明。
参见图1，为本申请实施例提供的一种应用场景示意图。如图1所示，电子设备中包括主机和EEPROM芯片，该EEPROM芯片可以为与主机配套使用的可更换配件上的芯片。当配件安装在主机上时，主机和EEPROM芯片通信连接。该通信连接可以为通过触点、天线或线圈的方式通信连接。示例性的，该主机可以为计算机、移动电话、平板、图像形成装置等设备，配件可以为摄像头、USB存储器、电池、数据线、充电器、扩展坞、成像盒等。
为了便于理解，在下述实施例中，以图像形成装置和成像盒为例，对本申请实施例提供的技术方案进行说明。但是，并不应当将其作为本申请保护范围的限制。
参见图2，为本申请实施例提供的另一种应用场景示意图。如图2所示，成像盒2包括的EEPROM芯片21，EEPROM芯片21具有EEPROM211和控制器212。可理解，包含EEPROM芯片21的成像盒2为兼容成像盒，为了解决兼容成像盒在图像形成装置中不可用的问题，本申请实施例通过EEPROM模拟EPROM的烧录上电特性，使得兼容成像盒可以通过图像形成装置的认证，进而实现兼容成像盒在图像形成装置中的正常使用。在下文中对其实现原理进行详细说明。
参见图3，为本申请实施例提供的一种对EPROM进行常规一次性烧录方案示意图。如图3所示，该烧录方案为持续1ms以上时间的高压信号，将EPROM从原始的低电平烧录成高电平，此时EPROM的数据就会从0变成1、达到烧录更换数据的目的，此烧录方案的优势在于，不必在意数据烧录过程中晶圆电气的变化趋势，烧录时长足够能有效保证数据烧录的完整性，确定数据最终能一定烧录完成。
参见图4，为本申请实施例提供的一种对EPROM进行多次烧录及检测方案示意图。如图4所示，在烧录时若将烧录时长缩短，每次烧录都不完全（例如，在图4中每次烧录15us），经过多次烧录就会呈现出如图4所示的电压逐步上升的状态，最后一次烧录1ms，确保数据烧录完成。由于每个厂商的工艺差异，每款产品都有自己的充电特性，就会呈现不同斜率的电压上升状态，利用这种特定的斜率和特性就可以校验一些兼容配件，达到检验检测的目的。
参见图5，为本申请实施例提供的一种图像形成装置与EPROM存储电路的通信示意图。现有的部分型号的图像形成装置通过如图5所示的连接方式来读取耗材芯片上的信息。在图像形成装置中，分别设置了电流源I和电压源U，其中，电压源U的输出电压为16V，驱动电流大于10mA；电流源I的驱动电流为1mA，最高电压幅度为15V，在控制器的控制下，可以经开关Switch切换输出电流源信号或者电压源信号到信号线ID上。信号线ID连接到耗材芯片的EPROM存储电路，EPROM存储电路中示例性地包括四个信息位元，分别为FG1、FG2、FG3和FG4，其中位元FG1为参考位元，被设置为不能编程；位元FG2已经被完全编程，漏源极之间的电阻非常大（相当于开路）；位元FG3和FG4为叠栅注入MOS（Stacked-gate Injection MetalOxide Semiconductor，SIMOS），耗材芯片接收图像形成装置发送的地址信息(图中未示出地址信息的传输路径)，译码后通过字线WL（word line）和位线BL（bit line）选择要访问的位元，被选中的位元，其源极连接到低电平。
例如，当要对位元FG4编程（一般定义编程为写入“1”，被编程了的SIMOS被定义为存储了信息“1”）时，图像形成装置在信号线ID上输出电压源信号，通过字线WL和位线BL选择位元FG4，由于位元FG4的控制栅极和漏极均为16V的高压，源极为低电平，则满足SIMOS编程的条件，漏极与衬底之间的PN结将出现雪崩击穿，雪崩击穿产生的高能电子在栅极电场的作用下穿过控制栅极的二氧化硅绝缘层，注入到浮栅上，浮栅注入电子后，使得SIMOS的开启电压（也称阈值电压）升高。当要对EPROM存储电路访问时，图像形成装置在信号线ID上输出电流源信号，通过字线WL和位线BL选择地址信息指向的位元，设置在图像形成装置内的数模转换器（Analog to Digital Converter，ADC）此时可以采集到信号线ID的电压值，通过该电压值，图像形成装置可以判断在EPROM存储电路内读取到的数值。例如读取位元FG3，由于位元FG3尚未被编程（被定义存储了信息“0”），因此此时的开启电压比较低，FG3漏源极之间的电阻较小（约为3.3KΩ），图像形成装置在ID信号线上采集的电压约为3.3V。同理，若图像形成装置访问位元FG4，由于位元FG4已经被编程，其开启电压升高，漏源极之间的电阻增大（约为7KΩ），图像形成装置在ID信号线上采集到的电压约为7V。访问参考位元FG1时，位元FG1漏源极之间的电阻一般在编程与未编程之间，例如4KΩ，则图像形成装置在ID信号线上采集到的电压约为4V；而访问位元FG2时，由于位元FG2相当于开路，图像形成装置在ID信号线上采集到的电压则为电流源I所输出的最高幅度15V。可见，图像形成装置在对耗材芯片进行访问时，数模转换器ADC需要读取到4种不同电压值的信号，而不仅仅是高电平或者低电平。
参见图6，为本申请实施例提供的一种EEPROM的烧录上电方法流程示意图。该方法可应用图1和图2所示的应用场景，如图6所示，其主要包括以下步骤。
步骤S601：当接收到主机发送的烧录操作时，检测烧录操作对应的烧录时长。
具体实现中，可以首先判断主机发送的时序对应的操作类型是烧录操作（图5所示的开关Switch选择电压源U的状态）还是读取操作（图5所示的开关Switch选择电流源I的状态）。当判断主机发送的时序对应的操作类型为烧录操作时，检测烧录操作对应的烧录时长。
根据烧录时长，可以将烧录操作划分为第一烧录操作和第二烧录操作。其中，第一烧录操作为烧录时长小于预设的烧录时长阈值（例如，1ms）的烧录操作（图4中多次烧录对应的烧录操作）；第二烧录操作为烧录时长大于或等于预设的烧录时长阈值的烧录操作（图4中最后一次烧录对应的烧录操作）。
步骤S602：若根据烧录时长判断烧录操作为第一烧录操作，则控制EEPROM按照预设的电平输出规则输出电平信号。
具体实现中，可以在EEPROM芯片中配置电平输出规则，可理解，为了模拟EPROM的烧录上电特性，该电平输出规则应当与EPROM的烧录上电特性相匹配。当根据烧录时长判断烧录操作为第一烧录操作时，则控制EEPROM按照预设的电平输出规则输出电平信号，实现对EPROM烧录上电特性的模拟。
如上文所述，在一些可能的实现方式中，EPROM的烧录上电特性为在一定电平区间内，电压逐步上升，该电平区间与位元相对应，且不同的位元对应的电平区间可能不同。示例性的，图5中的位元FG3对应的电平区间为3-4V；位元FG4对应的电平区间为6-8V。为了便于说明，在本文的其它部分将该电平区间称为“目标电平区间”。因此，在一些可能的实现方式中，控制EEPROM按照预设的电平输出规则输出电平信号，具体可以包括：控制EEPROM在目标电平区间内，逐渐提高每次接收到第一烧录操作后输出的电平信号。
可理解，由于上述步骤中需要使用“目标电平区间”信息，因此，在“控制EEPROM在目标电平区间内，逐渐提高每次接收到第一烧录操作后输出的电平信号”之前，通常需要先确定目标电平区间。具体地，接收主机发送的地址信息，该地址信息用于指示主机将要访问的位元；根据地址信息确定目标电平区间。示例性的，若根据地址信息确定将要访问的位元为位元FG3，则目标电平区间为3-4V；若根据地址信息确定将要访问的位元为位元FG4，则目标电平区间为6-8V。需要指出的是，在图5所示的应用场景中，由于位元FG3和位元FG4对应的电平信号为区间数据，因此，仅需要对位元FG3和位元FG4对应的电平信号进行模拟。另外，在一些可能的应用场景中，目标电平区间也可能为在EEPROM中预先配置的信息，而不需根据主机发送的地址信息临时确定，本申请实施例对此不作限制。
请继续参阅图4，在该应用场景中，每次烧录15us后，读出的电平信号按照一定的梯度逐渐提高。为了模拟该烧录上电特性，在一种可能的实现方式中，将目标电平区间划分为多个电平等级，控制EEPROM在目标电平区间内，按照目标电平区间划分的电平等级，逐渐提高每次接收到第一烧录操作后输出的电平信号对应的电平等级。需要指出的是，电平等级越高，对应的电平信号越高。示例性的，将位元FG3对应的目标电平区间3-4V划分为16个电平等级，分别为：3.000~3.0625、3.0625~3.125、3.125~3.1875、3.1875~3.25、3.25~3.3125、3.3125~3.375、3.375~3.4375、3.4375~3.5、3.5~3.5625、3.5625~3.625、3.625~3.6875、3.6875~3.75、3.75~3.8125、3.8125~3.875、3.875~3.9375、3.9375~4.000；将位元FG4对应的目标电平区间6-8V划分为16个电平等级，分别为：6.000~6.125、6.125~6.250、6.250~6.375、6.375~6.500、6.500~6.625、6.625~6.750、6.750~6.875、6.875~7.000、7.000~7.125、7.125~7.250、7.250~7.375、7.375~7.500、7.500~7.625、7.625~7.750、7.750~7.875、7.875~8.000。需要指出的是，本领域技术人员根据实际需要可以将目标电平区间划分为其它数量的电平等级，如，17、18、32或64个电平等级，本申请实施例对此不作具体限制。
另外，在每次接收到第一烧录操作后，输出的电平信号对应的电平等级可以按照不同的梯度递增。示例性的，每次接收到第一烧录操作后，输出的电平信号增加1个电平等级、2个电平等级或更多的电平等级，本申请实施例对此不作具体限制。
具体实现中，可以在EEPROM中配置相应的数据，实现在每次接收到第一烧录操作后，逐渐提高输出的电平信号对应的电平等级，在下文中结合附图进行详细说明。
参见图7，为本申请实施例提供的一种EEPROM的结构框图。如图7所示，该EEPROM包括3个EE（EEPROM）模块，分别为第一EE模块、第二EE模块和第三EE模块。其中，第一EE模块用于配置第一数据，该第一数据用于指示输出对应的电平信号。示例性的，当需要输出3-4V的区间电平信号时（模拟位元FG3），将第一数据配置为01；当需要输出6-8V的区间电平信号时（（模拟位元FG4），将第一数据配置为00；当需要输出3.3V的固定电平信号时（模拟位元FG1），将第一数据配置为10；当需要输出15V的固定电平信号时（模拟位元FG2），将第一数据配置为11。第二EE模块用于配置第二数据，该第二数据用于指示第一EE模块输出的电平信号对应的电平等级，在每次接收到第一烧录操作后，通过改写第二数据，逐渐提高输出的区间电平信号对应的电平等级。具体地，当第二数据与电平等级成正比关系（第二数据增大，电平等级增大）时，在每次接收到第一烧录操作后，配置第二数据递增，实现输出的电平信号对应的电平等级的递增；当第二数据与电平等级成反比关系（第二数据增大，电平等级减小）时，在每次接收到第一烧录操作后，配置第二数据递减，实现输出的电平信号对应的电平等级的递增。
在一种可能的实现方式中，将目标电平区间划分为16个电平等级。可理解，当目标电平区间被划分为16个电平等级时，第二数据通过4bit即可实现对该16个电平等级的配置。示例性的，第二数据的配置参数与电平等级的对应关系如表一所示。
表一：
配置参数 实际输出电平（V）/模拟位元FG4 实际输出电平（V）/模拟位元FG3
0000 6.000~6.125 3.000~3.0625
0001 6.125~6.250 3.0625~3.125
0010 6.250~6.375 3.125~3.1875
0011 6.375~6.500 3.1875~3.25
0100 6.500~6.625 3.25~3.3125
0101 6.625~6.750 3.3125~3.375
0110 6.750~6.875 3.375~3.4375
0111 6.875~7.000 3.4375~3.5
1000 7.000~7.125 3.5~3.5625
1001 7.125~7.250 3.5625~3.625
1010 7.250~7.375 3.625~3.6875
1011 7.375~7.500 3.6875~3.75
1100 7.500~7.625 3.75~3.8125
1101 7.625~7.750 3.8125~3.875
1110 7.750~7.875 3.875~3.9375
1111 7.875~8.000 3.9375~4.000
可理解，在表一中，第二数据与电平等级成正比关系，因此，在每次接收到第一烧录操作后，配置第二数据递增，可以实现输出的电平信号对应的电平等级的递增。示例性的，当模拟位元FG4时，第1次接收到第一烧录操作后，第二数据的配置参数为0000，实际输出的电平为6.000~6.125；第2次接收到第一烧录操作后，第二数据的配置参数加1，调整为0001，实际输出的电平为6.125~6.250；第3次接收到第一烧录操作后，第二数据的配置参数加1，调整为0010，实际输出的电平为6.625~6.750；依次类推，在此不再赘述。
在一些可能的应用场景中，可能不需要根据第二数据对第一EE模块输出的电平信号进行改写，因此，需要对第一EE模块输出的电平信号进行保护。具体实现中，在第二EE模块中配置第三数据，第三数据用于指示第一EE模块输出的电平信号的保护状态，其中，当第一EE模块输出的电平信号处于被保护状态时，第一EE模块输出的电平信号不再根据第二EE模块中配置的第二数据进行改写。示例性的，在第二EE模块中配置5bit的数据，其中，1个bit为第三数据，用于表示保护状态；另外4个bit为第二数据，用于表示电平等级。例如，以最高位为保护位（第三数据），当第二EE模块中配置的数据为0XXXX（或1XXXX）时，表示第一EE模块输出的电平信号未处于被保护状态，其可以根据后4位标识的电平等级进行改写；当第二EE模块中配置的数据为1XXXX（或0XXXX）时，表示第一EE模块输出的电平信号处于被保护状态，其不可以根据后4位标识的电平等级进行改写。
在上述实施例中，每次接收到第一烧录操作后，第二数据的配置参数加1。在一些可能的实现方式中，每次接收到第一烧录操作后，第二数据的配置参数可能需要具有其它的递增或递减梯度，以更好地模拟EPROM的烧录上电特性。具体实现中，可以在第三EE模块中配置第四数据，第四数据用于指示在每次接收到第一烧录操作后，第二数据递增或递减的梯度。示例性的，可以通过配置第四数据实现在每次接收到第一烧录操作后，第二数据的配置参数加2或减2，加3或减3等，本申请实施例对此不作具体限制。
在一些可能的实现方式中，第三EE模块中还可以配置第五数据，第五数据用于指示有效的第一烧录操作的时长。具体来说，只有当烧录操作达到一定的时长（例如，20 us）后，才会被认为接收到有效的第一烧录操作，进而实现第二数据的递增或递减。
另外，若根据所述烧录时长判断所述烧录操作为第二烧录操作，则根据所述第二烧录操作对所述EEPROM中的数据进行改写，达到烧录成功的结果。
综上所述，本申请实施例提供的EEPROM的烧录上电方法至少具备以下优点：
1、通过EEPROM模拟EPROM的烧录上电特性，满足主机的电气端检测机制，使得兼容可以更换配件在主机中可用；
2、通过第二EE模块实现第一EE模块的多电平输出，满足各个电平等级的需求，可以按照相应配置参数调整输出的电平信号，抗升级能力更强；
3、通过第三EE模块配置第二EE模块中第二数据的递增或递减梯度，对EPROM的烧录上电特性的模拟更加灵活。
与上述实施例相对应，本申请实施例还提供了一种EEPROM芯片。
参见图8，为本申请实施例还提供的一种EEPROM芯片的结构框图。如图8所示，该EEPROM芯片包括EEPROM和控制器，控制器被配置为执行上述方法实施例中的部分或全部步骤。本申请实施例的具体内容可以参见上述实例的描述，为了表述简洁，在此不再赘述。
与上述实施例相对应，本申请实施例还提供了一种可更换配件。
参见图9，为本申请实施例还提供的一种可更换配件的结构框图。如图9所示，该可更换配件包括EEPROM芯片，该EEPROM芯片的具体内容可以参见上述实例的描述，为了表述简洁，在此不再赘述。
与上述实施例相对应，本申请实施例还提供了一种计算机程序产品，该计算机程序产品包含可执行指令，当可执行指令在计算机上执行时，使得计算机执行上述方法实施例中的部分或全部步骤。
本申请实施例中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示单独存在A、同时存在A和B、单独存在B的情况。其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项”及其类似表达，是指的这些项中的任意组合，包括单项或复数项的任意组合。例如，a，b和c中的至少一项可以表示：a, b, c, a-b,a-c, b-c,或a-b-c，其中a, b, c可以是单个，也可以是多个。
本领域普通技术人员可以意识到，本文中公开的实施例中描述的各单元及算法步骤，能够以电子硬件、计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的***、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，任一功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（read-only memory，简称ROM）、随机存取存储器（random access memory，简称RAM）、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本申请的具体实施方式，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。本申请的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种EEPROM的烧录上电方法，其特征在于，包括：
当接收到主机发送的烧录操作时，检测所述烧录操作对应的烧录时长；
若根据所述烧录时长判断所述烧录操作为第一烧录操作，则控制所述EEPROM按照预设的电平输出规则输出电平信号，所述第一烧录操作为烧录时长小于预设的烧录时长阈值的烧录操作，所述电平输出规则与EPROM的烧录上电特性相匹配。
2.根据权利要求1所述的方法，其特征在于，所述控制所述EEPROM按照预设的电平输出规则输出电平信号，包括：
控制所述EEPROM在目标电平区间内，逐渐提高每次接收到所述第一烧录操作后输出的电平信号。
3.根据权利要求2所述的方法，其特征在于，所述控制所述EEPROM在目标电平区间内，逐渐提高每次接收到所述第一烧录操作后输出的电平信号，包括：
控制所述EEPROM在目标电平区间内，按照所述目标电平区间划分的电平等级，逐渐提高每次接收到所述第一烧录操作后输出的电平信号对应的电平等级。
4.根据权利要求3所述的方法，其特征在于，所述控制所述EEPROM在目标电平区间内，按照所述目标电平区间划分的电平等级，逐渐提高每次接收到所述第一烧录操作后输出的电平信号对应的电平等级，包括：
在所述EEPROM的第一EE模块中配置第一数据，使得所述第一EE模块输出所述目标电平区间对应的电平信号；
在所述EEPROM的第二EE模块中配置第二数据，根据所述第二数据改写所述第一EE模块输出的电平信号对应的电平等级，其中，在每次接收到所述第一烧录操作后，所述第二EE模块中配置的所述第二数据递增或递减，实现所述第一EE模块输出的电平信号对应的电平等级的递增。
5.根据权利要求4所述的方法，其特征在于，所述方法还包括：
在所述第二EE模块中配置第三数据，所述第三数据用于指示所述第一EE模块输出的电平信号的保护状态，其中，当所述第一EE模块输出的电平信号处于被保护状态时，所述第一EE模块输出的电平信号不再根据所述第二EE模块中配置的第二数据进行改写。
6.根据权利要求4或5所述的方法，其特征在于，所述方法还包括：
在所述EEPROM的第三EE模块中配置第四数据，所述第四数据用于指示在每次接收到所述第一烧录操作后，所述第二数据递增或递减的梯度。
7.根据权利要求4或5所述的方法，其特征在于，所述方法还包括：
在所述EEPROM的第三EE模块中配置第五数据，所述第五数据用于指示有效的所述第一烧录操作的时长。
8.一种EEPROM芯片，其特征在于，包括：
EEPROM；
控制器，所述控制器被配置为执行权利要求1-3任一项所述的方法。
9.根据权利要求8所述的EEPROM芯片，其特征在于，所述EEPROM包括第一EE模块和第二EE模块，所述控制器还被配置为执行权利要求4-5任一项所述的方法。
10.根据权利要求8所述的EEPROM芯片，其特征在于，所述EEPROM还包括第三EE模块，所述控制器还被配置为执行权利要求6-7任一项所述的方法。
11.一种可更换配件，其特征在于，包括权利要求8-10中任一项所述的EEPROM芯片。
CN202310420290.4A 2023-04-19 2023-04-19 Eeprom的烧录上电方法、eeprom芯片及可更换配件 Active CN116129970B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202311142580.3A CN116959530A (zh) 2023-04-19 2023-04-19 一种用于模拟eprom特性的eeprom芯片及可更换配件
CN202310420290.4A CN116129970B (zh) 2023-04-19 2023-04-19 Eeprom的烧录上电方法、eeprom芯片及可更换配件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310420290.4A CN116129970B (zh) 2023-04-19 2023-04-19 Eeprom的烧录上电方法、eeprom芯片及可更换配件

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311142580.3A Division CN116959530A (zh) 2023-04-19 2023-04-19 一种用于模拟eprom特性的eeprom芯片及可更换配件

Publications (2)

Publication Number Publication Date
CN116129970A true CN116129970A (zh) 2023-05-16
CN116129970B CN116129970B (zh) 2023-09-01

Family

ID=86304897

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311142580.3A Pending CN116959530A (zh) 2023-04-19 2023-04-19 一种用于模拟eprom特性的eeprom芯片及可更换配件
CN202310420290.4A Active CN116129970B (zh) 2023-04-19 2023-04-19 Eeprom的烧录上电方法、eeprom芯片及可更换配件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311142580.3A Pending CN116959530A (zh) 2023-04-19 2023-04-19 一种用于模拟eprom特性的eeprom芯片及可更换配件

Country Status (1)

Country Link
CN (2) CN116959530A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430675A (en) * 1993-05-24 1995-07-04 Matsushita Electronics Corporation An EEPROM Circuit, a memory device having the EEPROM circuit and an IC card having the EEPROM circuit
CN105161130A (zh) * 2014-05-28 2015-12-16 惠州市德赛西威汽车电子股份有限公司 汽车仪表的eeprom在线烧录及校验方法
CN115273944A (zh) * 2022-08-04 2022-11-01 广东开利暖通空调股份有限公司 一种eeprom数据存储电路、写入方法及空调器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430675A (en) * 1993-05-24 1995-07-04 Matsushita Electronics Corporation An EEPROM Circuit, a memory device having the EEPROM circuit and an IC card having the EEPROM circuit
CN105161130A (zh) * 2014-05-28 2015-12-16 惠州市德赛西威汽车电子股份有限公司 汽车仪表的eeprom在线烧录及校验方法
CN115273944A (zh) * 2022-08-04 2022-11-01 广东开利暖通空调股份有限公司 一种eeprom数据存储电路、写入方法及空调器

Also Published As

Publication number Publication date
CN116959530A (zh) 2023-10-27
CN116129970B (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
KR101854927B1 (ko) 다수의 데이터 상태-실패들을 허용하는 비휘발성 메모리에서 다중 비트 프로그래밍 방법 및 프로그래밍 실패의 경우 데이터 복구 방법
EP2748821B1 (en) Threshold voltage compensation in a memory
US8694715B2 (en) Methods for adaptively programming flash memory devices and flash memory systems incorporating same
US8320183B2 (en) Controlling a memory device responsive to degradation
KR101434404B1 (ko) 파라미터를 추출하는 불휘발성 메모리 장치 및 그것을포함하는 불휘발성 메모리 시스템
TWI541810B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
JP5160441B2 (ja) 不揮発性メモリをプログラムする／消去する方法および装置
US20100124120A1 (en) Nonvolatile memory device
JP2006164507A (ja) 不揮発性メモリセルの読出し方法
JP2007052907A (ja) 不揮発性メモリセルの読出し方法
WO2009053963A2 (en) Methods for adaptively programming flash memory devices and flash memory systems incorporating same
CN105528560A (zh) 基于物理不可克隆功能的安全数据存储
TW200917266A (en) Charge loss compensation methods and apparatus
US11423998B2 (en) Semiconductor device and reading method thereof
US6466480B2 (en) Method and apparatus for trimming non-volatile memory cells
US6567304B1 (en) Memory device and method for reliably reading multi-bit data from a write-many memory cell
CN101501782A (zh) 具有被控编程/擦除的非易失性存储器
JP2007102916A (ja) 半導体記憶装置および電子機器
CN116129970B (zh) Eeprom的烧录上电方法、eeprom芯片及可更换配件
US9576670B1 (en) Method and system for managing a writing cycle of a data in a EEPROM memory cell
KR20090048130A (ko) 불휘발성 메모리 장치의 프로그램 방법
US20080117689A1 (en) Flash memory device with improved program performance and smart card including the same
CN112053727A (zh) Eeprom掉电保护控制方法、装置、存储介质及存储设备
US8724388B2 (en) Adaptively programming or erasing flash memory blocks
US20190080750A1 (en) Method for programming non-volatile memory and memory system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant