CN116106725A - 多芯片上电测试***、方法、装置和电子设备 - Google Patents
多芯片上电测试***、方法、装置和电子设备 Download PDFInfo
- Publication number
- CN116106725A CN116106725A CN202310296729.7A CN202310296729A CN116106725A CN 116106725 A CN116106725 A CN 116106725A CN 202310296729 A CN202310296729 A CN 202310296729A CN 116106725 A CN116106725 A CN 116106725A
- Authority
- CN
- China
- Prior art keywords
- power
- chip
- tested
- chips
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 109
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000004891 communication Methods 0.000 claims abstract description 60
- 230000004044 response Effects 0.000 claims abstract description 60
- 238000005259 measurement Methods 0.000 claims abstract description 25
- 230000003993 interaction Effects 0.000 claims abstract description 7
- 238000010998 test method Methods 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000010291 electrical method Methods 0.000 claims 1
- 238000012795 verification Methods 0.000 abstract description 10
- 238000007726 management method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 230000000644 propagated effect Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000005029 tin-free steel Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明提供了一种多芯片上电测试***、方法、装置和电子设备，其中上电测试***包括：控制单元，用于产生上电顺序指令，接收待测芯片在上电测试后的响应信息，其中响应信息包括待测芯片的序列号和测量信息；执行单元，用于根据控制单元提供的上电顺序指令，对待测芯片上电；通信单元，用于执行待测芯片与控制单元之间的信息交互，其中交互的信息包括响应信息。本发明能够实现多个芯片随机上电功能测试验证需求，具有随机性、强拓展性的优点，节约投入成本，缩短测试验证周期，具有较高的使用率。
Description
技术领域
本发明主要涉及芯片检测技术领域，尤其涉及一种多芯片上电测试***、方法、装置和电子设备。
背景技术
电池管理***（Battery Management System，BMS）是对电池进行管理的***，通常具有量测电池电压的功能，防止或避免电池过放电、过充电、过温度等异常状况出现。经历数十年的发展，BMS***从早期的无管理时代迈入全面管理时代，在电池***中全面取代人工，是电池的大脑、管家和保镖。电池管理芯片（battery-management integratedcircuit，BMIC）在电池管理***中起到重要作用，电池管理芯片是电池管理***的关键部件，起到信号采集（如电压、电流、温度等）、电池状态（SOC、SOH等）估计、电池保护等作用。
电池管理芯片属于数模混合芯片，从消费电子到新能源汽车和储能，电池管理芯片的技术要求不断提升。展望未来，电池管理芯片行业具有无线化、智能化、高压高可靠、应用向电池全生命周期延伸等四大行业趋势，新技术突破能够为相关企业带来成长机遇。
电池管理芯片集成在线路板上，线路板直接焊在电池的极耳极柱上面，这是一个电子连接***（ECCS，embedded cell connection system，即嵌入式电池连接***）的完整结构，可见，电子连接***是由若干个电芯串联在一起。严格来说，电子连接***在组装时应该按照顺序依次安装各个芯片，以避免对芯片或其他部件造成损伤。但是目前的实际情况是工人在组装电子连接***时，先把各个芯片贴到线路板上，然后再把线路板装在电池包里，即在组装电子连接***时不一定是按照顺序进行组装，这就可能对芯片造成损伤。为了测试芯片是否会在组装过程中受到损伤以及判断出哪个芯片具有损伤，每个厂商都有各自的检测方式，但现有对芯片的检测方式效率较低，且自动化程度不高。
发明内容
本发明要解决的技术问题是提供一种多芯片上电测试***、方法、装置和电子设备，实现多个芯片随机上电功能测试验证需求，具有随机性、强拓展性的优点，节约投入成本，缩短测试验证周期，具有较高的使用率。
为解决上述技术问题，第一方面，本发明提供了一种多芯片上电测试***，包括：控制单元，所述控制单元用于产生上电顺序指令，接收待测芯片在上电测试后的响应信息，其中所述响应信息包括所述待测芯片的序列号和测量信息；执行单元，所述执行单元用于根据所述控制单元提供的所述上电顺序指令对所述待测芯片上电；通信单元，所述通信单元用于执行所述待测芯片与所述控制单元之间的信息交互，其中交互的信息包括所述响应信息。
可选地，所述控制单元包括依次连接的上位机、单片机和电压控制组件。
可选地，所述执行单元包括2n个电压组件，2n个所述电压组件都连接到所述电压控制组件，其中，n个所述电压组件分别为n个所述待测芯片提供供电电压，其余n个所述电压组件分别为n个所述待测芯片提供低电平；n为所述待测芯片的数量。
可选地，所述通信单元采用差分菊花链，n个所述待测芯片通过菊花链串联，再经过接口转换组件连接所述单片机。
可选地，还包括供温单元，所述供温单元为所述多芯片上电测试***提供测试环境温度。
可选地，所述供温单元还用于接收温控指令，并根据所述温控指令提供匹配的测试环境温度。
第二方面，本发明提供了一种多芯片上电测试方法，包括：随机生成2n个电压组件的上电顺序指令，其中，n个所述电压组件分别为n个待测芯片提供供电电压，其余n个所述电压组件分别为n个所述待测芯片提供低电平；n为所述待测芯片的数量；根据所述上电顺序指令为n个所述待测芯片上电；将通信指令依次发送给n个所述待测芯片；其中所述通信指令用于控制所述待测芯片提供所述待测芯片在上电测试后的响应信息；接收n个所述待测芯片在上电测试后的响应信息；其中所述响应信息包括所述待测芯片的序列号和测量信息。
可选地，所述随机生成2n个电压组件的上电顺序指令包括：生成由1到2n这2n个自然数组成的随机数组，其中，1到2n这2n个自然数分别代表2n个所述电压组件，所述随机数组的顺序表示2n个所述电压组件对所述待测芯片的上电顺序。
可选地，所述根据所述上电顺序指令为n个所述待测芯片上电包括：上电指令生成：根据所述随机数组的第一个元素生成上电指令；测试电压输出：根据所述上电指令向对应的所述待测芯片输出测试电压；依次执行后续2n-1个元素的上电指令生成和测试电压输出步骤，完成n个所述待测芯片上电。
可选地，所述将通信指令依次发送给n个所述待测芯片包括：上位机发送所述通信指令给单片机；所述单片机通过SPI接口将所述通信指令转发到SPI总线上，再通过接口转换组件将所述通信指令转发到差分菊花链；在所述差分菊花链中，所述通信指令依次发送给n个所述待测芯片。
可选地，还包括：显示所述响应信息，其中所述响应信息包括所述待测芯片的序列号和测量信息，所述测量信息包括测量电压和测试环境温度。
可选地，在根据所述上电顺序指令为n个所述待测芯片上电之前，还包括：生成初始化指令，所述初始化指令用于使2n个所述电压组件的输出端均处于低电平状态。
第三方面，本发明提供了一种多芯片上电测试装置，包括：生成模块，用于随机生成2n个电压组件的上电顺序指令，其中，n个所述电压组件分别为n个待测芯片提供供电电压，其余n个所述电压组件分别为n个所述待测芯片提供低电平；n为所述待测芯片的数量；上电模块，用于根据所述上电顺序指令为n个所述待测芯片上电；发送模块，用于将通信指令依次发送给n个所述待测芯片；其中所述通信指令用于控制所述待测芯片提供所述待测芯片在上电测试后的响应信息；接收模块，用于接收n个所述待测芯片在上电测试后的响应信息；其中所述响应信息包括所述待测芯片的序列号和测量信息。
第四方面，本发明提供了一种电子设备，包括：处理器和存储器，所述存储器存储可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如第二方面所述的多芯片上电测试方法的步骤。
第五方面，本发明提供了一种可读存储介质，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现如第二方面所述的多芯片上电测试方法的步骤。
与现有技术相比，本发明具有以下优点：通过控制单元产生上电顺序指令，接收待测芯片在上电测试后的响应信息；又通过执行单元根据控制单元提供的上电顺序指令，对待测芯片上电；再通过通信单元执行待测芯片与控制单元之间的信息交互，其中交互的信息包括响应信息，进而实现多个芯片随机上电功能测试验证需求，具有随机性、强拓展性的优点，便于定位异常芯片，排查错误，方便测试，节约投入成本，缩短测试验证周期，具有较高的使用率。
附图说明
包括附图是为提供对本申请进一步的理解，它们被收录并构成本申请的一部分，附图示出了本申请的实施例，并与本说明书一起起到解释本申请原理的作用。附图中：
图1是本发明一实施例多芯片上电测试***的结构示意图；
图2是本发明一实施例多芯片上电测试方法的流程示意图；
图3是本发明一实施例多芯片上电测试方法的另一流程示意图；
图4是本发明一实施例多芯片上电测试方法的又一流程示意图；
图5是本发明一实施例多芯片上电测试装置的结构示意图；
图6是本发明一实施例多芯片上电测试装置的另一结构示意图；
图7是根据本发明一实施例示出的电子设备示意图。
具体实施方式
为了更清楚地说明本申请的实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本申请的一些示例或实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图将本申请应用于其他类似情景。除非从语言环境中显而易见或另做说明，图中相同标号代表相同结构或操作。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
此外，需要说明的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本申请保护范围的限制。此外，尽管本申请中所使用的术语是从公知公用的术语中选择的，但是本申请说明书中所提及的一些术语可能是申请人按他或她的判断来选择的，其详细含义在本文的描述的相关部分中说明。此外，要求不仅仅通过所使用的实际术语，而是还要通过每个术语所蕴含的意义来理解本申请。
本申请中使用了流程图用来说明根据本申请的实施例的***所执行的操作。应当理解的是，前面或下面操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤。同时，或将其他操作添加到这些过程中，或从这些过程移除某一步或数步操作。
实施例一：图1是本发明一实施例多芯片上电测试***的结构示意图，参考图1，所示***100主要包括：
控制单元101，所述控制单元101用于产生上电顺序指令，接收待测芯片在上电测试后的响应信息，其中所述响应信息包括所述待测芯片的序列号和测量信息。
本实施例的目的在于模拟或还原电子连接***的装配过程，以便测试芯片是否会在组装过程中受到损伤及定位损伤的芯片，因电子连接***在组装时并非严格按照顺序依次组装的，具有一定的随机性，在本实施例中，首先要确定一个上电顺序，以便对组装过程进行模拟。可以通过控制单元101产生上电顺序指令，并让后续的上电顺序根据指令的要求进行。
在一些实施方式中，控制单元101可以包括依次连接的上位机、单片机和电压控制组件。上位机运行着相关软件或程序，可称为上位机软件，其产生上电顺序指令，由于上位机与接收指令的电压控制组件之间的连接接口一般不匹配，因此通过单片机进行指令转发。在本实施例中，上位机软件可以采用Python、C#实现，上述软件开发快速，可视性好，拓展性高。单片机程序可以使用C语言编程实现，执行效率较高。单片机（也称微控制器，Microcontrollers）是一种集成电路芯片，其采用超大规模集成电路技术把具有数据处理能力的中央处理器CPU、随机存储器RAM、只读存储器ROM、多种I/O口和中断***、定时器/计数器等功能（可能还包括显示驱动电路、脉宽调制电路、模拟多路转换器、A/D转换器等电路）集成到一块硅片上构成的一个小而完善的微型计算机***。
在本实施例中，上位机软件可以通过串口与单片机进行通信，而后单片机转发相关指令给电压控制组件，电压控制组件的每个输出接口输出高低电平，进而用于控制与之连接的电压组件是否对外输出电压。
控制单元101也需要接收待测芯片104在上电测试后的响应信息，其中响应信息包括待测芯片104的序列号和测量信息，例如测量的电压，测量的温度等，接收到上述信息后再记录、存储，并且通过接收到的信息可以定位异常的芯片，便于排查错误。若待测芯片104的数量为n，则分别表示为待测芯片1、待测芯片2、...、待测芯片n。
执行单元102，所述执行单元102用于根据所述控制单元提供的所述上电顺序指令对所述待测芯片上电。
在一些实施方式中，执行单元102包括2n个电压组件，2n个电压组件都连接到电压控制组件，其中，n个电压组件分别为n个待测芯片提供供电电压，其余n个电压组件分别为n个待测芯片提供低电平，n为待测芯片的数量。
如图1所示，电压控制组件连接了2n个电压组件，其中每两个电压组件与一个待测芯片对应，电压控制组件发送高电平给电压组件，电压组件连接待测芯片，给待测芯片提供供电电压或低电平。以待测芯片1为例，与待测芯片1对应的两个电压组件分别是电压组件1+和电压组件1-，其中电压组件1+提供供电电压，电压组件1-提供低电压，以待测芯片2为例，与待测芯片2对应的两个电压组件分别是电压组件2+和电压组件2-，其中电压组件2+提供供电电压，电压组件2-提供低电压，其余待测芯片与电压组件的连接数量和方式与待测芯片1、待测芯片2的连接方式相同，在此不再赘述。可见，电压控制组件的输出端由2n个接口组成，分别连接到2n个电压组件。一般情况下，电压控制组件的初始状态是低电平，即2n个电压组件与待测芯片断开。
通信单元103，所述通信单元103用于执行所述待测芯片与所述控制单元之间的信息交互，其中交互的信息包括所述响应信息。
在一些实施方式中，通信单元可以采用差分菊花链（DIO）的连接方式。n个待测芯片通过差分菊花链串联，再经过接口转换组件连接单片机。示例性的，n个待测芯片通过菊花链串联，经过接口转换组件转换成SPI（Serial Peripheral Interface，串行***设备接口）连接单片机的SPI接口，实现单片机与待测芯片的通信。
本实施例通信单元103进行信息交互时，如图1所示，待测芯片1、待测芯片2…待测芯片n将响应信息通过差分隔离信号发送给差分菊花链，经过接口转换组件转换成SPI信号并发送给单片机，单片机再解析待测芯片的响应信息并通过串口发送给上位机，而后上位机软件可以显示并记录响应信息中的芯片序列号和测量信息，例如测试电压。
在一些实施方式中，所示***100还可以包括供温单元105，供温单元105为多芯片上电测试***提供测试环境温度。进一步地，供温单元105还用于接收温控指令，并根据温控指令提供匹配的测试环境温度。示例性的，可以将本实施例多芯片上电测试***的硬件部分放到一个环境箱中，上位机软件连接到环境箱，上位机软件通过发送温控指令以设置不同的测试环境温度。
当然，本实施例提供的测试环境温度主要是为待测芯片104提供一个合适温度，以便准确地检测待测芯片的相关技术性能，因此，在供温单元105具体实现时，可以是将待测芯片置于环境箱中，也可以是将整个测试***置于环境箱中，或者由于上位机一般需要显示相关信息，还可以将除上位机以外的其他部件都置于环境箱中，因此，对于供温单元105的实际布置情况，在此不作具体限制，只要能够为待测芯片提供所需要的测试环境温度即可。
本实施例提供的多芯片上电测试***，通过控制单元产生上电顺序指令，接收待测芯片在上电测试后的响应信息；又通过执行单元根据控制单元提供的上电顺序指令，对待测芯片上电；再通过通信单元执行待测芯片与控制单元之间的信息交互，其中交互的信息包括响应信息，进而实现多个芯片随机上电功能测试验证需求，具有随机性、强拓展性的优点，便于定位异常芯片，排查错误，方便测试，节约投入成本，缩短测试验证周期，具有较高的使用率。
实施例二：图2是本发明一实施例多芯片上电测试方法的流程示意图，参考图2，所示方法200可应用于实施例一所示***，但不限于上述***，主要包括：
S210、随机生成2n个电压组件的上电顺序指令，其中，n个所述电压组件分别为n个待测芯片提供供电电压，其余n个所述电压组件分别为n个所述待测芯片提供低电平；n为所述待测芯片的数量。
本实施例首先要确定一个上电顺序，以便对组装过程进行模拟或还原。在一些实施方式中，随机生成2n个电压组件的上电顺序指令可以是生成由1到2n这2n个自然数组成的随机数组，其中，1到2n这2n个自然数分别代表2n个电压组件，随机数组的顺序表示2n个电压组件对待测芯片的上电顺序。示例性的，可以采用上位机软件产生2n个自然数的随机数组，随机数组中各数据的顺序代表对待测芯片的上电顺序。
S220、根据所述上电顺序指令为n个所述待测芯片上电。
在一些实施方式中，根据上电顺序指令为n个待测芯片上电可以是：1）上电指令生成步骤：根据随机数组的第一个元素生成上电指令；2）测试电压输出步骤：根据上电指令向对应的待测芯片输出测试电压；3）再依次执行后续2n-1个元素的上电指令生成步骤1）和测试电压输出步骤2），最终完成n个待测芯片上电。
例如，上位机软件产生2n个自然数的随机数组后，根据随机数组的第一个元素生成上电指令并将上电指令发送给单片机，单片机再将上电指令转发给电压控制组件，电压控制组件根据单片机的上电指令拉高对应的接口，而与该接口相连的电压组件则向待测芯片输出电压。在完成第一个元素对应的上电过程之后，上位机软件再根据随机数组的下一个元素生成上电指令并将上电指令发送给单片机，单片机再将上电指令转发给电压控制组件，电压控制组件根据单片机的上电指令拉高对应的接口，与该接口相连的电压组件向待测芯片输出电压。之后基于同样的上电方式对第三个元素、第四个元素对应的待测芯片上电，直到上位机软件发送完随机数组中的所有元素，即所有的电压组件均对外输出电压，此时n个待测芯片均完成上电。
S230、将通信指令依次发送给n个所述待测芯片，其中所述通信指令用于控制所述待测芯片提供所述待测芯片在上电测试后的响应信息。
在一些实施方式中，将通信指令依次发送给n个待测芯片可以是上位机发送通信指令给单片机，单片机通过SPI接口将通信指令转发到SPI总线上，再通过接口转换组件将通信指令转发到差分菊花链，在差分菊花链中，通信指令依次发送给n个待测芯片。
示例性的，采用上位机发送通信指令，上位机软件发送芯片通信指令给单片机，单片机通过SPI接口转发到SPI总线上，通过接口转换组件转发到差分菊花链，在差分菊花链中通信指令依次发送给待测芯片1、待测芯片2…待测芯片n。
S240、接收n个所述待测芯片在上电测试后的响应信息，其中所述响应信息包括所述待测芯片的序列号和测量信息。
在本实施例中，接收的响应信息为待测芯片根据通信指令的要求反馈的信息，具体来说，如图1所示，待测芯片1、待测芯片2…待测芯片n将响应信息通过差分隔离信号发送给差分菊花链，经过接口转换组件转换成SPI信号并发送给单片机，之后单片机解析待测芯片的响应信息并通过串口发送给上位机，上位机软件显示并记录响应信息中的芯片序列号和测量信息，比如测量的电压。
在一些实施方式中，参考图3，图3是本发明一实施例多芯片上电测试方法的另一流程示意图，在根据上电顺序指令为n个待测芯片上电之前，所示方法200还可以包括：
S310、生成初始化指令，初始化指令用于使2n个电压组件的输出端均处于低电平状态。
例如，可以通过上位机软件发送初始化指令，再由单片机将初始化指令转发给电压控制组件，使得电压控制组件的2n个输出端均处于初始化状态，例如处于低电平状态。
在一些实施方式中，参考图4，图4是本发明一实施例多芯片上电测试方法的又一流程示意图，所示方法200还可以包括：
S410、显示响应信息，其中响应信息包括待测芯片的序列号和测量信息，测量信息包括测量电压和测试环境温度。
通过将上述各信息进行显示，更直观地了解信息并作出相应的判断，进而可以在上位机记录的信息中包含每次随机上电测试所有芯片的响应信息，便于溯源和定位错误芯片。
本实施例提供的多芯片上电测试方法，首先随机生成2n个电压组件的上电顺序指令，再根据上电顺序指令为n个待测芯片上电，又将通信指令依次发送给n个待测芯片，其中通信指令用于控制待测芯片提供待测芯片在上电测试后的响应信息，最后接收n个待测芯片在上电测试后的响应信息，进而实现多个芯片随机上电功能测试验证需求，能够定位异常芯片，便于排查错误，方便测试，节省人力，节约投入成本。
实施例三：图5是本发明一实施例多芯片上电测试装置的结构示意图，参考图5，所示装置500可应用于实施例一所示***，但不限于上述***，主要包括：
生成模块501，用于随机生成2n个电压组件的上电顺序指令，其中，n个所述电压组件分别为n个待测芯片提供供电电压，其余n个所述电压组件分别为n个所述待测芯片提供低电平；n为所述待测芯片的数量。
在一些实施方式中，随机生成2n个电压组件的上电顺序指令可以是：生成由1到2n这2n个自然数组成的随机数组，其中，1到2n这2n个自然数分别代表2n个电压组件，随机数组的顺序表示2n个电压组件对待测芯片的上电顺序。
在一些实施方式中，在根据上电顺序指令为n个待测芯片上电之前，生成初始化指令，初始化指令用于使2n个电压组件的输出端均处于低电平状态。
上电模块502，用于根据所述上电顺序指令为n个所述待测芯片上电。
在一些实施方式中，根据上电顺序指令为n个待测芯片上电可以采用以下方式：1）上电指令生成：根据随机数组的第一个元素生成上电指令；2）测试电压输出：根据上电指令向对应的待测芯片输出测试电压；3）依次执行后续2n-1个元素的上电指令生成步骤和测试电压输出步骤，完成n个待测芯片上电。
发送模块503，用于将通信指令依次发送给n个所述待测芯片，其中所述通信指令用于控制所述待测芯片提供所述待测芯片在上电测试后的响应信息。
在一些实施方式中，将通信指令依次发送给n个待测芯片可以是：上位机发送通信指令给单片机，单片机通过SPI接口将通信指令转发到SPI总线上，再通过接口转换组件将通信指令转发到差分菊花链，在差分菊花链中，通信指令依次发送给n个待测芯片。
接收模块504，用于接收n个所述待测芯片在上电测试后的响应信息，其中所述响应信息包括所述待测芯片的序列号和测量信息。
在一些实施方式中，参考图6，图6是本发明一实施例多芯片上电测试装置的另一结构示意图，还可以包括显示模块601，用于显示响应信息，其中响应信息包括待测芯片的序列号和测量信息，测量信息包括测量电压和测试环境温度。
本实施例中各模块执行的其他操作的细节可以参考前述实施例二，在此不再展开。
本实施例提供的多芯片上电测试装置，首先随机生成2n个电压组件的上电顺序指令，再根据上电顺序指令为n个待测芯片上电，又将通信指令依次发送给n个待测芯片，其中通信指令用于控制待测芯片提供待测芯片在上电测试后的响应信息，最后接收n个待测芯片在上电测试后的响应信息，进而实现多个芯片随机上电功能测试验证需求，能够定位异常芯片，便于排查错误，方便测试，节省人力，节约投入成本。
本申请实施例中的一种多芯片上电测试装置可以是装置，也可以是终端中的部件、集成电路、或芯片。本申请实施例中的一种多芯片上电测试装置可以为具有操作***的装置。该操作***可以为安卓操作***，可以为iOS操作***，还可以为其他可能的操作***，本申请实施例不作具体限定。
本申请还提供了一种电子设备，包括：存储器，用于存储可由处理器执行的程序或指令；以及处理器，用于执行上述程序或指令以实现上述多芯片上电测试方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
图7是根据本发明一实施例示出的电子设备示意图。电子设备700可包括内部通信总线701、处理器（Processor）702、只读存储器（ROM）703、随机存取存储器（RAM）704、以及通信端口705。当应用在个人计算机上时，电子设备700还可以包括硬盘706。内部通信总线701可以实现电子设备700组件之间的数据通信。处理器702可以进行判断和发出提示。在一些实施方式中，处理器702可以由一个或多个处理器组成。通信端口705可以实现电子设备700与外部的数据通信。在一些实施方式中，电子设备700可以通过通信端口705从网络发送和接收信息及数据。电子设备700还可以包括不同形式的程序储存单元以及数据储存单元，例如硬盘706，只读存储器（ROM）703和随机存取存储器（RAM）704，能够存储计算机处理和/或通信使用的各种数据文件，以及处理器702所执行的可能的程序或指令。处理器702处理的结果通过通信端口705传给用户设备，在用户界面上显示。
上述的多芯片上电测试方法可以实施为计算机程序，保存在硬盘706中，并可记载到处理器702中执行，以实施本申请中的任一种多芯片上电测试方法。
本申请实施例还提供一种可读存储介质，可读存储介质上存储有程序或指令，该程序或指令被处理器执行时实现上述多芯片上电测试方法实施例的各个过程，且能达到相同的技术效果，为避免重复，这里不再赘述。
其中，处理器为上述实施例中电子设备中的处理器。可读存储介质包括计算机可读存储介质，如计算机只读存储器（Read-Only Memory， ROM）、随机存取存储器（RandomAccess Memory，RAM）、磁碟或者光盘等。
计算机可读介质可能包含一个内含有计算机程序编码的传播数据信号，例如在基带上或作为载波的一部分。该传播信号可能有多种表现形式，包括电磁形式、光形式等等、或合适的组合形式。计算机可读介质可以是除计算机可读存储介质之外的任何计算机可读介质，该介质可以通过连接至一个指令执行***、装置或设备以实现通信、传播或传输供使用的程序。位于计算机可读介质上的程序编码可以通过任何合适的介质进行传播，包括无线电、电缆、光纤电缆、射频信号、或类似介质、或任何上述介质的组合。
显然，对于本领域技术人员来说，上述发明披露仅仅作为示例，而并不构成对本申请的限定。虽然此处并没有明确说明，本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议，所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。
同时，本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
本申请的一些方面可以完全由硬件执行、可以完全由软件（包括固件、常驻软件、微码等）执行、也可以由硬件和软件组合执行。以上硬件或软件均可被称为“数据块”、“模块”、“引擎”、“单元”、“组件”或“***”。处理器可以是一个或多个专用集成电路（ASIC）、数字信号处理器（DSP）、数字信号处理器件（DAPD）、可编程逻辑器件（PLD）、现场可编程门阵列（FPGA）、处理器、控制器、微控制器、微处理器或者其组合。此外，本申请的各方面可能表现为位于一个或多个计算机可读介质中的计算机产品，该产品包括计算机可读程序编码。例如，计算机可读介质可包括，但不限于，磁性存储设备（例如，硬盘、软盘、磁带……）、光盘（例如，压缩盘CD、数字多功能盘DVD……）、智能卡以及闪存设备（例如，卡、棒、键驱动器……）。
同理，应当注意的是，为了简化本申请披露的表述，从而帮助对一个或多个发明实施例的理解，前文对本申请实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。
虽然本申请已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本申请，在没有脱离本申请精神的情况下还可作出各种等效的变化或替换，因此，只要在本申请的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。
Claims (15)
1.一种多芯片上电测试***，其特征在于，包括：
控制单元，所述控制单元用于产生上电顺序指令，接收待测芯片在上电测试后的响应信息，其中所述响应信息包括所述待测芯片的序列号和测量信息；
执行单元，所述执行单元用于根据所述控制单元提供的所述上电顺序指令对所述待测芯片上电；
通信单元，所述通信单元用于执行所述待测芯片与所述控制单元之间的信息交互，其中交互的信息包括所述响应信息。
2.如权利要求1所述的多芯片上电测试***，其特征在于，所述控制单元包括依次连接的上位机、单片机和电压控制组件。
3.如权利要求2所述的多芯片上电测试***，其特征在于，所述执行单元包括2n个电压组件，2n个所述电压组件都连接到所述电压控制组件，其中，n个所述电压组件分别为n个所述待测芯片提供供电电压，其余n个所述电压组件分别为n个所述待测芯片提供低电平；n为所述待测芯片的数量。
4.如权利要求3所述的多芯片上电测试***，其特征在于，所述通信单元采用差分菊花链，n个所述待测芯片通过菊花链串联，再经过接口转换组件连接所述单片机。
5.如权利要求1所述的多芯片上电测试***，其特征在于，还包括供温单元，所述供温单元为所述多芯片上电测试***提供测试环境温度。
6.如权利要求5所述的多芯片上电测试***，其特征在于，所述供温单元还用于接收温控指令，并根据所述温控指令提供匹配的测试环境温度。
7.一种多芯片上电测试方法，其特征在于，包括：
随机生成2n个电压组件的上电顺序指令，其中，n个所述电压组件分别为n个待测芯片提供供电电压，其余n个所述电压组件分别为n个所述待测芯片提供低电平；n为所述待测芯片的数量；
根据所述上电顺序指令为n个所述待测芯片上电；
将通信指令依次发送给n个所述待测芯片；其中所述通信指令用于控制所述待测芯片提供所述待测芯片在上电测试后的响应信息；
接收n个所述待测芯片在上电测试后的响应信息；其中所述响应信息包括所述待测芯片的序列号和测量信息。
8.如权利要求7所述的多芯片上电测试方法，其特征在于，所述随机生成2n个电压组件的上电顺序指令包括：
生成由1到2n这2n个自然数组成的随机数组，其中，1到2n这2n个自然数分别代表2n个所述电压组件，所述随机数组的顺序表示2n个所述电压组件对所述待测芯片的上电顺序。
9.如权利要求8所述的多芯片上电测试方法，其特征在于，所述根据所述上电顺序指令为n个所述待测芯片上电包括：
上电指令生成：根据所述随机数组的第一个元素生成上电指令；
测试电压输出：根据所述上电指令向对应的所述待测芯片输出测试电压；
依次执行后续2n-1个元素的上电指令生成和测试电压输出步骤，完成n个所述待测芯片上电。
10.如权利要求7所述的多芯片上电测试方法，其特征在于，所述将通信指令依次发送给n个所述待测芯片包括：
上位机发送所述通信指令给单片机；
所述单片机通过SPI接口将所述通信指令转发到SPI总线上，再通过接口转换组件将所述通信指令转发到差分菊花链；
在所述差分菊花链中，所述通信指令依次发送给n个所述待测芯片。
11.如权利要求7所述的多芯片上电测试方法，其特征在于，还包括：显示所述响应信息，其中所述响应信息包括所述待测芯片的序列号和测量信息，所述测量信息包括测量电压和测试环境温度。
12.如权利要求7所述的多芯片上电测试方法，其特征在于，在根据所述上电顺序指令为n个所述待测芯片上电之前，还包括：生成初始化指令，所述初始化指令用于使2n个所述电压组件的输出端均处于低电平状态。
13.一种多芯片上电测试装置，其特征在于，包括：
生成模块，用于随机生成2n个电压组件的上电顺序指令，其中，n个所述电压组件分别为n个待测芯片提供供电电压，其余n个所述电压组件分别为n个所述待测芯片提供低电平；n为所述待测芯片的数量；
上电模块，用于根据所述上电顺序指令为n个所述待测芯片上电；
发送模块，用于将通信指令依次发送给n个所述待测芯片；其中所述通信指令用于控制所述待测芯片提供所述待测芯片在上电测试后的响应信息；
接收模块，用于接收n个所述待测芯片在上电测试后的响应信息；其中所述响应信息包括所述待测芯片的序列号和测量信息。
14.一种电子设备，其特征在于，包括：处理器和存储器，所述存储器存储可在所述处理器上运行的程序或指令，所述程序或指令被所述处理器执行时实现如权利要求7-12任一项所述的多芯片上电测试方法的步骤。
15.一种可读存储介质，其特征在于，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现如权利要求7-12任一项所述的多芯片上电测试方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310296729.7A CN116106725A (zh) | 2023-03-24 | 2023-03-24 | 多芯片上电测试***、方法、装置和电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310296729.7A CN116106725A (zh) | 2023-03-24 | 2023-03-24 | 多芯片上电测试***、方法、装置和电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116106725A true CN116106725A (zh) | 2023-05-12 |
Family
ID=86261792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310296729.7A Pending CN116106725A (zh) | 2023-03-24 | 2023-03-24 | 多芯片上电测试***、方法、装置和电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116106725A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116359715A (zh) * | 2023-05-26 | 2023-06-30 | 南京芯驰半导体科技有限公司 | 多芯片的测试方法、装置、电子设备及存储介质 |
| CN116580758A (zh) * | 2023-07-13 | 2023-08-11 | 联和存储科技(江苏)有限公司 | Sd nand测试装置、sd nand测试方法及计算机可读存储介质 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120131403A1 (en) * | 2010-11-24 | 2012-05-24 | Inventec Corporation | Multi-chip test system and test method thereof |
| CN102479132A (zh) * | 2010-11-30 | 2012-05-30 | 英业达股份有限公司 | 多芯片测试***及其测试方法 |
| CN103728896A (zh) * | 2012-10-10 | 2014-04-16 | 杭州华三通信技术有限公司 | 一种控制多路电源上电顺序的方法及装置 |
| CN111044883A (zh) * | 2019-12-30 | 2020-04-21 | 深圳佰维存储科技股份有限公司 | Ddr测试***和ddr测试方法 |
| CN111614422A (zh) * | 2020-03-31 | 2020-09-01 | 上海同湛新能源科技有限公司 | 一种菊花链通讯仿真测试*** |
| CN211826353U (zh) * | 2019-12-30 | 2020-10-30 | 深圳佰维存储科技股份有限公司 | Ddr测试主板和ddr测试平台 |
| CN113866611A (zh) * | 2021-10-25 | 2021-12-31 | 湖南进芯电子科技有限公司 | 用于dsp芯片电路可靠性的自动上下电测试***及方法 |
| CN115202943A (zh) * | 2022-05-16 | 2022-10-18 | 上海季丰电子股份有限公司 | 数据加速卡、芯片测试***、方法及电子设备 |
| CN115410639A (zh) * | 2022-08-30 | 2022-11-29 | 山东云海国创云计算装备产业创新中心有限公司 | 一种芯片测试装置和方法 |
| CN115692888A (zh) * | 2022-11-21 | 2023-02-03 | 苏州精控能源科技有限公司 | 一种电池管理***和获取电芯阻抗的方法、装置 |
-
2023
- 2023-03-24 CN CN202310296729.7A patent/CN116106725A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120131403A1 (en) * | 2010-11-24 | 2012-05-24 | Inventec Corporation | Multi-chip test system and test method thereof |
| CN102479132A (zh) * | 2010-11-30 | 2012-05-30 | 英业达股份有限公司 | 多芯片测试***及其测试方法 |
| CN103728896A (zh) * | 2012-10-10 | 2014-04-16 | 杭州华三通信技术有限公司 | 一种控制多路电源上电顺序的方法及装置 |
| CN111044883A (zh) * | 2019-12-30 | 2020-04-21 | 深圳佰维存储科技股份有限公司 | Ddr测试***和ddr测试方法 |
| CN211826353U (zh) * | 2019-12-30 | 2020-10-30 | 深圳佰维存储科技股份有限公司 | Ddr测试主板和ddr测试平台 |
| CN111614422A (zh) * | 2020-03-31 | 2020-09-01 | 上海同湛新能源科技有限公司 | 一种菊花链通讯仿真测试*** |
| CN113866611A (zh) * | 2021-10-25 | 2021-12-31 | 湖南进芯电子科技有限公司 | 用于dsp芯片电路可靠性的自动上下电测试***及方法 |
| CN115202943A (zh) * | 2022-05-16 | 2022-10-18 | 上海季丰电子股份有限公司 | 数据加速卡、芯片测试***、方法及电子设备 |
| CN115410639A (zh) * | 2022-08-30 | 2022-11-29 | 山东云海国创云计算装备产业创新中心有限公司 | 一种芯片测试装置和方法 |
| CN115692888A (zh) * | 2022-11-21 | 2023-02-03 | 苏州精控能源科技有限公司 | 一种电池管理***和获取电芯阻抗的方法、装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116359715A (zh) * | 2023-05-26 | 2023-06-30 | 南京芯驰半导体科技有限公司 | 多芯片的测试方法、装置、电子设备及存储介质 |
| CN116359715B (zh) * | 2023-05-26 | 2023-11-03 | 南京芯驰半导体科技有限公司 | 多芯片的测试方法、装置、电子设备及存储介质 |
| CN116580758A (zh) * | 2023-07-13 | 2023-08-11 | 联和存储科技(江苏)有限公司 | Sd nand测试装置、sd nand测试方法及计算机可读存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116106725A (zh) | 多芯片上电测试***、方法、装置和电子设备 | |
| CN101398459B (zh) | 识别充电器类型的方法及装置 | |
| CN105093094A (zh) | 芯片上电可靠性自动检测装置和检测方法 | |
| CN106771972B (zh) | 一种pos机主板的自动测试装置、***及方法 | |
| US11067635B2 (en) | Battery cell evaluation system | |
| CN109782735B (zh) | 一种测试数据模拟方法、装置及*** | |
| CN107861015A (zh) | Bms接线检测装置及方法 | |
| US20220074998A1 (en) | Self-characterizing smart cells for battery lifecycle managment | |
| Vitols | Design of an embedded battery management system with passive balancing | |
| CN116482551B (zh) | 模组内短路的标定方法、测量方法、***、设备及介质 | |
| CN112285586A (zh) | Bms测试方法、装置、***、仿真测试设备及存储介质 | |
| CN112615405A (zh) | 一种电池组的被动均衡方法、设备及装置 | |
| Baronti et al. | Intelligent cell gauge for a hierarchical battery management system | |
| CN113901754B (zh) | 基于fpga的以太网macip的板级验证结构和方法 | |
| CN102680908B (zh) | 电池状态检测记录分析仪的内部控制方法 | |
| CN109143072A (zh) | 一种电池管理***的测试方法、装置及设备 | |
| CN202182934U (zh) | Cd芯片功能参数自动测试装置 | |
| CN211955755U (zh) | 一种新能源汽车电池管理***性能测试装置 | |
| US20180323478A1 (en) | Smart battery | |
| TWI393905B (zh) | 用來測試一充電電路的測試系統及測試方法 | |
| CN116298920A (zh) | 电源管理***的量产文件生成方法、装置及电子设备 | |
| US10466307B2 (en) | Method and apparatus for measuring voltage of battery pack | |
| CN211669303U (zh) | 一种用于车辆电气和电子组件的测试*** | |
| CN208421080U (zh) | 一种充电桩现场校验仪 | |
| KR20220031411A (ko) | 진단 시스템 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230512 |
|
| RJ01 | Rejection of invention patent application after publication |