CN116075944A - 具有增强特性的光电二极管器件 - Google Patents

具有增强特性的光电二极管器件 Download PDF

Info

Publication number
CN116075944A
CN116075944A CN202180055208.1A CN202180055208A CN116075944A CN 116075944 A CN116075944 A CN 116075944A CN 202180055208 A CN202180055208 A CN 202180055208A CN 116075944 A CN116075944 A CN 116075944A
Authority
CN
China
Prior art keywords
region
photodiode device
doped
substrate
entrance area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180055208.1A
Other languages
English (en)
Inventor
弗雷德里克·罗杰
杰拉尔德·迈因哈特
英格丽·约纳克-奥尔
尤金·G·迪施克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram Co ltd
Original Assignee
Ams Osram Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams Osram Co ltd filed Critical Ams Osram Co ltd
Publication of CN116075944A publication Critical patent/CN116075944A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Light Receiving Elements (AREA)

Abstract

一种光电二极管器件(1)包括具有主表面(3)的半导体衬底(2)，所述半导体衬底(2)具有第一导电类型。所述主表面(3)包括用于电磁辐射的至少一个入射区域(4)。在所述衬底(2)的主表面(3)布置有第二导电类型的多个掺杂阱(5)，第二导电类型与第一导电类型相反。所述掺杂阱(5)和衬底(2)是可电接触的。所述掺杂阱(5)沿所述至少一个入射区域(4)的周边布置，使得所述入射区域(4)的中心区(6)没有掺杂阱(5)。

Description

具有增强特性的光电二极管器件
本发明涉及一种光电二极管器件和一种光电子***。
背景技术
针对具有高灵敏度和光谱响应度的光电检测器的需求不断增加，因此光电检测器需要低漏电流。尤其是对于根据标准CMOS技术制造的光电检测器，其工作原理是使用光电二极管将光强度转换为光电流或电压。电磁辐射进入光电二极管衬底并产生由相应的端子收集的电荷载流子。
通常，光电二极管由衬底中的pn结形成，其中连接到n型部件的电端子形成阴极，连接到p型部件的电端子形成阳极。pn结固有地具有结电容，这就是为什么在常规的光电二极管器件中可能会出现漏电流。
此外，电磁辐射的穿透深度取决于其波长。短波长光，特别是蓝色波长范围内的光，只能穿透衬底几纳米。所产生的电荷载流子，还有朝向衬底的表面扩散的电荷载流子，很容易重新结合，因此对光电流没有贡献。因此，常规的光电二极管器件响应度低，尤其是在蓝色光谱波长范围内。
光电二极管能够通过晶片对晶片键合、通过半导体芯片的倒装芯片组装或通过CMOS部件和光电二极管在同一半导体器件中的单片集成来与CMOS电路连接。除了一种极具成本效益的解决方案之外，单片集成还提供了光电二极管和CMOS电路之间的最佳互连。然而，适用于CMOS电路的半导体材料可能会导致相对于泄漏、电容、灵敏度、光谱响应度、响应时间和辐射硬度从而难以集成光电二极管。
一个目的是为具有增强特性的光电二极管器件提供改进的构思，其克服了上述缺点。另外的目的是提供一种包括具有增强特性的光电二极管器件的电子***。
该目的通过根据独立权利要求的光电二极管器件得以实现。实施例源自从属权利要求。
发明内容
在实施例中，光电二极管器件包括具有主表面的半导体衬底，所述半导体衬底具有第一导电类型。主表面包括用于电磁辐射的至少一个入射区域。衬底的主表面处布置有第二导电类型的多个掺杂阱，第二导电类型与第一导电类型相反。掺杂阱和衬底是可电接触的。掺杂阱沿所述至少一个入射区域的周边布置，使得入射区域的中心区没有掺杂阱。
半导体衬底具有主延伸平面。半导体衬底的主表面平行于主延伸平面延伸。半导体衬底包括例如硅。半导体衬底可以具有基区掺杂，特别是第一导电类型的基区掺杂。例如，第一导电类型是p型的，第二导电类型是n型的，或者反之亦然。
在优选实施例中，半导体衬底包括较高掺杂半导体主体和在半导体主体上外延生长的较低掺杂器件层。主表面可以由器件层形成。这意味着在横向方向上，器件层布置在半导体主体上方。横向方向垂直于衬底的主延伸平面延伸。
至少一个入射区域是其中电磁辐射入射的区域。入射区域可以形成单个光电检测器。然而，光电二极管器件也能够包括一个以上的入射区域。特别地，多个入射区域布置在主表面，使得形成入射区域的阵列。在这种情况下，每个入射区域可以形成光电二极管器件的像素。每个入射区域包括中心区和周边。周边限定入射区域的周长。
在衬底的主表面处布置有掺杂阱。特别地，掺杂阱可以在器件层内形成。每个掺杂阱在侧向方向上具有一定范围，其中，侧向方向平行于衬底的主延伸平面延伸。每个掺杂阱在横向方向上也具有一定范围。掺杂阱包括布置在衬底的主表面处的上表面。这意味着每个掺杂阱的上表面与主表面在同一水平面上并形成主表面的一部分。每个掺杂阱从衬底的主表面到达衬底中的特定深度。这可能意味着每个掺杂阱都嵌入到半导体衬底的器件层中。
在所述至少一个入射区域的周边布置有掺杂阱。这意味着在侧向方向上入射区域的每个中心区都被掺杂阱包围。掺杂阱能够沿入射区域的周边均匀分布。在入射区域的每一侧面上有至少一个掺杂阱。入射区域的中心区没有掺杂阱。
掺杂阱和衬底能够电接触。在掺杂阱是n型的情况下，掺杂阱的电接触件形成阴极端子。因此，在这种情况下衬底的电接触件是p型的并形成阳极端子。如上所述，掺杂阱和衬底的导电类型能够相反。
接触区可以布置在每个掺杂阱的上表面上。接触区具有与掺杂阱相同的导电类型，但其掺杂浓度更高。接触区能够与相应掺杂阱形成欧姆接触。相应地，可以在衬底的主表面上布置另外的接触区。另外的接触区具有与衬底相同的导电类型，但其掺杂浓度更高。另外的接触区能够与衬底形成欧姆接触。替代地，可以从衬底的后侧电接触衬底。
掺杂阱的至少一些可以以并联的方式彼此电连接。一个入射区域内的掺杂阱能够经由导体轨道彼此电连接。这可能意味着掺杂阱的每个都与导体轨道电连接。这样，包括掺杂阱的入射区域形成单个光电检测器或光电检测器的像素阵列内的单个像素。
提供光电二极管器件以将电磁辐射转换成电信号。当足够能量的光子撞击光电二极管器件的入射区域时，会产生电荷载流子，即电子-空穴对。电荷载流子朝向相应的电端子偏移并引起光电流。电荷载流子的偏移通过扩散发生。因此，入射区域在侧向方向上的尺寸可以等于或小于电荷载流子的扩散长度。
掺杂阱与衬底形成pn结。由于掺杂阱仅布置在入射区域的周边，因此光电二极管器件的结电容和漏电流能够很低，因为被掺杂阱包围的中心区能够没有pn结。这反过来增加了光电二极管器件的光谱响应度。此外，由于周边处的掺杂阱，入射区域之外的电荷载流子的侧向扩散被最小化。
光电二极管器件能够单片集成到CMOS集成电路中。与由分立光电二极管阵列和分立ASIC组成的分立解决方案相比，单片集成提供了巨大的优势，即产量、成本和性能。
在一些实施例中，在俯视图中，入射区域呈矩形，特别是正方形，使得掺杂阱形成包围入射区域的中心区的框架。俯视图是指从面向衬底的主表面的一侧观察光电二极管器件的视图。在侧向方向上，中心区可以被离散数量的掺杂阱包围。这意味着掺杂阱彼此分离。在一些实施例中，然而，掺杂阱的至少一些彼此相邻，使得它们形成融合的掺杂阱。由于在俯视图中，入射区域呈矩形，因此能够在其旁边布置另外的入射区域，使得形成阵列。
在一些实施例中，入射区域的每一侧具有长度，长度为40μm至120μm。在另外的实施例中，入射区域每一侧的长度为60μm至100μm。
电端子，特别是接触掺杂阱的阴极端子，布置在入射区域的周边。因此应该选择入射区域的边长，使得电荷载流子能够扩散到相应的电端子。边长能够对应于电荷载流子的扩散长度。这确保了所生成的电荷载流子的主要部分在通过衬底中或衬底的主表面处的复合过程而损失之前对光电流有贡献。
在一些实施例中，中心区占据入射区域的至少40％。在一些另外的实施例中，中心区占据入射区域的至少60％，或者替代地，占据入射区域的至少80％。由于中心区没有掺杂阱，因此发射区域内几乎没有任何pn结。因此，中心区越大，入射区域内的结电容越小。因此，光电二极管器件表现出减少的漏电流，这反过来增加了光谱响应度。
在一些实施例中，入射区域的中心区包括第一导电类型的掺杂表面区。
在衬底的主表面布置有掺杂表面区。掺杂表面区可以覆盖未被掺杂阱覆盖的整个入射区域。换句话说，掺杂表面区也可以布置在入射区域的周边和掺杂阱之间。掺杂表面区在器件层内形成，其掺杂浓度高于器件层的掺杂浓度。然而，掺杂表面区的掺杂浓度可能低于用于金属氧化物半导体场效应晶体管(MOSFET)的源极/漏极区的标准p+注入的掺杂浓度。
在侧向方向上，掺杂表面区可以与掺杂阱相邻。这意味着掺杂表面区可以在衬底的主表面处与掺杂阱直接接触。在横向方向上，掺杂表面区比掺杂阱更少地延伸到衬底中。如果半导体衬底是p型的，掺杂表面区也是p型的，而掺杂阱是n型的。掺杂阱可以具有对于CMOS制造工艺中所谓的n阱来说典型的掺杂浓度。掺杂阱和掺杂区之间的结电容能够由于相对较低的掺杂浓度保持较低。
光电二极管器件借助于掺杂表面区避免在衬底的主表面处使用场氧化物或浅沟槽隔离。在使用场氧化物的常规器件中，光电二极管的速度会受到场氧化物区下方的费米能级钉扎效应的影响。这种效应主要存在于标准CMOS工艺中通常使用的p型半导体中。通过分别带化导带和价带，电荷载流子在场氧化物下方累积，从而转化为缓慢的导通行为。这种缓慢的响应对于低电流水平最为明显。这意味着在激发脉冲之后，光电流保持在暗电流水平数十毫秒，直到光电二极管最终产生所需的光电流。同样的机制会在光照打开后恶化光电流脉冲的前沿，导致光电检测器在模数转换器(ADC)读出电路的几个积分周期内的灵敏度降低。
通过应用可能是非常浅的、高掺杂的p型注入区的掺杂表面区，这些问题得到解决，光电二极管的响应得到提高。此外，掺杂表面区能够为器件提供良好的辐射耐受性。例如，掺杂表面区保护下面的层免受X射线造成的损坏，并防止光电二极管器件退化。此外，由于掺杂表面区，少数载流子被排斥远离主表面。因此，光电二极管器件的光谱响应度增加并且漏电流减少。能够另外提供掺杂表面区以建立与衬底的低欧姆电接触。
由于掺杂表面区的掺杂浓度可以低于用于MOSFET的源/漏区的标准p+注入的掺杂浓度，p+掺杂引入的复合，特别是俄歇复合，被阻止。俄歇复合越有可能，掺杂浓度越高。这是在反过来导致高响应度，因为电荷载流子能够贡献光电流。
根据一些实施方式，在侧向方向上在掺杂阱和掺杂表面区之间存在有间隔。这可能意味着掺杂表面区不与掺杂阱相邻。相比之下，掺杂阱和表面区被较低掺杂器件层间隔。例如，掺杂阱和掺杂表面区之间的间隔为0.1μm至3μm。由于这些部件之间的间隔，掺杂阱和掺杂区之间的结电容能够保持较低。因此，减少了漏电流并提高了光谱响应度。
在一些实施例中，光电二极管器件还包括布置在入射区域的中心区上的第一导电类型的外延层。
外延层可以在衬底的主表面上外延生长。这意味着外延层几乎没有晶体缺陷。外延层能够覆盖未被掺杂阱覆盖的整个入射区域。这意味着在横向方向上掺杂阱上方的区没有外延层。在侧向方向上，外延层可以与掺杂阱有一定距离。然而，外延层也可以在侧向方向上与掺杂阱相邻。外延层与掺杂阱略微重叠同样是可能的。外延层可以布置在主表面上未被掺杂表面区覆盖的区处。
在横向方向上，外延层的厚度能够小于100nm。例如，外延层在横向方向上的厚度小于50nm或小于10nm。
外延层的掺杂浓度能够高于衬底的器件层的掺杂浓度。外延层能够原位掺杂，使得避免了离子注入造成的晶体损伤。与离子注入掺杂相比，这导致漏电流减少和响应度提高，特别是在蓝色光谱范围内。
此外，由于与器件层的掺杂浓度相比，外延层的掺杂浓度更高，所以少数载流子被排斥远离主表面。由于更高的掺杂，费米能级更接近价带边缘，这增加了少数电荷载流子朝向主表面扩散的能量势垒。因此，防止了光致电荷载流子在主表面复合，并能够有助于产生光电流。因此增强了光电二极管器件的光谱响应度。
附加地，外延层的厚度能够非常精确地控制，使得降低工艺可变性并提高光电二极管器件的可靠性。外延层也能够被配置为保护底层。外延层能够被提供用于光电二极管器件的辐射硬度。例如，如果暴露于X辐射，外延层可防止光电二极管器件退化。
在一些实施例中，光电二极管器件还包括布置在入射区域的中心区上或上方的介电表面钝化层。可以提供介电表面钝化层用于排斥电荷载流子。替代地或附加地，可以提供介电表面钝化层以用作抗反射涂层。
介电表面钝化层能够覆盖整个入射区域。这意味着介电表面钝化层也能够覆盖掺杂阱和入射区域的周边。介电表面钝化层能够至少部分地布置在掺杂表面区的顶部或外延层的顶部。在横向方向上，介电表面钝化层的厚度能够小于100nm或小于50nm。
介电表面钝化层可以包括氮化硅(SiN)。例如，介电表面钝化层包括化学计量的SiN或者非化学计量的氮化硅(Si3+xN4-x)中的至少一种。利用这些材料能够在介电表面钝化层中形成正空间电荷。替代地，介电表面钝化层能够包括氧化铝(Al2O3)或氧化铪(HfO2)中的至少一个。利用这些材料能够在介电表面钝化层中形成负空间电荷。
在这两种方式中，在衬底的主表面建立电场。由于电场，光致少数电荷载流子被排斥离开界面，使得防止了复合过程。此外，表面复合速度降低。因此，光电流增加，这提高了光谱响应度。因此，少数电荷载流子能够贡献光电流。因此增强了光电二极管器件的光谱响应度。
介电表面钝化层还能够是抗反射涂层。因此，通过采用介电表面钝化层能够减少主表面的电磁辐射反射。此外，介电表面钝化层的厚度能够非常精确地控制，从而降低了工艺可变性并提高了光电二极管器件的可靠性。
在一些实施例中，光电二极管器件还包括布置在主表面和介电表面钝化层之间的入射区域的中心区上的氧化膜。例如，氧化膜是薄的天然氧化膜。替代地，除了掺杂阱和衬底的接触区外氧化膜沉积在入射区域上。氧化膜旨在避免在该区形成钴硅，也称为硅化物。硅化物是一种在光学区，即入射区域不期望的金属层，因为它反射光子。沉积后，能够减少氧化膜的厚度。氧化膜使衬底主表面的表面态饱和，也称为悬键。因此，氧化膜和介电表面钝化层的组合提高了光谱响应度。
根据一些实施方式，介电表面钝化层包括正空间电荷。如上所述，这能够通过使用例如氮化硅作为介电表面钝化层的材料来实现。介电表面钝化层内的正空间电荷会在p型衬底的主表面产生反型层。这意味着少数电荷载流子(在这种情况下是电子)，被正空间电荷吸引。
在一些其他实施方式中，介电表面钝化层包括负空间电荷。如上所述，这可以通过使用例如Al2O3或HfO2作为用于介电表面钝化层的材料。介电表面钝化层内的负空间电荷会在p型衬底的主表面形成累积层。这意味着多数电荷载流子(在这种情况下是空穴)，被负空间电荷吸引。
累积层和反型层都适合钝化衬底的主表面。这可能意味着电荷载流子不能在主表面重新结合。例如，如果在主表面由过量的电子形成反型层，则向主表面扩散的光致电子将不会发现空穴以重新组合，因为它们已经被过量的电子饱和。由于电子过剩，它们将再次扩散离开主表面。如果累积层由主表面上的过量空穴形成，则导带向上弯曲，使得少数电荷载流子必须克服更高的能量势垒。这有时称为电子排斥边界条件。
换句话说，介电表面钝化层内的空间电荷引起的电场导致少数电荷载流子分别远离主表面或界面。这导致高响应度，因为电荷载流子能够贡献光电流。此外，由于表面态饱和，衬底的主表面和介电表面钝化层之间的界面处的表面复合速度较低。这反过来导致低漏电流。
在一些实施例中，外延层和介电表面钝化层都包括在光电二极管器件中。外延层和介电表面钝化层能够在横向方向上彼此叠置。介电表面钝化层能够布置在外延层的顶部上。
在一些实施例中，光电二极管器件还包括布置在衬底的主表面上或上方的金属间电介质。金属间电介质可以包括氧化硅。在存在外延层和/或介电表面钝化层的地方，金属间电介质可以布置在所述层上。
至少一个导体轨道嵌入金属间电介质中并电连接到掺杂阱。至少一个另外的导体轨道嵌入金属间电介质中并电连接到衬底。在优选实施例中，电连接件位于入射区域的周边。这意味着衬底也在入射区域的中心区之外接触。
所述导体轨道和所述另外的导体轨道可以由嵌入金属间电介质中的金属层形成。例如，所述导体轨道和所述另外的导体轨道包括铝。除了所述导体轨道和所述另外的导体轨道，另外的金属层可以布置在金属间电介质内。所述导体轨道和所述另外的导体轨道也可以电连接到放置在光电二极管器件旁的可选CMOS电路和/或电连接到用于外部接触的电接触件。导体轨道可以借助于接触插头电连接到掺杂阱。特别地，接触插头均布置在掺杂阱的相应接触区上。因此，所述另外的导体轨道可以借助于另外的接触插头电连接到衬底。特别地，另外的接触插头被布置在相应的另外的接触区上。所述接触插头和所述另外的接触插头可以包括金属，例如钨和/或铝。
覆盖入射区域的中心区的金属间电介质中的区可以没有导体轨道和/或另外的导体轨道。这是因为入射区域的中心区没有必须为电接触的掺杂阱。光电二极管器件的光谱响应度增加，因为入射电磁辐射没有被导体轨道和中心区中的另外的导体轨道阻碍。
在一些另外的实施例中，光电二极管器件还包括嵌入金属间电介质中的金属层。金属层覆盖掺杂阱。金属层可以是金属间电介质内的最顶部金属层。在俯视图中，金属层可以形成入射区域的中心区的框架。换句话说，金属间电介质中覆盖入射区域的中心区的区可以没有金属层。借助于金属层，入射区域的中心区被明确限定，使得入射电磁辐射只能到达中心区。金属层能够被提供以保护下面的掺杂阱免受高能辐射。
在一些另外的实施例中，光电二极管器件还包括如上所述的入射区域的阵列。这意味着还针对阵列内的入射区域公开了结合所述至少一个入射区域提及的每个特征。特别地，每个入射区域包括相应的中心区和相应的周边，掺杂阱沿着所述周边布置。此外，掺杂表面区、外延层和/或介电表面钝化层可以布置在每个入射区域的主表面上或上方。每个入射区域形成光电二极管器件的像素。
至少一个沟槽在侧向方向上包围每个入射区域布置在衬底中。沟槽包围包括所述多个掺杂阱的相应的入射区域而不划分该区域。这意味着沟槽完全包围包括所述多个掺杂阱的相应的入射区域。掺杂表面区、外延层和/或介电表面钝化层能够覆盖除了掺杂阱之外的被沟槽包围的整个入射区域。在横向方向上，沟槽还比掺杂阱延伸到衬底深。特别地，沟槽可以从主表面延伸直到半导体主体内。这意味着，沟槽完全延伸穿过器件层。沟槽能够延伸穿过一部分半导体主体。这意味着，沟槽不完全延伸穿过半导体主体。
根据一些实施方式，沟槽至少部分地填充有掺杂的半导体材料或电绝缘材料。能够将掺杂剂(例如p型掺杂剂)引入到沟槽的侧壁中。随后，沟槽能够用电绝缘材料(例如SiO2)填充。替代地，沟槽完全填充有第一导电类型的掺杂的半导体材料。沟槽或沟槽的填充物能够电连接到端子。例如，沟槽或沟槽的填充物与另外的导体轨道电连接。
作为沟槽的替代方案，至少一个防护圈在侧向方向上包围每个入射区域布置在衬底中。防护圈不分割或交叉相应的入射区域。防护圈可以包括可选的边界区和核心区。边界区与掺杂表面区具有相同导电类型，而核心区具有相反导电类型。防护圈的边界区和核心区是可电接触的。特别是，接地电位(GND)被施加在防护圈上。
沟槽或防护圈被提供以防止相邻的入射区域之间的串扰。其优点是防止光生电荷载流子从相应的入射区域扩散开。如果沟槽比掺杂阱延伸到衬底中更远，则特别是能够实现降低的串扰。此外，沟槽和防护圈使光电二极管器件具有更高的光谱响应度和低漏电流。
在一些实施例中，所述至少一个入射区域的中心区没有pn结。因此，光电二极管器件的结电容和漏电流较低。这反过来增加了光电二极管器件的光谱响应度。
然而，光电二极管器件还可以包括在衬底的主表面处的第二导电类型的至少一个另外的掺杂阱，所述至少一个另外的掺杂阱布置在所述至少一个入射区域的中心区中。所述至少一个另外的掺杂阱提供附加的阴极端子。电荷载流子可以比入射区域的周边的阴极端子更快地到达附加的阴极端子。因此，电端子能够更有效地收集电荷载流子。
根据一些实施方式，半导体衬底包括图像级外延起始材料。图像级外延起始材料被提供用于高电荷载流子寿命。
半导体材料中的电荷载流子在其寿命τ期间由于扩散而移动的平均距离L(扩散长度)，由以下等式确定
L2＝D·τ，
其中D是扩散系数。寿命τ由半导体材料内的复合过程定义。扩散长度用于半导体晶体的定性表征。在给定温度下，它取决于复合中心和粘附点的数量。图像级外延起始材料包括比常规半导体材料更少的晶体缺陷。因此，扩散长度增加。例如，τ能够在0.1ms的范围内，L2能够大于1mm2。这确保了较高的光电二极管功能。
此外，提供了一种光电子***，其包括光电二极管器件。这意味着针对光电二极管器件公开的所有特征也针对并适用于光电子***，并且反之亦然。
光电子***用于检测电磁辐射。特别地，用于待检测的环境光。光电子***可能需要高灵敏度的光电二极管器件，因此它表现出低泄漏和高光谱响应度。
根据一些实施方式，待检测的电磁辐射在红外波长范围内，特别是在近红外波长范围内。另外或替代地，待检测的电磁辐射在可见光波长范围内。还有可能的是，待检测的电磁辐射在与红外线、近红外线或可见光波长范围中的至少两个的重叠的范围内。
在一些实施例中，入射区域的阵列的相应入射区域被调整为波长谱的一部分。例如，为了调整对入射电磁辐射的光谱某一部分的灵敏度，光学波长滤波器能够布置在入射区域和入射电磁辐射的源之间。
但是，待检测的X辐射是同样可能的。例如，光电子***是计算机断层扫描(CT)***。X射线通过闪烁体检测，闪烁体将X射线转换为光电二极管器件可检测的电磁辐射。例如，闪烁体将X射线转化为可见光，然后在光电二极管器件的阵列的帮助下进行检测。闪烁体可能被布置在衬底的主表面上方或金属间电介质上方。
光电子***还可以包括用于从光电二极管器件读出电信号的(CMOS-)电路。例如，针对读出目的，电子***包括存储电容器、存储元件、模数转换器(ADC)或类似物。所述电路可以集成在与光电二极管器件相同的半导体衬底上。因此，能够实现CMOS组件和光电二极管在同一半导体衬底中的单片集成。
这种光电子***能够方便地用于智能手机、平板电脑、笔记本电脑、相机模块或CT应用中。此外，光电子***可用于可穿戴领域，或用于计量和光谱应用。
附图说明
以下附图说明可另外说明并解释改进构思的各个方面。功能相同或具有相同效果的传感器装置的部件和零件由相同的附图标记表示。相同或有效相同的部件和零件可能仅针对最先出现的附图进行描述。其描述不必在连续的图中重复。
图1示出了光电二极管器件的实施例的俯视图。
图2示出了光电二极管器件的另一个实施例的俯视图。
图3示出了光电二极管器件的另一个实施例的横截面图。
图4示出了光电二极管器件的另一个实施例的横截面图。
图5示出了光电二极管器件的另一个实施例的横截面图。
图6示出了光电二极管器件的另一个实施例的横截面图。
图7示出了根据图3的实施例的另一个横截面图。
图8示出了示出光电二极管器件的实施例的掺杂浓度分布的图表。
图9示出了包括光电二极管器件的光电子***的示意图。
具体实施方式
在图1中示出了光电二极管器件1的实施例的俯视图。光电二极管器件1包括具有主表面3的半导体衬底2。例如，衬底2包括硅(Si)。衬底2具有主延伸平面。主表面3在侧向方向x、y上延伸，其中侧向方向x、y平行于衬底2的主延伸平面延伸。
半导体衬底2具有第一导电类型。第一导电类型与第二导电类型相反。例如，第一导电类型是p型的。因此，衬底2可以掺杂有硼(B)。
主表面3包括用于电磁辐射的至少一个入射区域4。在衬底2的主表面3布置有第二导电类型的多个掺杂阱5。例如，第二导电类型是n型的。掺杂阱5沿着至少一个入射区域4的周边布置，使得入射区域4的中心区6没有掺杂阱5。
掺杂阱5和衬底2是可电接触的。在图1中示出：掺杂阱5经由接触插头8电连接到导体轨道7。图1中省略了与衬底2的电连接。
应该注意的是，光电二极管器件的一些部件(例如掺杂阱5和接触插头8)实际上在根据图1的俯视图中从观察者的角度看是不可见的。为了清楚起见，在该图中示出仍然示出这些部件。
在图1的实施例中，在俯视图中，入射区域4呈矩形，特别是正方形。掺杂阱5形成围绕入射区域4的中心区6的框架。所述框架由离散数量的掺杂阱5形成。在该示例中，入射区域4的每一侧包括五个掺杂阱5，其中，在入射区域4的拐角处的掺杂阱5针对每个相邻侧计数。因此，光电二极管器件1总共包括十六个掺杂阱5，这些掺杂阱5沿入射区域4的周边均匀分布。然而，掺杂阱5的数量及其分布仅是示例性的。
入射区域4的每一侧的长度为L。长度L能够由在侧向方向x、y上围绕入射区域4的金属层来限定。金属层阻挡入射的电磁辐射，使得电磁辐射只能够在入射区域4处进入光电二极管器件1。在图1的示例中，导体轨道7限定入射区域4，因为导体轨道7包括在侧向方向x、y上围绕所述区域的部分。朝向入射区域4的中心区6延伸的导体轨道7的分支电连接到掺杂阱5。例如，长度L为40μm至120μm。替代地，长度L为60μm至100μm。
中心区6占据入射区域4的大部分。这可能意味着包括掺杂阱5的入射区域4的周边仅占据入射区域4的很小一部分。例如，中心区6占据入射区域4的至少40％。替代地，中心区6占据入射区域4的至少60％或至少80％。
中心区6越大，能够由光电二极管器件1检测到的电磁辐射越多。此外，由于掺杂阱5仅布置在入射区域4的周边，中心区可以没有pn结。这反过来减少了结电容，从而也减少了光电二极管器件1的泄漏。此外，没有金属层位于中心区6之上，因为在该区域没有待接触的掺杂阱5。因此，电磁辐射在中心区6处未被阻挡，使得电磁辐射能够基本上无阻地到达入射区域4。
图1另外示出了沿线A-A和B-B的两个横截面。这些横截面在图3至图7中示出，下面将对其进行另外描述。
图2示出了光电二极管器件1的另一实施例的俯视图。根据图2的光电二极管器件1包括入射区域4的阵列9。入射区域4能够如图1所示设计，这就是为什么在这方面没有给出另外的解释。在该示例中，阵列9包括布置在2×2矩阵中的四个入射区域4。然而，入射区域4的数量仅是示例性的。另外的入射区域4能够彼此相邻地布置，从而形成更大的阵列9。
能够提供阵列9以生成具有足够分辨率的数字图像。替代地或附加地，阵列9中的每个入射区域4能够被设置为检测特定波长范围的电磁辐射。例如，入射区域4能够根据拜耳图案布置，使得提供两个入射区域4以检测在绿色波长域中的光，提供一个入射区域4以检测红色波长域中光，并且提供一个入射区域4以探测蓝色波长域中的光。例如，为了调节对入射电磁辐射光谱的某一部分的灵敏度，能够在相应的入射区域4和入射电磁辐射源之间布置光学波长滤波器(未示出)。
沟槽10或防护圈11在侧向方向x、y上围绕每个入射区域4布置在衬底2中。沟槽10或防护圈11被设置为防止相邻入射区域4之间的串扰。沟槽10和防护圈11分别在以下附图中更详细地描述。
在图3中，示出了光电二极管器件1的实施例的横截面。该横截面能够与沿如图1所示的线B-B的横截面相关联。示出了衬底2包括高掺杂半导体主体12和低掺杂器件层13。器件层13沿横向方向z布置在半导体主体12的顶部，其中，横向方向z垂直于衬底2的主延伸平面。主表面3因此由器件层13形成。
在衬底2的主表面3布置有掺杂阱5。第一掺杂阱5布置在入射区域4的第一侧，第二掺杂阱5布置在与第一侧相对的入射区域4的第二侧。在入射区域4的周边布置有掺杂阱5，使得其间的中心区6没有掺杂阱5。
掺杂阱5在侧向方向x、y上具有一定范围。例如，掺杂阱5的侧向范围22、23在几微米的范围内。此外，掺杂阱5在横向方向z上延伸。这意味着掺杂阱5从主表面3到达衬底2。掺杂阱5在主表面3的侧向范围23可能与其在衬底2的较深区中的侧向范围22不同。例如并且如图3所示，掺杂阱5在主表面3处能够更窄。掺杂阱5包括上表面14。上表面14由衬底2的主表面3形成。
掺杂阱5还包括相应的接触区15，所述接触区15位于每个掺杂阱5的上表面14。接触区15具有与掺杂阱5相同导电类型，但包括更高的掺杂浓度，使得能够建立欧姆接触。在侧向方向x、y上，接触区15可以放置在掺杂阱5的中心。
入射区域4的中心区6包括第一导电类型的掺杂表面区16。掺杂表面区16布置在主表面3。掺杂表面区16与掺杂阱5相邻。这意味着掺杂表面区16与掺杂阱5直接接触。掺杂表面区16被掺杂用于第一导电类型。掺杂表面区16的掺杂浓度高于衬底2的掺杂浓度，特别是高于器件层13的掺杂浓度。在横向方向z上，掺杂表面区16比掺杂阱5浅。这意味着掺杂阱5深入到衬底2中。
图3另外示出了衬底2的另外的接触区17。另外的接触区17被放置在主表面3上。另外的接触区17具有与衬底2相同导电类型，但是具有更高的掺杂浓度，使得能够建立欧姆接触。此外，另外的接触区17能够具有比掺杂表面区16更高的掺杂浓度。在侧向方向x、y上，接触区17可以被放置在入射区域的周边。在图3的示例中，另外的接触区17比掺杂阱5更远离中心区6。
此外，图3示出了沟槽10，其在侧向方向x、y上包围入射区域4。沟槽10包括深沟槽部分18。此外，它可以包括位于主表面3的浅沟槽隔离19。浅沟槽隔离19布置在主表面3和深沟槽部分18之间。也可以省略浅沟槽隔离19。深沟槽部分18可以从主表面3或从浅沟槽隔离19延伸到衬底2中。沟槽10还从主表面3延伸到比掺杂阱5更深的衬底2中。沟槽10完全穿透器件层13。深沟槽部分18在半导体主体12中终止。如图3所示，深沟槽部分18朝向半导体主体12逐渐变细。
沟槽10可以包括绝缘材料，例如氧化硅(SiO2)。然而，掺杂剂(例如p型掺杂剂)，能够被引入到沟槽10的侧壁20中。因此，沟槽10的侧壁20能够经由另外的接触区17连接到电端子。沟槽10也可能完全填充有掺杂的半导体材料。因此，沟槽10或沟槽10的填充物能够电连接到端子。
沟槽10防止相邻入射区域4之间的串扰，因为光致电荷载流子无法扩散。如果侧壁20是掺杂的或者如果沟槽10的填充物是掺杂的半导体材料，则少数电荷载流子因掺杂梯度被沟槽10排斥。因此，这些电荷载流子能够贡献光电流。
图3所示的实施例也包括布置在主表面3上或上方的金属间电介质21。金属间电介质21可以包括例如氧化硅(SiO2)。在金属间电介质21内，导体轨道7和接触插头8被布置用于接触掺杂阱5。导体轨道7嵌入金属间电介质21中并经由接触插头8电连接到掺杂阱5。导体轨道7和接触插头8可以包括金属。例如，导体轨道7包括铝(Al)。接触插头8可以包括钨(W)和/或铝。
此外，图3示出了嵌入金属间电介质21中的另外的导体轨道24，并且经由另外的接触插头25以及另外的接触区17电连接到衬底2。另外的导体轨道24和另外的接触插头25可以包括金属。例如，另外的导体轨道24包括铝。另外的接触插头25包括钨和/或铝。如图3所示，导体轨道7和另外的导体轨道24由不同的金属化层形成。覆盖入射区域4的中心区6的金属间电介质21中的区没有导体轨道7和/或另外的导体轨道24。另外的导体轨道24布置成使得它覆盖掺杂阱5。
图3所示的实施例也包括布置在入射区域4的中心区6上的附加层26、27。例如，附加层是外延层26。外延层26可以在半导体衬底2上外延生长。因此，外延层26也可以包括硅。外延层26被掺杂用于第一导电类型。其掺杂浓度高于器件层13的掺杂浓度，但低于另外的接触区17的掺杂浓度。外延层26能够覆盖未被掺杂阱5和接触区17覆盖的整个主表面3。然而，外延层26也能够部分地布置在另外的接触区17的顶部上和/或部分地布置在掺杂阱5的上表面14上。
替代地，附加层为氧化膜27。例如，氧化膜27是薄的天然氧化膜27。除了掺杂阱5的接触区15和衬底2的另外的接触区17之外，氧化膜27也能够在入射区域4上沉积。氧化膜27旨在避免形成硅化物。
如图3所示，介电表面钝化层28能够分别布置在外延层26或氧化膜27的顶部上。这意味着外延层26或氧化膜27布置在主表面3和介电表面钝化层28之间。但是，介电表面钝化层28也可能直接布置在主表面3上，而不布置在外延层26或其间的氧化膜27上。
介电表面钝化层28覆盖包括掺杂阱5的上表面14的整个入射区域4。介电表面钝化层28仅覆盖入射区域4的中心区6同样是可能的。介电表面钝化层28用于排斥电荷载流子和/或用作抗反射涂层。
介电表面钝化层28可以包括氮化硅(SiN)或非化学计量的氮化硅(Si3+xN4-x)。利用这些材料，介电表面钝化层28能够包括正空间电荷。因此在衬底2的主表面3处产生电场，将电荷载流子从界面排斥开。
介电表面钝化层28还能够包括氧化铝(Al2O3)和氧化铪(HfO2)至少之一。利用这些材料，能够在介电表面钝化层28中形成负空间电荷，从而在主表面3处产生电场。
在图4中，示出了与图3中的光电二极管器件1类似的实施例。此处，在掺杂阱5和掺杂表面区16之间存在有间隔29。这意味着在主表面3处，掺杂阱5通过器件层13与掺杂表面区16间隔开。借助于非零间隔29，能够减小掺杂阱5和掺杂表面区16之间的结电容。
在图5的实施例中，完全不存在有掺杂表面区16。这意味着能够省略掺杂表面区16。替代地或另外，可以省略外延层26。替代地或另外，可以省略氧化膜27。替代地或另外，可以省略介电表面钝化层28。
图6示出了类似于图3的实施例的光电二极管器件1的另一个实施例。与图3的实施例的唯一区别在于沟槽10被防护圈11代替。防护圈11包括边界区30和布置在主表面3的核心区31。边界区30在侧向方向x、y上包围核心区31。边界区30具有与衬底2相同导电类型并且用作衬底2的接触区。核心区31具有相反导电类型。防护圈11的边界区30和核心区31是可电接触的。特别地，地电势(GND)借助于另外的导体轨道24和多个另外的接触插头25被施加到防护圈11。边界区30和核心区31可以由位于主表面3处的另外的浅沟槽隔离32隔开。
在图7中，示出了穿过光电二极管器件1的实施例的横截面，其能够与沿图1中所示的线A-A的横截面相关。它示出了穿过入射区域4的周边的切口。
如图所示，掺杂表面区16、介电表面钝化层28和外延层26或氧化膜27能够分别布置在入射区域4周边的掺杂阱5之间。除了与掺杂阱5电连接的导体轨道7以及与衬底2电连接的另外的导体轨道24(另外的接触区17未示出)，示出了附加金属层33，所述附加金属层33也嵌入金属间电介质21中。金属层33经由附加的接触插头34电连接到另外的导体轨道24。金属层33覆盖掺杂阱5。金属层33可以是金属间电介质21内的最顶部金属层。
在图8中，示出了说明光电二极管器件1的实施例的掺杂浓度分布的图表。所述掺杂浓度c示出为衬底2中的第一导电类型的各个区域处的深度d的函数。两轴线c、d的比例是任意的。
掺杂浓度c包括对应于半导体主体12的在衬底2的较深区域中的第一平稳期35。随着深度d的减小，掺杂浓度下降到对应于器件层13的掺杂浓度c的第二平稳期36。掺杂浓度朝向主表面3升高并且在主表面3的一些位置到达第三平稳期37。第三平稳期37对应于掺杂表面区16的掺杂浓度c。在主表面3的其他位置，即在衬底2的另外的接触区17，掺杂浓度达到第四平稳期38，所述第四平稳期38高于第一平稳期35、第二平稳期36和第三平稳期37。另外的接触区17的掺杂浓度c对于p型MOSFET的漏极区和源极区是典型的。
图9示出了包括光电二极管器件1的光电子***39的示意图。光电子***39还包括用于从光电二极管器件1读出电信号的电路40。例如，电路40可以包括存储电容器、存储元件、模数转换器(ADC)等。所述电路40借助于电互连件41电连接到光电二极管器件1。光电子***39例如能够是相机***或电磁辐射传感器，尤其是针对环境光。光电子***39能够用于在汽车、工业、科学和医疗领域的应用。此外，它还能够用于消费电子产品。
本文所公开的光电二极管器件的实施例已被讨论，以使读者熟悉该构思的新颖方面。尽管已经示出和描述了优选实施例，但是本领域技术人员可以对所公开的概念进行许多改变、修改、等效和替换，而不必脱离权利要求的范围。
应当理解，本公开不限于所公开的实施例以及上文特别示出和描述的内容。相反，可以有利地组合单独的从属权利要求或说明书中所述的特征。此外，本公开的范围包括那些对于本领域技术人员来说是显而易见的，并且落在所附权利要求的范围内的变化和修改。
在权利要求或说明书中使用的术语“包括”不排除相应特征或程序的其他元件或步骤。在术语“一”或“一个”与特征结合使用的情况下，它们不排除多个这样的特征。此外，权利要求中的任何附图标记不应被解释为限制范围。
本专利申请要求美国临时申请63/124,109和德国申请102021102497.8的优先权，其公开内容通过引用并入本文。
附图标记说明
1 光电二极管器件
2 衬底
3 主表面
4 入射区域
5 掺杂阱
6 中心区
7 导体轨道
8 接触插头
9 入射区域的阵列
10 沟槽
11 防护圈
12 半导体主体
13 器件层
14 掺杂阱的上表面
15 接触区
16 掺杂表面区
17 另外的接触区
18 深沟槽
19 浅沟槽隔离
20 沟槽的侧壁
21 金属间电介质
22 掺杂阱的宽度
23主表面处的掺杂阱的宽度
24 另外的导体轨道
25 另外的接触插头
26 外延层
27 氧化膜
28 介电表面钝化层
29 间隔
30 防护圈的边界区
31 防护圈的核心区
32 另外的浅沟槽隔离
33 金属层
34 附加的接触插头
35 第一平稳期
36 第二平稳期
37 第三平稳期
38 第四平稳期
39 光电子器件
40 电路
41 电互连件
d 深度
L 长度
x、y侧向方向
z横向方向

Claims (16)

1.一种光电二极管器件(1)，包括：
-具有主表面(3)的半导体衬底(2)，所述半导体衬底(2)具有第一导电类型，其中，所述主表面(3)包括用于电磁辐射的至少一个入射区域(4)，
-位于衬底(2)的主表面(3)处的第二导电类型的多个掺杂阱(5)，第二导电类型与第一导电类型相反，其中
所述掺杂阱(5)和所述衬底(2)是可电接触的，并且其中
所述掺杂阱(5)沿着所述至少一个入射区域(4)的周边布置，使得所述入射区域(4)的中心区(6)没有掺杂阱(5)。
2.根据前一项权利要求所述的光电二极管器件(1)，其中，在俯视图中，所述入射区域(4)呈矩形，特别是呈正方形，使得所述掺杂阱(5)形成包围所述入射区域(4)的中心区(6)的框架。
3.根据前述权利要求之一所述的光电二极管器件(1)，其中，所述入射区域(4)的每一侧具有长度(L)，所述长度(L)为40μm至120μm或者为60μm至100μm。
4.根据前述权利要求之一所述的光电二极管器件(1)，其中，所述中心区(6)占据所述入射区域(4)的至少40％、至少60％或至少80％。
5.根据前述权利要求之一所述的光电二极管器件(1)，其中，所述入射区域(4)的中心区(6)包括第一导电类型的掺杂表面区(16)。
6.根据前一项权利要求所述的光电二极管器件(1)，其中，在平行于所述衬底(2)的主延伸平面延伸的侧向方向(x，y)上，在所述掺杂阱(5)和所述掺杂表面区(16)之间存在有间隔(29)。
7.根据前述权利要求之一所述的光电二极管器件(1)，还包括布置在所述入射区域(4)的中心区(6)上的第一导电类型的外延层(26)。
8.根据前述权利要求之一所述的光电二极管器件(1)，还包括布置在所述入射区域(4)的中心区(6)上或上方的介电表面钝化层(28)，其中，所述介电表面钝化层(28)被提供用于排斥电荷载流子和/或用作抗反射涂层。
9.根据前一项权利要求所述的光电二极管器件(1)，还包括在所述主表面(3)和所述介电表面钝化层(28)之间布置在所述入射区域(4)的中心区(6)上的氧化膜(27)。
10.根据权利要求8和9之一所述的光电二极管器件(1)，其中，所述介电表面钝化层(28)包括正空间电荷或负空间电荷。
11.根据前述权利要求之一所述的光电二极管器件(1)，还包括
-金属间电介质(21)，其布置在所述衬底(2)的主表面(3)上或上方，
-至少一个导体轨道(7)，其嵌入在所述金属间电介质(21)中并电连接到所述掺杂阱(5)，和
-至少一个另外的导体轨道(24)，其嵌入在所述金属间电介质(21)中并电连接到所述衬底(2)，其中
覆盖所述入射区域(4)的中心区(6)的金属间电介质(21)中的区没有导体轨道(7)和/或另外的导体轨道(24)。
12.根据前一项权利要求所述的光电二极管器件(1)，还包括嵌入在所述金属间介质(21)中的金属层(33)，使得所述金属层(33)覆盖所述掺杂阱(5)。
13.根据前述权利要求之一所述的光电二极管器件(1)，还包括如前述权利要求中任一项所述的入射区域(4)的阵列，其中，至少一个沟槽(10)或至少一个防护圈(11)在侧向方向(x，y)上包围每个入射区域(4)布置在所述衬底(2)中，所述沟槽(10)或所述防护圈(11)被提供以防止相邻的入射区域(4)之间的串扰。
14.根据前述权利要求之一所述的光电二极管器件(1)，其中，所述入射区域(4)的中心区(6)没有pn结。
15.根据前述权利要求之一所述的光电二极管器件(1)，其中，所述半导体衬底(2)包括用于高电荷载流子寿命的图像级外延起始材料。
16.一种光电子***(39)，包括根据前述权利要求中任一项所述的光电二极管器件(1)，其中，所述光电子***(39)被提供用于检测电磁辐射，特别是环境光检测。
CN202180055208.1A 2020-12-11 2021-12-08 具有增强特性的光电二极管器件 Pending CN116075944A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063124109P 2020-12-11 2020-12-11
US63/124,109 2020-12-11
DE102021102497.8 2021-02-03
DE102021102497 2021-02-03
PCT/EP2021/084801 WO2022122822A1 (en) 2020-12-11 2021-12-08 Photodiode device with enhanced characteristics

Publications (1)

Publication Number Publication Date
CN116075944A true CN116075944A (zh) 2023-05-05

Family

ID=79165097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180055208.1A Pending CN116075944A (zh) 2020-12-11 2021-12-08 具有增强特性的光电二极管器件

Country Status (4)

Country Link
US (1) US20240105740A1 (zh)
CN (1) CN116075944A (zh)
DE (1) DE112021006393T5 (zh)
WO (1) WO2022122822A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116598367B (zh) * 2023-03-30 2024-04-30 成都阜时科技有限公司 光电器件、光传感器和电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597025B2 (en) * 2001-03-15 2003-07-22 Koninklijke Philips Electronics N.V. Light sensitive semiconductor component
GB2389960A (en) * 2002-06-20 2003-12-24 Suisse Electronique Microtech Four-tap demodulation pixel
BRPI0919221A2 (pt) * 2008-09-15 2015-12-08 Osi Optoelectronics Inc fotodiodo de espinha de peixe de camada ativa fina com uma camada n+ rasa e método de fabricação do mesmo
US9349768B2 (en) * 2014-03-28 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor with epitaxial passivation layer
JP6381135B2 (ja) * 2015-04-21 2018-08-29 マイクロシグナル株式会社 光電変換素子

Also Published As

Publication number Publication date
US20240105740A1 (en) 2024-03-28
WO2022122822A1 (en) 2022-06-16
DE112021006393T5 (de) 2023-09-21

Similar Documents

Publication Publication Date Title
EP1636856B1 (en) Ultra thin back-illuminated photodiode array structures and fabrication methods
KR101343733B1 (ko) 광 검출 시스템, 와이드 밴드갭 반도체 초점판 어레이 모듈및 실리콘 탄화물 픽셀 어레이 제조방법
US10923614B2 (en) Photodiode, photodiode array, and solid-state imaging device
US11830960B2 (en) Avalanche photodiode sensor and sensor device
US10522696B2 (en) Lateral single-photon avalanche diode and method of producing a lateral single-photon avalanche diode
US5288989A (en) Avalanche photodiode with moisture resistant passivation coating disposed to cover the outer periphery of the photodiode body except at a selected top contact area
US5828091A (en) Interline charge coupled device solid state image sensor
US8471301B2 (en) Photoelectric conversion device having embedded recess regions arranged in light-receiving surface
US20130001729A1 (en) High Fill-Factor Laser-Treated Semiconductor Device on Bulk Material with Single Side Contact Scheme
US6215165B1 (en) Reduced leakage trench isolation
US6621064B2 (en) CMOS photodiode having reduced dark current and improved light sensitivity and responsivity
US20210296377A1 (en) Spad pixel circuits and methods thereof for direct time of flight sensors
US20240105740A1 (en) Photodiode device with enhanced characteristics
US20240030360A1 (en) Photodiode device with high responsivity
US8120078B2 (en) Photodiode structure
US6153446A (en) Method for forming a metallic reflecting layer in a semiconductor photodiode
WO2021156444A1 (en) Improvements in spad-based photodetectors
CN111628033A (zh) 光电探测装置的制造方法
US20240097052A1 (en) Systems and methods for stacked sensors with electrical insulation
US20230230985A1 (en) Photodiode device with improved dark current
WO2022210149A1 (ja) 固体撮像素子および固体撮像素子の製造方法
EP3783675A1 (en) Method for manufacturing back surface incident type semiconductor photo detection element
WO2010072993A1 (en) Ccd sensor
JPH0286176A (ja) 光電変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination