CN116075154A - 半导体器件的制造方法以及存储器的制造方法 - Google Patents

Abstract

本发明公开了一种半导体器件的制造方法以及存储器的制造方法，该方法包括：提供半导体衬底；在半导体衬底上形成绝缘层；绝缘层上形成多个栅极结构；在相邻的栅极结构的侧壁，以及被暴露的绝缘层上形成刻蚀阻挡层；对相邻的栅极结构之间空隙处的绝缘层以及半导体衬底进行干法刻蚀，形成多个沟槽；对沟槽的表面进行湿法刻蚀，在沟槽的侧壁和底部形成氧化层；形成向下延伸至半导体衬底中的浅沟槽隔离结构；对栅极结构上的栅介质层以及栅极结构中的部分硬掩膜层进行化学机械研磨，以露出栅极结构；回蚀刻去除浅沟槽隔离结构中的部分栅介质层，以露出栅极结构的部分侧壁。该方法可以改善现有二维存储器制造过程造成的栅极结构的侧壁损伤问题。

Description

半导体器件的制造方法以及存储器的制造方法

技术领域

本发明涉及半导体集成电路制造技术领域，尤其涉及一种半导体器件的制造方法以及存储器的制造方法。

背景技术

目前，存储器制造技术是半导体集成电路制造的重要组成部分。随着存储器的器件尺寸的不断缩小，栅极与栅极之间的尺寸越来越小。二维存储器(2DNAND)的衬底通常划分为边缘(Periphery)区和器件(cell)区，所述器件区(也被称为元胞区)上形成有多个栅极结构。研究发现，在对器件区的相邻的栅极结构之间空隙处的衬底进行干法刻蚀的过程中，一方面，一定程度造成堆叠式栅极结构的侧壁损伤，严重甚至导致电性能变差，最终导致良率及可靠性变差。另一方面，容易造成隧穿氧化层(tunnel oxide)被刻蚀离子损伤，从而影响隧穿氧化层质量，造成电性及可靠性失效。

为此，亟需提供一种新的二维存储器的制造方法，可以改善上述问题。

发明内容

本发明实施例提供一种半导体器件的制造方法以及存储器的制造方法，用以改善现有二维存储器制造过程造成的栅极结构的侧壁损伤问题。

第一方面，本发明提供一种半导体器件的制造方法，该方法包括：提供半导体衬底；在所述半导体衬底上形成绝缘层；所述绝缘层上形成多个栅极结构；在相邻的所述栅极结构的侧壁，以及被暴露的绝缘层上形成刻蚀阻挡层；对相邻的栅极结构之间空隙处的绝缘层以及半导体衬底进行干法刻蚀，形成多个沟槽；对所述沟槽的表面进行湿法刻蚀，使得所述栅极结构底部特征尺寸大于或等于有源区的顶部特征尺寸；在所述沟槽的侧壁和底部形成氧化层；在所述刻蚀阻挡层和所述氧化层上形成栅介质层，所述栅介质层覆盖所述相邻的所述栅极结构之间空隙，以形成向下延伸至所述半导体衬底中的浅沟槽隔离结构；对所述栅极结构上的栅介质层以及所述栅极结构中的部分硬掩膜层进行化学机械研磨，以露出所述栅极结构；回蚀刻去除所述浅沟槽隔离结构中的部分栅介质层，以露出所述栅极结构的部分侧壁。

本发明提供的半导体器件的制造方法的有益效果在于：通过增加刻蚀阻挡层，可以保护栅极结构的侧壁，尤其是避免干法刻蚀所造成的栅极结构的侧壁底部损伤，另外通过湿法刻蚀能够对干法刻蚀所造成绝缘层的离子损伤进行修复，该结构栅极结构底部特征尺寸大于或等于有源区的顶部特征尺寸，有利于对沟道电子控制。

可选地，在露出所述栅极结构的部分侧壁之后，所述方法还包括：对漏出的所述部分侧壁进行湿法清洗，以进一步地对回蚀刻所造成栅极结构侧壁的离子损伤进行修复。

可选地，所述绝缘层上形成多个栅极结构，包括：在所述绝缘层上依次形成浮置栅极结构层和硬掩膜层；刻蚀所述浮置栅极结构层和硬掩膜层，形成多个栅极结构。

可选地，所述刻蚀阻挡层的厚度的取值区间为1nm至10nm，利用氧化层的高选择比能够保护住栅极结构的侧壁。

可选地，所述刻蚀阻挡层和所述氧化层为衬垫氧化层，衬垫氧化层能够修复干法刻蚀所造成的损伤，另外还能对栅极结构构成保护，避免后续的干法刻蚀对侧壁造成损伤。

可选地，所述衬垫氧化层为氧化硅或氮化硅，又或者是氮氧化硅。

可选地，所述方法还包括：对所述半导体衬底进行离子注入，以在所述栅极结构两侧的衬底内形成有源区和漏极区。

可选地，所述栅介质层的材料为低介电常数的材料，如有机旋涂玻璃。

可选地，所述绝缘层为隧穿氧化层，所述隧穿氧化层的端部突出延伸至所述浅沟槽隔离结构中。

可选地，对所述多个栅极结构的侧壁和所述沟槽的侧壁进行第二湿法刻蚀之后，沟道的特征尺寸小于或等于栅极结构的底部特征尺寸。

可选地，对所述多个栅极结构的侧壁和所述沟槽的侧壁进行第二湿法刻蚀之后，所述栅极结构下的绝缘层的端部被暴露。

第二方面，本发明还提供一种存储器的制造方法，该方法包括上述第一方面任一可能的实施方法。具体有益效果可以参见上述第一方面的描述。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术提供的一种半导体器件的制造方法流程示意图；

图2A至图2I为本发明实施例提供的一种半导体器件的制作工艺制备各阶段示意图。

元件标号说明：

100 半导体衬底

200 绝缘层

300 栅极结构  301浮置栅极结构层  302硬掩膜层

400 刻蚀阻挡层

500 沟槽

600 氧化层

700 栅介质层

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

结合图1示出了一种半导体器件的制造方法流程示意图，图2A至图2H示出了该示例下各个工艺制备阶段的阶段性成果示意图。

参见图1，本发明实施例提供的半导体器件的存储器的制备工艺包括如下步骤：

S101，提供半导体衬底100。

如图2A中的(a)所示，半导体衬底100可以是N型或P型硅衬底。所述半导体衬底100的材料包括硅、锗、锗化硅、碳化硅、砷化镓、镓化铟中的一种或多种组合，所述半导体衬底100还可以为绝缘体上的硅半导体衬底或者绝缘体上的锗半导体衬底。所述半导体衬底100可以包括取决于存储器或其他半导体器件的设计要求的各种掺杂区域。所述半导体衬底100中还可以包括隔离结构(例如浅沟槽隔离(shallow trench isolation，STI)以隔离各区域。

本实施例中，半导体衬底100可以是硅衬底，所述半导体衬底100包括器件区(也被称为元胞区)和***区(也被称为边缘区)。

S102，在所述半导体衬底100上形成绝缘层200。

具体地，参见图2A中的(b)所示，采用物理气相沉积(Physical VaporDeposition，PVD)在半导体衬底100正表面上淀积氧化物，从而淀积形成绝缘层200，绝缘层又叫隧穿氧化层(tunnel OX)。绝缘层200的氧化物可以为氧含量较低的氧化铜，氧化铝、氧化铪、氧化钛、氧化钽中的至少一种氧化物。

S103，在所述绝缘层上形成多个栅极结构300。

具体地，一种可能的实施方式，参见图2B中的(a)所示，可以在所述绝缘层上依次形成浮置栅极结构层301、硬掩膜层302，然后图形化刻蚀所述浮置栅极结构层301、硬掩膜层302，形成多个栅极结构300，参见图2B中的(b)所示。

S104，在相邻的所述栅极结构300的顶部、侧壁，以及被暴露的绝缘层200上形成刻蚀阻挡层400。

具体地，该刻蚀阻挡层400可以是衬垫氧化层(liner oxide)，衬垫氧化层为氧化硅、氮化硅或氮氧化硅。参见图2C所示，在对半导体衬底100刻蚀之前，先生长一层衬垫氧化层，该衬垫氧化层除了能够修复干法刻蚀所造成的损伤，另外还能对栅极结构构成保护，避免后续的干法刻蚀对侧壁造成损伤。

S105，对相邻的栅极结构300之间空隙处的绝缘层200以及半导体衬底100进行干法刻蚀，形成多个沟槽500。

具体地，参见图2D所示，通过涂覆光刻胶，以相邻的栅极结构300之间空隙为窗口，对窗口区域的绝缘层200以及半导体衬底100进行干法刻蚀，形成多个沟槽500。

S106，对所述沟槽500的表面进行湿法刻蚀，使得所述栅极结构底部特征尺寸大于或等于有源区的顶部特征尺寸。

可选地，参见图2E所示，可用高温半导体衬底或者稀释TMAH做修复(pull back)，修复(pull back)特征尺寸(Critical Dimension，CD)单边约1nm～3nm，另外，所述栅极结构底部特征尺寸大于或等于有源区的顶部特征尺寸，有利于对沟道电子控制。CD是集成电路中半导体器件的最小尺寸，是衡量集成电路设计和制造水平的重要尺度，该步骤可以将栅极结构下的绝缘层的端部暴露，还能够有效修复栅极结构300及沟槽500的侧壁在干法刻蚀时所造成的损伤，防止由于损伤带来的漏电，或防止造成电性失效。

S107，在所述沟槽500的侧壁和底部形成氧化层600。

可选地，参见图2F所示，在所述沟槽500的侧壁和底部生长一层衬垫氧化层(lineroxide)600，该衬垫氧化层600除了能够修复干法刻蚀所造成的损伤，另外还能对沟槽侧壁构成保护，避免后续对浅沟槽隔离结构造成损伤，该方法能够有效规避隧穿氧化层在干法刻蚀时造成的损伤风险，有效保证栅极结构300和沟道中间高质量的隧穿氧化层，防止电性及可靠性失效。

S108，在所述刻蚀阻挡层400和所述氧化层600上形成栅介质层，所述栅介质层覆盖所述相邻的栅极结构300之间空隙，以形成向下延伸至所述半导体衬底100中的浅沟槽隔离结构。

可选地，参见图2G所示，在所述氧化层600上形成栅介质层700，所述栅介质层700的材料为低介电常数的材料，如有机旋涂玻璃。该栅介质层700从上向下延伸至所述半导体衬底100中，从而形成浅沟槽隔离结构。

S109，对所述栅极结构300上的栅介质层700以及所述栅极结构300中的部分硬掩膜层302进行化学机械研磨，以露出所述栅极结构300。

可选地，参见图2H所示，对所述栅极结构300上的栅介质层700以及所述栅极结构300中的部分硬掩膜层302进行化学机械研磨(chemical mechanical polish，CMP)，从而漏出栅极结构300。

S110，回蚀刻去除所述浅沟槽隔离结构中的部分栅介质层700，以露出所述栅极结构的部分侧壁。

可选地，参见图2I所示，采用器件区开放工艺(cellopen，COPEN)回蚀刻去除所述浅沟槽隔离结构中的部分栅介质层700，以露出所述栅极结构的部分侧壁，可见，所述栅极结构底部特征尺寸b大于或等于有源区的顶部特征尺寸a。另外，刻蚀阻挡层c的厚度的取值区间为1nm至10nm。

可选地，上述方法还可以包括：对所述半导体衬底100进行离子注入，以在所述栅极结构300两侧的衬底内形成有源区和漏极区，继而基于上述上述方法形成二维存储器。

以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。

Claims (9)

1.一种半导体器件的制造方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底上形成绝缘层；

在所述绝缘层上形成多个栅极结构；

在相邻的所述栅极结构的侧壁，以及被暴露的绝缘层上形成刻蚀阻挡层；

对相邻的栅极结构之间空隙处的绝缘层以及半导体衬底进行干法刻蚀，形成多个沟槽；

对所述沟槽的表面进行湿法刻蚀，使得所述栅极结构底部特征尺寸大于或等于有源区的顶部特征尺寸；

在所述沟槽的侧壁和底部形成氧化层；

在所述刻蚀阻挡层和所述氧化层上形成栅介质层，所述栅介质层覆盖相邻的所述栅极结构之间的空隙，以形成向下延伸至所述半导体衬底中的浅沟槽隔离结构；

对所述栅极结构上的栅介质层以及所述栅极结构中的部分硬掩膜层进行化学机械研磨，以露出所述栅极结构；

回蚀刻去除所述浅沟槽隔离结构中的部分栅介质层，以露出所述栅极结构的部分侧壁；

对漏出的所述部分侧壁进行湿法清洗。

2.根据权利要求1所述的方法，其特征在于，所述绝缘层上形成多个栅极结构，包括：

在所述绝缘层上依次形成浮置栅极结构层和硬掩膜层；

刻蚀所述浮置栅极结构层和硬掩膜层，形成多个栅极结构。

3.根据权利要求2所述的方法，其特征在于，所述方法还包括：

所述刻蚀阻挡层的厚度的取值区间为1nm至10nm。

4.根据权利要求3所述的方法，其特征在于，所述刻蚀阻挡层和所述氧化层为衬垫氧化层。

5.根据权利要求4所述的方法，其特征在于，所述衬垫氧化层为氧化硅、氮化硅或氮氧化硅。

6.根据权利要求1至5任一项所述的方法，其特征在于，所述方法还包括：

对所述半导体衬底进行离子注入，以在所述栅极结构两侧的衬底内形成有源区和漏极区。

7.根据权利要求1至5任一项所述的方法，其特征在于，所述栅介质层的材料为低介电常数的材料。

8.根据权利要求1至5任一项所述的方法，其特征在于，所述绝缘层为隧穿氧化层，所述隧穿氧化层的端部突出延伸至所述浅沟槽隔离结构中。

9.一种存储器的制造方法，其特征在于，包括如权利要求1至8中任一项所述的半导体器件制造方法。

Images