CN116074132A - 一种基于磁耦合的三维堆叠片间无线通讯接口结构与通讯方法 - Google Patents

一种基于磁耦合的三维堆叠片间无线通讯接口结构与通讯方法 Download PDF

Info

Publication number
CN116074132A
CN116074132A CN202211658035.5A CN202211658035A CN116074132A CN 116074132 A CN116074132 A CN 116074132A CN 202211658035 A CN202211658035 A CN 202211658035A CN 116074132 A CN116074132 A CN 116074132A
Authority
CN
China
Prior art keywords
data
clock
transmitting
chip
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211658035.5A
Other languages
English (en)
Inventor
朱晓雷
孙崇惠
杨坤
陶汝硕
杨程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
JCET Group Co Ltd
Original Assignee
Zhejiang University ZJU
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU, Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Zhejiang University ZJU
Priority to CN202211658035.5A priority Critical patent/CN116074132A/zh
Publication of CN116074132A publication Critical patent/CN116074132A/zh
Priority to US18/393,698 priority patent/US20240171209A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

本发明公开了一种基于磁耦合的三维堆叠片间无线通讯接口结构与通讯方法。该接口结构包括一个母片和至少一个子片；母片和所有子片垂直堆叠；所述的子片包括时钟接收模块、数据发射模块、数据接收模块；所述母片包括时钟发射模块、数据发射模块、数据接收模块。本发明利用垂直方向上不同芯片的片上螺旋电感间的磁耦合关系，同时进行数据与时钟信号的传输。本发明的通讯方法将每一比特数字信号都调制为差分双向不归零脉冲序列，并在接收端通过高速动态比较器进行判决与数据解析。本发明可应用在三维堆叠的芯片层叠间的时钟同步与数据通信，具有低功耗、面积小、低延迟、抗干扰、不易损坏等特点，本装置物理接口兼容各种上层的数据传输协议，应用范围广。

Description

一种基于磁耦合的三维堆叠片间无线通讯接口结构与通讯方法
技术领域
本发明涉及一种三维堆叠片间无线通讯接口的结构，尤其涉及一种基于磁耦合的三维堆叠片间无线通讯接口结构与通讯方法。
背景技术
伴随着对高性能浮点计算芯片、深度学习推理芯片的日益增长的需求，高性能逻辑芯片的集成度不断提高，制程工艺节点不断下降，但当前仍然存在着高速缓存芯片的低带宽与小容量的瓶颈。三维垂直堆叠芯片由于其高密度、低延迟的特点，在消费及工业高性能电子设备中应用越来越广泛。
封装技术快速发展的同时，已经出现了一些研究与报道使用多种方式进行垂直方向上的片间数据传输。据当前研究，部分应用使用TSV(Though Silicon Via，硅通孔)工艺，构建起芯片间的有线方式数据传输，这些方案需要昂贵的TSV工艺，且高密度TSV对三维芯片间的键合精度要求较高。同时一旦由于高温工作环境等因素造成TSV开路，***将无法修复。当前也存在使用磁耦合进行三维堆叠通信的报道，这些应用采用将二进制数据调制为异步不归零信号或者不归零脉冲的方式进行无线传输，分别存在着功耗较高、抗干扰性差的缺点。总的来说，目前已有的三维堆叠片间高速数据传输研究都存在着相当的缺点。
三维层叠封装芯片中，处于不同层的数据或者时钟信号发射与接收电感只需要进行低精度的对准装配，就可以建立起耦合关系。这使得磁耦合数据通信实用化成为可能；将数据的每一比特都调制为双向差分脉冲的方式，能够显著加强并行磁耦合通信接口通信所必须的抗串扰能力。该原理的调制解调电路结构简单，同时兼具低功耗与低错误率，但目前未见有相关应用与报道。
发明内容
为了解决背景技术中的问题，本发明提供了一种基于磁耦合的三维堆叠片间无线通讯接口结构。本发明利用磁耦合能够穿透芯片的硅衬底传递信号、全比特调制能够提高抗串扰能力与脉冲调制减少功耗的原理特性，通过协同化设计时钟/数据收发平面螺旋电感与数据/时钟双向脉冲收发电路，在片上集成了三维堆叠低功耗多通道并行高速数据收发接口。
本发明采取的技术方案如下：
本发明首先提供了一种基于磁耦合的三维堆叠片间无线通讯接口结构，其包括一个母片和至少一个子片；母片和所有子片垂直堆叠；所述的子片包括时钟接收模块、数据发射模块、数据接收模块；所述母片包括时钟发射模块、数据发射模块、数据接收模块；所述的子片和母片上的数据发射模块完全相同，数据接收模块完全相同；且子片上的数据发射模块对应母片上的数据接收模块、子片上的数据接收模块对应母片上的数据发射模块；相互对应的数据发射模块和数据接收模块通过平行对齐的数据发射电感与数据接收电感在垂直方向上建立磁耦合关系传递电压信号；
所述时钟发射模块包括时钟发射电感与时钟发射H桥；所述时钟接收模块包括时钟接收电感、差分放大器与时钟输出缓冲器链；时钟发射模块和时钟接收模块通过平行对齐的时钟发射电感与时钟接收电感在垂直方向上建立磁耦合关系传递电压信号；
时钟发射电感连接至时钟发射H桥的输出端，外部***时钟输入至时钟发射H桥输入端；时钟接收电感连接至差分放大器的输入端，被差分放大器放大后的信号输出至时钟输出缓冲器链；
数据发射模块包括矩形波脉冲生成器、全比特数据调制器和数据发射电感；其中，全比特数据调制器包括H桥控制器与全比特H桥；数据接收模块包括数据接收电感、压控时钟延迟器、钟控动态比较器与锁存器；
数据发射电感连接在全比特数据调制器输出端，矩形波脉冲生成器生成的脉冲与待传输的数据信号输入至全比特数据调制器；时钟接收模块的输出连接至压控时钟延迟器，压控时钟延迟器的输出延迟时钟信号与数据接收电感接收到的信号共同输出至钟控动态比较器；钟控动态比较器连接到锁存器，输出恢复数据信号。
本发明还提供了一种应用上述接口结构的基于磁耦合的三维堆叠片间无线通讯方法，其包括以下步骤：
步骤1)：将外部***时钟信号输入至母片时钟发射H桥，子片的时钟接收电感感应出与母片***时钟同频率的周期电压信号，此信号经由子片的差分放大器放大之后，恢复出矩形波***时钟；
步骤2)：数据信号能够从母片数据发射模块向子片数据接收模块的发送，也能够从子片数据发射模块向母片数据接收模块的发送；将发射数据的母片或子片称为发射芯片，将接收数据的子片或母片称为接收芯片，数据信号发送的过程包括如下：
2.1)发射芯片的数据发射模块使用发射芯片时钟生成频率与发射芯片时钟相同的占空比小于50％的矩形脉冲波；
2.2)：在待发射数据为高电平的时隙中，发射芯片的数据发射模块将步骤2.1)中发射芯片生成的矩形脉冲波从正端到负端方向全部的通过其内的数据发射电感；同样的，在发射数据为0电平的时隙中，将步骤2.1)中发射芯片生成的矩形脉冲波从负端到正端方向全部的通过其内的数据发射电感；
2.3)：接收芯片将接收芯片时钟通过压控时钟延迟器，使接收芯片内部的延迟时钟上升沿同步至其数据接收电感上的感生电压的第一次与第二次突变点之间；受此同步延迟时钟控制的接收芯片的钟控动态比较器判断数据接收电感两端差分感生电压的正负性，输出模拟信号的比较结果；将接收芯片的钟控动态比较器输出的模拟信号送入接收芯片的锁存器，输出数字信号，即为接收芯片接收到的数据信号。
优选的，当数据信号从母片数据发射模块向子片数据接收模块的发送时，步骤2.1)中的发射芯片时钟为输入母片的外部***时钟；步骤2.3)中的接收芯片时钟为步骤1)中子片恢复出的矩形波***时钟；
当数据信号从子片数据发射模块向母片数据接收模块的发送时，步骤2.1)中的发射芯片时钟为步骤1)中子片恢复出的矩形波***时钟；步骤2.3)中的接收芯片时钟为输入母片的外部***时钟。
本发明的有益效果是：
1)本发明利用硅介质中的磁耦合原理，可以实现三维堆叠的芯片在垂直方向上进行多层芯片间的无线时钟同步与数据通信。本发明利用片上平面螺旋电感，兼容标准CMOS工艺，提高了集成度，易于部署，同时降低了对堆叠芯片的装配精度的要求，提高了***层叠错位、环境温度与机械震动的鲁棒性。
2)本发明使用脉冲调制，避免发射电感上长时间与大电流通过，极大的降低了***的功耗与发热，便于高性能、高能效计算***的大规模部署，并能兼容于各种严格功耗与散热要求的高性能嵌入式、边缘计算、可穿戴设备。
3)本发明采用全比特调制，在数据信号电平长时间不跳变的情况下，仍能稳定输出脉冲信号，防止相邻通道的串扰信号耦合到接收端电感而产生的误码。较已有报道，结构简单，抗干扰能力更强，误码率更低，通道密度更高，可以实现更高带宽的超低延迟三维堆叠片间低误码通信。
附图说明
图1是本发明结构的整体接口结构示意图。
图2是本发明时钟发射H桥结构示意图。
图3是本发明差分放大器结构示意图。
图4是本发明矩形波脉冲发生器、H桥控制电路、全比特调制H桥结构示意图。
图5是本发明钟控动态比较器、RS锁存器结构示意图。
图6是本发明无线片间通讯方法的一个实施例图。
图中：1.数据发射电感；2.时钟发射电感；3.数据接收电感；4.时钟收电感；
5.时钟发射H桥；6.差分放大器；7.矩形波脉冲发生器；8.H桥控制电路；9.全比特调制H桥；10.钟控动态比较器；11.RS锁存器。
具体实施方式
下面结合附图和具体实例对本发明做进一步说明。
如图1所示，本发明的接口结构包括一个母片和至少一个子片；母片和所有子片垂直堆叠；所述的子片包括时钟接收模块、数据发射模块、数据接收模块；所述母片包括时钟发射模块、数据发射模块、数据接收模块；所述的子片和母片上的数据发射模块完全相同，数据接收模块完全相同；且子片上的数据发射模块对应母片上的数据接收模块、子片上的数据接收模块对应母片上的数据发射模块；相互对应的数据发射模块和数据接收模块通过平行对齐的数据发射电感与数据接收电感在垂直方向上建立磁耦合关系传递电压信号。
参照图2和图3，本发明所述时钟发射模块包括时钟发射电感2与时钟发射H桥5；所述时钟接收模块包括时钟接收电感4、差分放大器6与时钟输出缓冲器链；时钟发射模块和时钟接收模块通过平行对齐的时钟发射电感2与时钟接收电感4在垂直方向上建立磁耦合关系传递电压信号；时钟发射电感2连接至时钟发射H桥5的输出端，外部***时钟输入至时钟发射H桥5输入端；时钟接收电感4连接至差分放大器6的输入端，被差分放大器6放大后的信号输出至时钟输出缓冲器链。
参照图4，本发明所述数据发射模块包括矩形波脉冲生成器7、全比特数据调制器和数据发射电感1；其中，全比特数据调制器包括H桥控制器8与全比特H桥9；参照图5，数据接收模块包括数据接收电感3、压控时钟延迟器、钟控动态比较器10与RS锁存器11；数据发射电感1连接在全比特数据调制器输出端，矩形波脉冲生成器7生成的脉冲与待传输的数据信号输入至全比特数据调制器；时钟接收模块的输出连接至压控时钟延迟器，压控时钟延迟器的输出延迟时钟信号与数据接收电感3接收到的信号共同输出至钟控动态比较器10；钟控动态比较器10连接到RS锁存器11，输出恢复数据信号。
在本发明的每一层芯片内，数据与时钟通道间保持一定间距。
作为本发明的优选方案，所述的数据发射电感(1)、数据接收电感(3)、时钟发射电感(2)、时钟接收电感(4)为使用芯片顶层金属制作，数据发射电感(1)、数据接收电感(3)、时钟发射电感(2)、时钟接收电感(4)为自谐振频率高于发射频率的矩形或者八边形平面螺旋电感。
如图2所示，时钟发射H桥电路包含对称的反相器对。时钟发射电感的两端分别连接在时钟发射H桥电路的反相器对的输出端。反相器对由一对差分的***时钟驱动；在本发明的一个实施例中，时钟接收电感连接至有源负载差动对放大器的输入端，差动对的输出端经由输出缓冲反相器链后输出；***时钟输入至矩形波脉冲生成器，生成的矩形波脉冲信号与待发射二进制数据被送入H桥控制电路，H桥控制电路将生成的数字控制信号送至全比特调制H桥的4个控制栅极。发射电感两端分别连接在全比特调制H桥两臂的漏极输出；矩形波脉冲生成电路输出与输入时钟同频率的占空比为20％的矩形波脉冲。输入时钟与经过反相器延迟链后的输入时钟共同连接至一个与非门并输出所述矩形波脉冲；全比特调制H桥，由两对完全对称的漏极连接在一起的PMOS与NMOS组成，其中PMOS的源极连接至电源，NMOS的源极连接至地；H桥控制电路连接至全比特调制H桥的左右两臂PMOS与NMOS的4个栅极输入端。待发射数据信号通过反相器输入左臂的PMOS栅极；待发射数据信号直接连接至右臂的PMOS栅极；待发射数据信号与生成的矩形波脉冲经由一个或非门后输出至左臂的NMOS栅极；待发射数据信号的相反信号与生成的矩形波脉冲的相反信号经由一个或非门后输出至右臂的NMOS栅极。接收端电感两端分别连接至钟控动态比较器的两个比较输入端。经由上述时钟接收模块输出的恢复时钟连接至压控延迟电路，并输出同步时钟至钟控动态比较器的时钟输入端。钟控动态比较器的模块的差分输出连接至RS锁存器并输出为二进制接收数据。钟控动态比较器为在一个比较周期内经由时钟控制进行预充电-比较流程的高速比较器。本发明的实施例中采用了良好直流输入偏置的Strong-Arm动态比较器。
作为本发明的优选方案，所述的压控时钟延迟器为电压控制延迟时间或相位，但不改变信号频率和占空比的延迟电路。在本发明的一个实施例中，采用了压控电流源驱动的反相器链与输出缓冲器组成的压控延迟电路。
作为本发明的优选方案，所述的钟控动态比较器10为在一个经由时钟高低电平控制的工作周期内进行预充电状态、比较状态流程的差分输入的高速比较器；所述的钟控动态比较器输出差分电平的极性与大小与处于比较状态的输入差分信号的幅度差极性与大小呈正相关。
如图2所示，本发明提供了一种应用所述接口结构的基于磁耦合的三维堆叠片间无线通讯方法，其包括以下步骤：
步骤1)：将外部***时钟信号输入至母片时钟发射H桥5，子片的时钟接收电感4感应出与母片***时钟同频率的周期电压信号，此信号经由子片的差分放大器6放大之后，恢复出矩形波***时钟；
步骤2)：数据信号能够从母片数据发射模块向子片数据接收模块的发送，也能够从子片数据发射模块向母片数据接收模块的发送；将发射数据的母片或子片称为发射芯片，将接收数据的子片或母片称为接收芯片，
数据信号发送的过程包括如下：
2.1)发射芯片的数据发射模块使用发射芯片时钟生成频率与发射芯片时钟相同的占空比小于50％的矩形脉冲波；
2.2)：在待发射数据为高电平的时隙中，发射芯片的数据发射模块将步骤2.1)中发射芯片生成的矩形脉冲波从正端到负端方向全部的通过其内的数据发射电感1；同样的，在发射数据为0电平的时隙中，将步骤2.1)中发射芯片生成的矩形脉冲波从负端到正端方向全部的通过其内的数据发射电感3；
2.3)：接收芯片将接收芯片时钟通过压控时钟延迟器，使接收芯片内部的延迟时钟上升沿同步至其数据接收电感3上的感生电压的第一次与第二次突变点之间；受此同步延迟时钟控制的接收芯片的钟控动态比较器10判断数据接收电感3两端差分感生电压的正负性，输出模拟信号的比较结果；将接收芯片的钟控动态比较器10输出的模拟信号送入接收芯片的RS锁存器11，输出数字信号，即为接收芯片接收到的数据信号。
需要说明的是，当数据信号从母片数据发射模块向子片数据接收模块的发送时，步骤2.1)中的发射芯片时钟为输入母片的外部***时钟；步骤2.3)中的接收芯片时钟为步骤1)中子片恢复出的矩形波***时钟。
而当数据信号从子片数据发射模块向母片数据接收模块的发送时，步骤2.1)中的发射芯片时钟为步骤1)中子片恢复出的矩形波***时钟；步骤2.3)中的接收芯片时钟为输入母片的外部***时钟。
片上平面螺旋电感的模型可以近似的认为是一个理想电感L与一个小电阻R串联后与一个电容C的并联复合体。H桥的一个导通回路可视为两个理想开关与两个开关MOS管内阻的串联，设开关管内阻和为Ron。当发射数据高电平时，一个矩形脉冲波周期T内，规定数据发射电感及与开关管内阻的两端的电压极性为:
VL＝Vcc[u(t)-u(t-t0)]
0≤t<T
其中u(t)为阶跃函数，t0为矩形波脉冲的高电平时间。
Figure BDA0004012352980000061
因此不考虑数据接收电感对发射电感影响的条件下，数据发射电感流经的电流可以近似的描述为：
Figure BDA0004012352980000062
一般地，在数据发射频率远小于发射电感自谐振频率的情况下，公式中的C可忽略，此时串联的Ron与R在计算电流时可合并为Req：
即
Figure BDA0004012352980000071
反变换得到：
Figure BDA0004012352980000072
当数据收发电感完全相同,耦合系数为k，数据接收电感两端感应电压为：
Figure BDA0004012352980000073
同理可得，在发射数据0时，数接收电感两端电压极性为
Figure BDA0004012352980000074
考虑电路的非理想性因素与连续性原理，上述公式实际描述了：当发射数据1时，接收感生电压在0时刻实际表现为快速上升至最高正电平，0-t0时刻表现为缓慢衰减的正电平，t0点电平实际表现为从正电平快速下跌至最低负电平，t0以后，表现为缓慢衰减的负电平；同理可得发射数据0时，接收感生电压在0时刻实际表现为快速下降至最低负电平，0-t0时刻表现为缓慢衰减的负电平，t0点电平实际表现为从负电平快速上升至最高正电平，t0以后，表现为缓慢衰减的正电平。因此考察0到t0时刻的接收感生电压的正负性，可以对解调出发射数据。
以下结合一个具体实施案例对本发明的方法进行说明，包括以下步骤：
步骤1)：发射芯片将内部的1GHz的***时钟信号及其相反信号分别输入至一对反相器构成的时钟发射H桥电路，时钟发射H桥电路驱动时钟发射电感发射至接收芯片的时钟接收电感，感应出与发射芯片***时钟同频率的周期电压信号，此信号经由接收芯片的差分放大器放大之后，恢复出矩形波时钟供接收芯片内部电路使用。
步骤2)：发射芯片使用***时钟生成频域与***时钟相同的占空比20％的矩形脉冲。
步骤3)：发射芯片在发射数据为1(高电平)的时隙中，将步骤2中生成的矩形脉冲波从数据发射电感的正端到负端方向全部的通过数据发射电感。同样的，在发射数据为0(0电平)的时隙中，将步骤2中生成的矩形脉冲波从数据发射电感的负端到正端方向全部的通过数据发射电感。在先后发送数据1101001的实施例中，数据发射电感流经的电流随时间变化曲线被绘制在图2，此电流变化被可以描述为：
在发送1的1ns时隙
Figure BDA0004012352980000081
在发送0的1ns时隙
Figure BDA0004012352980000082
在此实施例中，Vcc＝1.2V,Req≈240Ω,L≈8nH,k≈0.5。
步骤4)：此实施例中的数据接收电感端电压被绘制在图6中，且数据接收电感端电压(假设极性)可以描述为：
发射数据为1时的任意一个1ns时隙内
Figure BDA0004012352980000083
当发射数据为0时的任意一个1ns时隙内
Figure BDA0004012352980000084
步骤5)：如图6所示的接收延迟时钟与接收电感端电压时序所示，将步骤1的恢复时钟通过压控延迟电路，使接收芯片内部的恢复延迟时钟上升沿同步至步骤4)中数据接收电感上感生电压的第一次与第二次突变点的中心位置。受此同步延迟时钟控制的动态比较器采样数据接收电感两端差分感生电压。将动态比较器输出的模拟信号送入RS锁存器，输出数字信号1101001，即为接收到的数据信号。

Claims (9)

1.一种基于磁耦合的三维堆叠片间无线通讯接口结构，其特征在于包括一个母片和至少一个子片；母片和所有子片垂直堆叠；所述的子片包括时钟接收模块、数据发射模块、数据接收模块；所述母片包括时钟发射模块、数据发射模块、数据接收模块；所述的子片和母片上的数据发射模块完全相同，数据接收模块完全相同；且子片上的数据发射模块对应母片上的数据接收模块、子片上的数据接收模块对应母片上的数据发射模块；相互对应的数据发射模块和数据接收模块通过平行对齐的数据发射电感与数据接收电感在垂直方向上建立磁耦合关系传递电压信号；
所述时钟发射模块包括时钟发射电感(2)与时钟发射H桥(5)；所述时钟接收模块包括时钟接收电感(4)、差分放大器(6)与时钟输出缓冲器链；时钟发射模块和时钟接收模块通过平行对齐的时钟发射电感(2)与时钟接收电感(4)在垂直方向上建立磁耦合关系传递电压信号；
时钟发射电感(2)连接至时钟发射H桥(5)的输出端，外部***时钟输入至时钟发射H桥(5)输入端；时钟接收电感(4)连接至差分放大器(6)的输入端，被差分放大器(6)放大后的信号输出至时钟输出缓冲器链；
数据发射模块包括矩形波脉冲生成器(7)、全比特数据调制器和数据发射电感(1)；其中，全比特数据调制器包括H桥控制器(8)与全比特H桥(9)；数据接收模块包括数据接收电感(3)、压控时钟延迟器、钟控动态比较器(10)与锁存器(11)；
数据发射电感(1)连接在全比特数据调制器输出端，矩形波脉冲生成器(7)生成的脉冲与待传输的数据信号输入至全比特数据调制器；时钟接收模块的输出连接至压控时钟延迟器，压控时钟延迟器的输出延迟时钟信号与数据接收电感(3)接收到的信号共同输出至钟控动态比较器(10)；钟控动态比较器(10)连接到锁存器(11)，输出恢复数据信号。
2.根据权利要求1所述的一种基于磁耦合的三维堆叠片间无线通讯接口结构，其特征在于所述的数据发射电感(1)、数据接收电感(3)、时钟发射电感(2)、时钟接收电感(4)为使用芯片顶层金属制作，数据发射电感(1)、数据接收电感(3)、时钟发射电感(2)、时钟接收电感(4)为自谐振频率高于发射频率的矩形或者八边形平面螺旋电感。
3.根据权利要求1所述的一种基于磁耦合的三维堆叠片间无线通讯接口结构，其特征在于所述的时钟发射H桥(5)为包含对称的反相器对；时钟发射电感的两端分别连接在时钟发射H桥的反相器对的输出端；反相器对由一对差分的矩形波***时钟驱动。
4.根据权利要求1所述的一种基于磁耦合的三维堆叠片间无线通讯接口结构，其特征在于所述的全比特H桥由两对完全对称的漏极连接在一起的PMOS与NMOS组成，其中PMOS的源极连接至电源，NMOS的源极连接至地；所述的H桥控制器(8)连接至全比特H桥(9)的左右两臂PMOS与NMOS的4个栅极输入端；待发射数据信号的互补信号输入左臂的PMOS栅极；待发射数据信号直接连接至右臂的PMOS栅极；待发射数据信号与矩形波脉冲生成器(7)生成的矩形波脉冲经由一个或非门后输出至左臂的NMOS栅极；待发射数据信号的相反信号与生成的矩形波脉冲的相反信号经由一个或非门后输出至右臂的NMOS栅极。
5.根据权利要求1所述的一种基于磁耦合的三维堆叠片间无线通讯接口结构，其特征在于所述的压控时钟延迟器为电压控制延迟时间或相位，但不改变信号频率和占空比的延迟电路。
6.根据权利要求1所述的一种基于磁耦合的三维堆叠片间无线通讯接口结构，其特征在于所述的钟控动态比较器(10)为在一个经由时钟高低电平控制的工作周期内进行预充电状态、比较状态流程的差分输入的高速比较器；所述的钟控动态比较器输出差分电平的极性与大小与处于比较状态的输入差分信号的幅度差极性与大小呈正相关。
7.一种应用于权利要求1-6任一所述接口结构的基于磁耦合的三维堆叠片间无线通讯方法，其特征在于，包括以下步骤：
步骤1)：将外部***时钟信号输入至母片时钟发射H桥(5)，子片的时钟接收电感(4)感应出与母片***时钟同频率的周期电压信号，此信号经由子片的差分放大器(6)放大之后，恢复出矩形波***时钟；
步骤2)：数据信号能够从母片数据发射模块向子片数据接收模块的发送，也能够从子片数据发射模块向母片数据接收模块的发送；将发射数据的母片或子片称为发射芯片，将接收数据的子片或母片称为接收芯片，数据信号发送的过程包括如下：
2.1)发射芯片的数据发射模块使用发射芯片时钟生成频率与发射芯片时钟相同的占空比小于50％的矩形脉冲波；
2.2)：在待发射数据为高电平的时隙中，发射芯片的数据发射模块将步骤2.1)中发射芯片生成的矩形脉冲波从正端到负端方向全部的通过其内的数据发射电感(1)；同样的，在发射数据为0电平的时隙中，将步骤2.1)中发射芯片生成的矩形脉冲波从负端到正端方向全部的通过其内的数据发射电感(3)；
2.3)：接收芯片将接收芯片时钟通过压控时钟延迟器，使接收芯片内部的延迟时钟上升沿同步至其数据接收电感(3)上的感生电压的第一次与第二次突变点之间；受此同步延迟时钟控制的接收芯片的钟控动态比较器(10)判断数据接收电感(3)两端差分感生电压的正负性，输出模拟信号的比较结果；将接收芯片的钟控动态比较器(10)输出的模拟信号送入接收芯片的锁存器(11)，输出数字信号，即为接收芯片接收到的数据信号。
8.根据权利要求7所述的一种基于磁耦合的三维堆叠片间无线通讯方法，其特征在于，当数据信号从母片数据发射模块向子片数据接收模块的发送时，步骤2.1)中的发射芯片时钟为输入母片的外部***时钟；步骤2.3)中的接收芯片时钟为步骤1)中子片恢复出的矩形波***时钟；
当数据信号从子片数据发射模块向母片数据接收模块的发送时，步骤2.1)中的发射芯片时钟为步骤1)中子片恢复出的矩形波***时钟；步骤2.3)中的接收芯片时钟为输入母片的外部***时钟。
9.根据权利要求7所述的一种基于磁耦合的三维堆叠片间无线通讯方法，其特征在于，数据发射电感(1)中流过的调制电流I(t)与数据接收电感(3)感应电压V(t)在一个矩形脉冲波周期内，通过以下公式进行描述：
Figure FDA0004012352970000031
Figure FDA0004012352970000032
其中，发射数据为高电平时，上述所有正负号取正，当发射数据为0电平时，上述所有正负号取负；供电电压为Vcc；数据发射电感、数据接收电感完全相同,耦合系数为k；数据发射电感、数据接收电感的模型认为是一个理想电感L与一个小电阻R串联复合体；全比特H桥的一个导通回路视为两个理想开关与两个开关MOS管内阻的串联，开关管内阻与电阻R的和为Req；步骤2.1)中发射芯片生成的矩形脉冲波周期为T，t0为此矩形脉冲波一个周期内的高电平时间长度。
CN202211658035.5A 2022-12-22 2022-12-22 一种基于磁耦合的三维堆叠片间无线通讯接口结构与通讯方法 Pending CN116074132A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211658035.5A CN116074132A (zh) 2022-12-22 2022-12-22 一种基于磁耦合的三维堆叠片间无线通讯接口结构与通讯方法
US18/393,698 US20240171209A1 (en) 2022-12-22 2023-12-22 Magnetic coupling-based inter-chip wireless communication interface structure and method for three-dimensional stacked chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211658035.5A CN116074132A (zh) 2022-12-22 2022-12-22 一种基于磁耦合的三维堆叠片间无线通讯接口结构与通讯方法

Publications (1)

Publication Number Publication Date
CN116074132A true CN116074132A (zh) 2023-05-05

Family

ID=86181297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211658035.5A Pending CN116074132A (zh) 2022-12-22 2022-12-22 一种基于磁耦合的三维堆叠片间无线通讯接口结构与通讯方法

Country Status (2)

Country Link
US (1) US20240171209A1 (zh)
CN (1) CN116074132A (zh)

Also Published As

Publication number Publication date
US20240171209A1 (en) 2024-05-23

Similar Documents

Publication Publication Date Title
US8477855B2 (en) Signal transmission system and semiconductor integrated circuit device
US8704609B2 (en) Electronic circuit
CN101404521B (zh) 主从式直流载波通信***及其控制方法
Miura et al. A high-speed inductive-coupling link with burst transmission
WO2005078795A1 (ja) 電子回路
US9455770B2 (en) Inductive-coupling system and method with compensation to prevent interference
CN103227621A (zh) 用于差分信令的数字驱动的电荷泵发射器
US20060256964A1 (en) Self-synchronized radio frequency interconnect for three-dimensional circuit integration
KR102048443B1 (ko) 근거리 무선 송수신 방법 및 장치
CN112994798B (zh) 一种用于高速光互连的pam4发射机驱动电路
CN116074132A (zh) 一种基于磁耦合的三维堆叠片间无线通讯接口结构与通讯方法
CN101964657B (zh) 低功耗usb电路
JP2006324525A (ja) 信号伝達方法
Miura et al. A 0.14 pJ/b inductive-coupling transceiver with digitally-controlled precise pulse shaping
CN100449935C (zh) 低电压差分信号环形压控振荡器
TW200411353A (en) Data receiving system
US9014295B1 (en) Methods and systems for power-efficient inductive chip-to-chip communications
CN103714374B (zh) A型非接触ic卡的解调电路
CN205792519U (zh) 一种数字信号隔离器
Wilson et al. Ground-referenced single-ended signaling: Applications for high-density, short-haul communication systems
JP2006325031A (ja) 信号伝達装置および信号伝達方法
Miura et al. Inductive coupled communications
Zhang et al. A 50% power reduction in inductive-coupling transceiver for 3D-stacked inter-chip data link
Kawai et al. A 4.7 Gb/s inductive coupling interposer with dual mode modem
Liu et al. A 107-pJ/bit 100-kb/s 0.18-$\mu\hbox {m} $ Capacitive-Coupling Transceiver With Data Edge Signaling and DC Power-Free Pulse Detector for Printable Communication Sheet

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination