CN116073823A - 一种基于开关电容的频率综合器 - Google Patents

一种基于开关电容的频率综合器 Download PDF

Info

Publication number
CN116073823A
CN116073823A CN202310266131.3A CN202310266131A CN116073823A CN 116073823 A CN116073823 A CN 116073823A CN 202310266131 A CN202310266131 A CN 202310266131A CN 116073823 A CN116073823 A CN 116073823A
Authority
CN
China
Prior art keywords
capacitor
switched
voltage
amplifier
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310266131.3A
Other languages
English (en)
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Mindmotion Microelectronics Co ltd
Original Assignee
Shanghai Mindmotion Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Mindmotion Microelectronics Co ltd filed Critical Shanghai Mindmotion Microelectronics Co ltd
Priority to CN202310266131.3A priority Critical patent/CN116073823A/zh
Publication of CN116073823A publication Critical patent/CN116073823A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H03B19/05—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source using non-linear capacitance, e.g. varactor diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明属于单片机技术领域，本发明提供了一种基于开关电容的频率综合器，包括：第一开关电容电路、第二开关电容电路、放大器、压控振荡器；所述第一开关电容电路与电源、所述放大器的同相端连接；所述第二开关电容电路与所述电源、所述放大器的反相端连接；所述放大器与所述压控振荡器连接；其中，通过控制所述第二开关电容电路中电容的数量，使得频率综合器合成产生输入时钟频率任意整数倍频的输出时钟。通过选取不同的开关电容数量，可以让本频率综合器合成产生输入时钟频率任意整数倍频的输出时钟。

Description

一种基于开关电容的频率综合器
技术领域
本发明涉及单片机技术领域，特别是涉及一种基于开关电容的频率综合器。
背景技术
频率综合器是现代通信***中的关键器件，能够为***提供高精度、高稳定度时钟。从20世纪30年代首次提出频率合成的概念以来，已经形成了3种基本的频率合成方法：直接频率合成、锁相频率合成、直接数字频率合成。三种频率合成方法各有特点，传统的PLL在低相位噪声和低杂散方面有其他两种方法所无法比拟的优点，但是它的缺点就是锁定时间较长，所以设计具有快速锁定功能的锁相环频率合成器是当今通信领域的一大挑战。
发明内容
本发明的目的是提供一种基于开关电容的频率综合器，能够解决上述问题。
本发明提供的技术方案如下：
在一些实施方式中，本发明提供一种基于开关电容的频率综合器，包括：
第一开关电容电路、第二开关电容电路、放大器、压控振荡器；
所述第一开关电容电路与电源、所述放大器的同相端连接；所述第二开关电容电路与所述电源、所述放大器的反相端连接；所述放大器与所述压控振荡器连接；
其中，通过控制所述第二开关电容电路中电容的数量，使得频率综合器合成产生输入时钟频率任意整数倍频的输出时钟。
在一些实施方式中，所述第一开关电容电路，与第一参考电流源、第一输出时钟端连接，用于接收所述第一输出时钟端输入的第一输出时钟进行所述第一开关电容电路中电容的充放电，输出第一电压至所述放大器。
在一些实施方式中，所述第二开关电容电路，包括：
第一电容、第一开关、第二开关；所述第一电容与所述第一开关连接至所述第一参考电流源，并与所述第二开关并联。
在一些实施方式中，所述第一电压为：
；
其中，为所述第一参考电流源输出的参考电流；为所述第一电容的电容；为第一输出时钟。
在一些实施方式中，所述第二开关电容电路，与第二参考电流源、第二输出时钟端连接，用于接收所述第二输出时钟端输入的第二输出时钟进行所述第二开关电容电路中电容的充放电，输出第二电压至所述放大器。
在一些实施方式中，所述第二开关电容电路，包括：
多个第二电容、多个第三开关、多个第四开关；所述第二电容与所述第三开关连接至所述第二参考电流源，并与所述第四开关并联。
在一些实施方式中，所述第二电压为：
；
为所述第二参考电流源输出的参考电流；为所述第二电容；为第二输出时钟。
在一些实施方式中，所述放大器用于放大器对所述第一电压和所述第二电压的压差进行放大并调节所述压控振荡器的输出时钟频率，通过负反馈的作用使得稳定状态下所述第一电压等于所述第二电压。
在一些实施方式中，还包括：
当所述第二开关电容电路中各个电容值相等时，，其中N为开关电容的数量，为输出时钟频率，为参考时钟频率。
在一些实施方式中，还包括：
低通滤波器，与所述放大器、所述压控振荡器连接，用于稳定前级放大器的波形输出。
本发明提供的一种基于开关电容的频率综合器至少具有以下有益效果：
通过选取不同的开关电容数量，可以让本频率综合器合成产生输入时钟频率任意整数倍频的输出时钟。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对一种基于开关电容的频率综合器的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是本发明中一种基于开关电容的频率综合器第一个实施例的示意图；
图2是本发明中一种基于开关电容的频率综合器的第二个实施例的示意图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
在一个实施例中，如图1所示，本发明提供一种基于开关电容的频率综合器，包括：
第一开关电容电路100、第二开关电容电路200、放大器300、压控振荡器400；
所述第一开关电容电路与电源、所述放大器的同相端连接；所述第二开关电容电路与所述电源、所述放大器的反相端连接；所述放大器与所述压控振荡器连接；
其中，通过控制所述第二开关电容电路中电容的数量，使得频率综合器合成产生输入时钟频率任意整数倍频的输出时钟。
在一个实施例中，所述第一开关电容电路，与第一参考电流源、第一输出时钟端连接，用于接收所述第一输出时钟端输入的第一输出时钟进行所述第一开关电容电路中电容的充放电，输出第一电压至所述放大器。
在一个实施例中，所述第二开关电容电路，包括：
第一电容、第一开关、第二开关；所述第一电容与所述第一开关连接至所述第一参考电流源，并与所述第二开关并联。
在本实施例中，如图2所示，第一电容C0与所述第一开关S01连接至所述第一参考电流源，并与所述第二开关S02并联。
在一个实施例中，所述第一电压为：
；
其中，为所述第一参考电流源输出的参考电流；为所述第一电容的电容；为第一输出时钟。
在一个实施例中，所述第二开关电容电路，与第二参考电流源、第二输出时钟端连接，用于接收所述第二输出时钟端输入的第二输出时钟进行所述第二开关电容电路中电容的充放电，输出第二电压至所述放大器。
在本实施例中，如图2所示，第二开关电容电路，与第二参考电流源B、第二输出时钟端连接，用于接收所述第二输出时钟端输入的第二输出时钟进行所述第二开关电容电路中电容的充放电，输出第二电压V2至所述放大器Av。
在一个实施例中，所述第二开关电容电路，包括：
多个第二电容、多个第三开关、多个第四开关；所述第二电容与所述第三开关连接至所述第二参考电流源，并与所述第四开关并联。
在本实施例中，如图2所示，多个第二电容（），多个第三开关（S11~SN1），多个第四开关（S12~SN2）。
在一个实施例中，所述第二电压为：
；
为所述第二参考电流源输出的参考电流；为所述第二电容；为第二输出时钟。
在一个实施例中，所述放大器用于放大器对所述第一电压和所述第二电压的压差进行放大并调节所述压控振荡器的输出时钟频率，通过负反馈的作用使得稳定状态下所述第一电压等于所述第二电压。
在一个实施例中，还包括：
当所述第二开关电容电路中各个电容值相等时，；
其中，N为开关电容的数量，为输出时钟频率，为参考时钟频率。
在一个实施例中，还包括：
低通滤波器，与所述放大器、所述压控振荡器连接，用于稳定前级放大器的波形输出。
在一个实施例中，如图2所示，本发明提供一种新的基于开关电容的频率综合器设计，在该设计中，输出时钟通过控制开关S01/S02交替闭合/断开，对电容C0进行充/放电；同时，输入时钟通过控制N组开关S11/S12, … , SN1/SN2交替闭合/断开，对电容C1, … ,CN进行充/放电。于是，V1、V2的平均电压分别为：
；
；
放大器Av对V1、V2的电压之差进行放大并调节压控振荡器VCO的输出时钟频率，通过负反馈的作用最终使得稳定状态下V1=V2。
于是，如果控制电容C0, C1, …, CN的容值，使得C0=C1= … =CN，那么与之间的关系符合如下公式：
；
其中，N为开关电容的数量。
在本实施例中，通过选取不同的开关电容数量，可以让本频率综合器合成产生输入时钟频率任意整数倍频的输出时钟。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述或记载的部分，可以参见其他实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
在本申请所提供的实施例中，应该理解到，所揭露的***，可以通过其他的方式实现。示例性的，以上所描述的实施例仅仅是示意性的，示例性的，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，示例性的，多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性、机械或其他的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可能集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种基于开关电容的频率综合器，其特征在于，包括：第一开关电容电路、第二开关电容电路、放大器、压控振荡器；
所述第一开关电容电路与电源、所述放大器的同相端连接；所述第二开关电容电路与所述电源、所述放大器的反相端连接；所述放大器与所述压控振荡器连接；
其中，通过控制所述第二开关电容电路中电容的数量，使得频率综合器合成产生输入时钟频率任意整数倍频的输出时钟。
2.根据权利要求1所述的基于开关电容的频率综合器，其特征在于，所述第一开关电容电路，与第一参考电流源、第一输出时钟端连接，用于接收所述第一输出时钟端输入的第一输出时钟进行所述第一开关电容电路中电容的充放电，输出第一电压至所述放大器。
3.根据权利要求2所述的基于开关电容的频率综合器，其特征在于，所述第二开关电容电路，包括：
第一电容、第一开关、第二开关；所述第一电容与所述第一开关连接至所述第一参考电流源，并与所述第二开关并联。
4.根据权利要求3所述的基于开关电容的频率综合器，其特征在于，所述第一电压为：
；
其中，为所述第一参考电流源输出的参考电流；C0为所述第一电容的电容；为第一输出时钟。
5.根据权利要求4所述的基于开关电容的频率综合器，其特征在于，所述第二开关电容电路，与第二参考电流源、第二输出时钟端连接，用于接收所述第二输出时钟端输入的第二输出时钟进行所述第二开关电容电路中电容的充放电，输出第二电压至所述放大器。
6.根据权利要求5所述的基于开关电容的频率综合器，其特征在于，所述第二开关电容电路，包括：
多个第二电容、多个第三开关、多个第四开关；所述第二电容与所述第三开关连接至所述第二参考电流源，并与所述第四开关并联。
7.根据权利要求6所述的基于开关电容的频率综合器，其特征在于，所述第二电压为：
；
为所述第二参考电流源输出的参考电流；为所述第二电容；为第二输出时钟。
8.根据权利要求7所述的基于开关电容的频率综合器，其特征在于，所述放大器用于放大器对所述第一电压和所述第二电压的压差进行放大并调节所述压控振荡器的输出时钟频率，通过负反馈的作用使得稳定状态下所述第一电压等于所述第二电压。
9.根据权利要求8所述的基于开关电容的频率综合器，其特征在于，还包括：当所述第二开关电容电路中各个电容值相等时，，其中N为开关电容的数量，为输出时钟频率，为参考时钟频率。
10.根据权利要求1~9中任一项所述的基于开关电容的频率综合器，其特征在于，还包括：
低通滤波器，与所述放大器、所述压控振荡器连接，用于稳定前级放大器的波形输出。
CN202310266131.3A 2023-03-20 2023-03-20 一种基于开关电容的频率综合器 Pending CN116073823A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310266131.3A CN116073823A (zh) 2023-03-20 2023-03-20 一种基于开关电容的频率综合器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310266131.3A CN116073823A (zh) 2023-03-20 2023-03-20 一种基于开关电容的频率综合器

Publications (1)

Publication Number Publication Date
CN116073823A true CN116073823A (zh) 2023-05-05

Family

ID=86175246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310266131.3A Pending CN116073823A (zh) 2023-03-20 2023-03-20 一种基于开关电容的频率综合器

Country Status (1)

Country Link
CN (1) CN116073823A (zh)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4353030A (en) * 1979-09-10 1982-10-05 Hitachi, Ltd. Pulse frequency multiplier circuit
US4829268A (en) * 1988-05-12 1989-05-09 Hughes Aircraft Company Loop filter for frequency multiplying phase locked loop
JP2005236431A (ja) * 2004-02-17 2005-09-02 Matsushita Electric Ind Co Ltd 周波数シンセサイザー
CN1731681A (zh) * 2005-08-12 2006-02-08 北京大学 双环路频率综合器和粗调环路的调谐方法
CN1859008A (zh) * 2006-06-01 2006-11-08 张海清 锁相环频率合成器开关电容的自动调节方法及电路
US20080246473A1 (en) * 2004-12-15 2008-10-09 Gilles Masson Frequency Doubler Device
CN101814917A (zh) * 2009-02-19 2010-08-25 中国科学院微电子研究所 可实现频段选择的自校正锁相环频率综合器
US20100271140A1 (en) * 2009-04-26 2010-10-28 Qualcomm Incorporated Supply-Regulated Phase-Locked Loop (PLL) and Method of Using
CN203813763U (zh) * 2014-04-18 2014-09-03 四川和芯微电子股份有限公司 频率锁定***
US20150180483A1 (en) * 2013-12-23 2015-06-25 Infineon Technologies Ag Oscillator Devices and Methods
CN108123715A (zh) * 2017-12-19 2018-06-05 四川和芯微电子股份有限公司 倍频电路
CN108259006A (zh) * 2018-01-31 2018-07-06 深圳骏通微集成电路设计有限公司 一种二倍频实现装置及方法
US20180212611A1 (en) * 2017-01-24 2018-07-26 Intel Corporation Apparatus and method for generating stable reference current
CN111726106A (zh) * 2020-06-19 2020-09-29 东南大学 一种双反馈环路张弛振荡器
CN114157240A (zh) * 2021-11-04 2022-03-08 上海川土微电子有限公司 一种振荡器电路
CN114204918A (zh) * 2020-09-17 2022-03-18 圣邦微电子（北京）股份有限公司 一种振荡器

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4353030A (en) * 1979-09-10 1982-10-05 Hitachi, Ltd. Pulse frequency multiplier circuit
US4829268A (en) * 1988-05-12 1989-05-09 Hughes Aircraft Company Loop filter for frequency multiplying phase locked loop
JP2005236431A (ja) * 2004-02-17 2005-09-02 Matsushita Electric Ind Co Ltd 周波数シンセサイザー
US20080246473A1 (en) * 2004-12-15 2008-10-09 Gilles Masson Frequency Doubler Device
CN1731681A (zh) * 2005-08-12 2006-02-08 北京大学 双环路频率综合器和粗调环路的调谐方法
CN1859008A (zh) * 2006-06-01 2006-11-08 张海清 锁相环频率合成器开关电容的自动调节方法及电路
CN101814917A (zh) * 2009-02-19 2010-08-25 中国科学院微电子研究所 可实现频段选择的自校正锁相环频率综合器
US20100271140A1 (en) * 2009-04-26 2010-10-28 Qualcomm Incorporated Supply-Regulated Phase-Locked Loop (PLL) and Method of Using
US20150180483A1 (en) * 2013-12-23 2015-06-25 Infineon Technologies Ag Oscillator Devices and Methods
CN203813763U (zh) * 2014-04-18 2014-09-03 四川和芯微电子股份有限公司 频率锁定***
US20180212611A1 (en) * 2017-01-24 2018-07-26 Intel Corporation Apparatus and method for generating stable reference current
CN108123715A (zh) * 2017-12-19 2018-06-05 四川和芯微电子股份有限公司 倍频电路
CN108259006A (zh) * 2018-01-31 2018-07-06 深圳骏通微集成电路设计有限公司 一种二倍频实现装置及方法
CN111726106A (zh) * 2020-06-19 2020-09-29 东南大学 一种双反馈环路张弛振荡器
CN114204918A (zh) * 2020-09-17 2022-03-18 圣邦微电子（北京）股份有限公司 一种振荡器
CN114157240A (zh) * 2021-11-04 2022-03-08 上海川土微电子有限公司 一种振荡器电路

Similar Documents

Publication Publication Date Title
EP1609243A1 (en) Method and system of jitter compensation
US8008955B2 (en) Semiconductor device
KR100880422B1 (ko) 분수 보상방법을 갖는 분수분주 주파수 합성기
US7151398B2 (en) Clock signal generators having programmable full-period clock skew control
US6897796B2 (en) Sigma-delta converter arrangement
CN101622788A (zh) Pll频率合成器
US6608529B2 (en) Frequency synthesis apparatus, systems, and methods
CN1171653A (zh) 频率合成器
CN102075181B (zh) 频率合成器及锁频环
WO2009109603A1 (en) Charge transfer in a phase-locked loop
CN116073823A (zh) 一种基于开关电容的频率综合器
EP4175180A1 (en) Circuitry and methods for fractional division of high-frequency clock signals
CN217307668U (zh) 时钟产生电路及图像传感器
JP2002100985A (ja) 多段周波数合成器の高解像度周波数調整方法及び装置
CN110506394B (zh) 频率产生器
CN101944912B (zh) 一种单晶振电子设备及确定分频系数的方法
CN214101352U (zh) 无参考时钟的时钟电路和芯片
CN214101326U (zh) 基于峰值检测的时钟电路和芯片
CN116647233B (zh) 一种降低不同分频比相位差的多模分频器、锁相环及芯片
CN216209853U (zh) 雷达信号细微特征分析通用模块
CN217116068U (zh) 一种改善小步进频率源整数边界杂散的装置
CN116707524B (zh) 应用于16Gbps及以上接口技术的锁相环电路
CN220087264U (zh) 开关电容滤波器、锁相环电路和电子设备
EP4266583A1 (en) Phase locked loop circuit, electronic circuit arrangement and electronic apparatus
CN117081587B (zh) 一种锁相环、芯片及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20230505