CN116031232A - 封装载板、其制备方法、线路基板、封装结构及电子设备 - Google Patents

封装载板、其制备方法、线路基板、封装结构及电子设备 Download PDF

Info

Publication number
CN116031232A
CN116031232A CN202111536692.8A CN202111536692A CN116031232A CN 116031232 A CN116031232 A CN 116031232A CN 202111536692 A CN202111536692 A CN 202111536692A CN 116031232 A CN116031232 A CN 116031232A
Authority
CN
China
Prior art keywords
dielectric layer
layer
circuit
circuit substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111536692.8A
Other languages
English (en)
Inventor
李志海
郭钜添
解松林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to PCT/CN2022/113348 priority Critical patent/WO2023071446A1/zh
Publication of CN116031232A publication Critical patent/CN116031232A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请公开了一种封装载板、其制备方法、线路基板、封装结构及电子设备。其中，该封装载板包括：第一线路层，第一线路层包括第一介电层和填充于第一介电层的镂空区域内的金属走线；层叠于第一线路层上的叠层结构，叠层结构包括：依次层叠设置的第二介电层、第二线路层和第三介电层，贯穿第三介电层、第二线路层和第二介电层的过孔，以及填充于过孔中的导电材料；第二线路层包括第四介电层和填充于第四介电层的镂空区域内的金属走线，且过孔贯穿第二线路层的金属走线；第一线路层和与其相邻的叠层结构中的第二线路层通过导电材料电连接。用于实现一种线路精度高且成本低的封装载板。

Description

封装载板、其制备方法、线路基板、封装结构及电子设备
相关申请的交叉引用
本申请要求在2021年10月27日提交中华人民共和国知识产权局、申请号为202111258938.X、发明名称为“一种封装结构”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请涉及半导体封装技术领域，尤指一种封装载板、其制备方法、线路基板、封装结构及电子设备。
背景技术
封装载板作为是芯片封装的重要组成部分，随着摩尔定律的持续演进，晶圆的工艺要求越来越高，相应的，对封装载板内层线路的加工精度也越来越精密。目前，制作封装载板常用的工艺方法有减成法工艺、改进型半加成法(Modified Semi-Additive Process，MSAP)工艺和半加成法(Semi-Additive Process，SAP)工艺等。其中，减成法工艺形成封装载板的过程如图1所示，在载板01上层压介电层02和铜箔03，然后依次进行钻孔、化学镀铜04、光刻胶05曝光显影、电镀铜06，去光刻胶05、闪蚀部分铜箔03和化学镀的铜04之后获得线路图形。但是，减成法工艺使用的铜箔03较厚，最终刻蚀较厚铜层时线路精度有限，且在光刻过程中，光刻胶在显影后侧壁容易出现倾斜，从而影响线路精度，因此减成法工艺形成的封装载板，通常线宽/线距可以达到40μm左右。MSAP工艺形成封装载板的过程同样如图1所示，与减成法工艺的区别在于使用的是约3μm的超薄铜箔，可以避免光刻较厚铜层导致的线路精度问题，提升了线路精度。但是缺点是超薄铜箔较贵，线路精度依然会受光刻胶曝光显影因素影响，通常线宽/线距可以达到20μm左右。SAP工艺形成封装载板的过程如图2所示，相比MSAP工艺则省去了超薄铜箔，直接在介电层02上化学镀铜04，铜层更薄，进一步提升了线路精度，但是要在介电层02上直接进行化学镀铜04，且满足结合力，介电层02必须使用特殊的材料，成本较高，且线路精度依然会受光刻胶曝光显影因素影响，通常线宽/线距可以达到10μm左右。
因此，提供一种线路精度高且成本低的封装载板是本领域技术人员亟需解决的技术问题。
发明内容
本申请提供了一种封装载板、其制备方法、线路基板、封装结构及电子设备，用于提供一种线路精度高且成本低的封装载板。
第一方面，本申请提供一种线路基板的制备方法，该制备方法可以包括以下步骤：提供一载板，该载板具有相对设置的两个表面；在该载板的两个表面的至少一个表面上形成金属层；在各金属层远离载板一侧形成第一介电层；采用激光烧蚀工艺在第一介电层中形成多个镂空区域；然后在第一介电层的各镂空区域内形成金属走线。在采用该制备方法所形成的线路基板中，由于金属走线是形成于第一介电层中的镂空区域中的，因此镂空区域的精度决定了线路基板中的金属走线的精度，而第一介电层中的镂空区域是采用激光烧蚀工艺形成的，相比采用光刻工艺形成镂空区域可以避免精度受光刻胶曝光显影因素影响，因此可以制备线路精度更高的线路基板。在具体实施时，可以使线宽(金属走线的宽度)/线距(金属走线之间的最小间距)达到10μm以下。
需要说明的是，在本申请实施例提供的线路基板的制备方法中，当在载板的两个表面上均形成有金属层、第一介电层、镂空区域和金属走线时，本申请对在两个表面上形成膜层的顺序不作限定，只要保证在每一个表面上形成的膜层的顺序为：金属层、第一介电层、镂空区域和金属走线就可以。示例性的，本申请可以先在其中一个表面上依次形成金属层、第一介电层、镂空区域和金属走线，然后再在另一个表面上依次形成金属层、第一介电层、镂空区域和金属走线；当然也可以是两个表面上的膜层交替形成。
在具体实施时，本申请对载板的材料和形状不作限定，载板用于承载后续形成的膜层。
本申请对金属层的材料不作限定，可以为金、银、铜、铂、锡等。在具体实施时，金属层可以通过压合工艺、沉积工艺等方法形成在载板的表面。
示例性的，金属层可以为铜箔层，铜箔层可以采用压合工艺形成在载板的表面上。
在具体实施时，第一介电层可以采用半固化的材料通过压合工艺或者涂覆工艺形成在金属层上。
示例性的，第一介电层的材料可以是包含双马来酰亚胺三嗪树脂、聚芳酞胺纤维、环氧树脂、聚苯醚或玻璃纤维中至少一种的材料，在此不作限定。
本申请对第一介电层的厚度不作限定，可以根据实际需求进行设计。一般来说，第一介电层的厚度越薄，后续采用激光烧蚀工艺形成的镂空区域的精度越高。
本申请中对镂空区域的形状不作限定，第一介电层中镂空区域的形状可以为孔状、线状或槽状等，具体根据所需要的金属走线的图形进行设计。
本申请对金属走线的材料不作限定，例如，金属走线的材料可以为金、银、铜、铂、锡等。
本申请对形成金属走线的方式同样不作限定。示例性的，由于第一介电层下方设置有金属层，因此可以采用电镀方式直接在第一介电层的各镂空区域内形成金属走线。这样，既可以免去常规化学镀的步骤，又不必使用特殊的材料，因此采用常规工艺和常规材料就可以实现，成本较低。
第二方面，本申请还提供了一种线路基板，该线路基板可以包括：具有相对设置的两个表面的载板；位于该两个表面中的至少一个表面上的金属层；位于各金属层远离载板一侧的第一介电层，且第一介电层中具有多个镂空区域；填充于第一介电层的各镂空区域内的金属走线。由于该线路基板解决问题的原理与前述一种线路基板的制备方法相似，因此该线路基板的实施可以参见前述线路基板的制备方法的实施，重复之处不再赘述。
在该线路基板中，由于金属走线填充于第一介电层中的镂空区域中，镂空区域的精度决定了线路基板中的金属走线精度，而第一介电层中的镂空区域可以采用激光烧蚀工艺形成，相比采用光刻工艺形成镂空区域可以避免精度受光刻胶曝光显影因素影响，因此该线路基板的线路精度可以更高。
进一步地，由于本申请提供的线路基板的线路精度比较高，因此可以采用上述线路基板制备高精度的封装载板。
第三方面，本申请还提供了一种封装载板的制备方法，该制备方法可以包括以下步骤：
步骤S201、提供两个本申请上述第二方面中提供的线路基板，且各线路基板中均包括一层所述金属层和一层所述第一介电层；两个所述线路基板中，其中一个线路基板为第一线路基板，另一个线路基板为第二线路基板。在具体实施时，第一线路基板和第二线路基板中相同命名的膜层的材料可以相同，也可以不同，例如第一线路基板中的第一介电层的材料和第二线路基板中第一介电层的材料性可以相同，也可以不相同，在此不作限定。但是在实际生产中，一般会在一个大的载板上同时形成多个线路基板，然后进行切割形成多个独立的线路基板，这样不同线路基板中相同命名的膜层的材料是相同的。
步骤S202、在第一线路基板和第二线路基板之间压合第二介电层，且第一线路基板的载板和第二线路基板的载板均位于远离第二介电层一侧，即第一线路基板的金属走线一侧与第二线路基板的金属走线一侧相对设置。
在具体实施时，第二介电层的材料可以是包含双马来酰亚胺三嗪树脂、聚芳酞胺纤维、环氧树脂、聚苯醚或玻璃纤维中至少一种的材料，在此不作限定。
示例性，为了提高相邻介电层之间材料的一致性，第二介电层的材料可以与第一线路基板中第一介电层的材料以及第二线路基板中第一介电层的材料均相同。
步骤S203、去除第二线路基板中的载板和金属层。
步骤S204、在第二线路基板的第一介电层远离第二介电层一侧形成第三介电层。
在具体实施时，第三介电层可以采用半固化的材料通过压合工艺或者涂覆工艺形成在金属层上。
示例性的，第三介电层的材料可以是包含双马来酰亚胺三嗪树脂、聚芳酞胺纤维、环氧树脂、聚苯醚或玻璃纤维中至少一种的材料，在此不作限定。
本申请对第三介电层的厚度不作限定，可以根据实际需求进行设计。一般来说，第三介电层的厚度越薄，后续采用激光烧蚀工艺形成的镂空区域的精度越高。
步骤S205、通过激光烧蚀工艺形成贯穿第三介电层、第二线路基板中的金属走线以及第二介电层的过孔。
在本申请中，由于过孔需要贯穿第三介电层、第二线路基板中的金属走线、以及第二介电层，过孔需要贯穿的膜层的厚度越薄，越有利于精度的提高。因此，可以根据实际产品的性能需求，设置第三介电层、第二介电层以及第一介电层的厚度，尽量使其比较薄。
步骤S206、在过孔中形成导电材料，以使第一线路基板中的金属走线与第二线路基板中的金属走线电连接。
本申请对过孔中的导电材料不作限定，例如，导电材料可以为金、银、铜、铂、锡等。
本申请对过孔内导电材料的形成方式不作限定，可以能够实现在过孔中形成导电材料的任何方式。示例性的，可以直接通过电镀方式在过孔中形成导电材料。
步骤S207、去除第一线路基板中的载板和金属层，从而形成封装载板。
在具体实施时，也可以采用上述实施例提供的一侧具有金属走线的线路基板结合两侧均具有金属走线的线路基板来制备封装载板，该封装载板的制备方法可以包括以下步骤：步骤S301、提供三个线路基板，三个线路基板中，其中一个线路基板为第一线路基板，另外两个线路基板均为第二线路基板，第一线路基板的两侧均具有金属走线，第二线路基板的其中一侧具有金属走线。在具体实施时，该第一线路基板具有两侧，针对该第一线路基板的任一侧，继续执行如下步骤：步骤S302、在第一线路基板和第二线路基板之间压合第二介电层，且第一线路基板的载板和第二线路基板的载板均位于远离第二介电层一侧，即第一线路基板的金属走线一侧与第二线路基板的金属走线一侧相对设置。步骤S303、去除第二线路基板中的载板和金属层。步骤S304、在第二线路基板的第一介电层远离第二介电层一侧形成第三介电层。步骤S305、通过激光烧蚀工艺形成贯穿第三介电层、第二线路基板中的金属走线以及第二介电层的过孔。步骤S306、在过孔中形成导电材料，以使第一线路基板中的金属走线与第二线路基板中的金属走线电连接。最后，当第一线路基板的两侧均执行完步骤S302至步骤S306后，执行步骤S307、剥除第一线路基板中的载板和金属层，从而形成两个封装载板。
本申请实施例提供的制备方法，由于每一层金属走线是采用本申请提供的线路基板形成的，因此相比采用光刻工艺形成的线路层，本申请中形成的封装载板可以实现每一层金属走线的高精度。并且，由于金属走线已经嵌入在第一介电层中，因此位于相邻的金属走线层间的第三介电层，与在两层金属走线之间直接填充介电材料相比，可以使两层金属走线之间的介电材料的厚度更薄。另外，本申请中，利用第三介电层代替光刻胶，通过激光烧蚀工艺形成连通不同金属走线层的过孔，可以提高封装载板中过孔的精度，从而提升封装载板的整体线路精度。最后，本申请中过孔底部直接与金属走线接触，可以免去常规化学镀的步骤，且不必使用特殊的材料就可以在过孔内电镀导电材料，因此采用常规工艺和常规材料就可以实现，成本较低。
本申请上述实施例仅是以在封装载板中形成两层线路层为例进行说明，当然还可以在封装载板中形成多层线路层，在该封装载板中继续堆叠线路层的方法可以参见步骤S202至步骤206。下面以在该封装载板中继续堆叠一层线路层为例进行示意说明。
进一步地，该制备方法还可以包括：提供一第三线路基板，第三线路基板一侧具有金属走线，以位于第一线路基板上方第二介电层、第一介电层、金属走线、第三介电层和导电材料为第一堆叠结构；在第一堆叠结构和第三线路基板之间压合一层第二介电层，且第三线路基板的载板位于远离第一堆叠结构一侧。去除第三线路基板中的载板和金属层。在第三线路基板的第一介电层上形成第三介电层。通过激光烧蚀工艺形成贯穿新形成的第三介电层、第三线路基板中的金属走线以及新形成的第二介电层的过孔。在过孔中形成导电材料，以使第二线路基板中的金属走线与第三线路基板中的金属走线电连接。
依次类推，还可以在封装载板中继续形成线路层，在此不作赘述。
可选地，在堆叠封装载板中的最后一层线路线时，在形成贯穿第三介电层、第二线路基板中的金属走线以及第二介电层的过孔时，可以先通过激光烧蚀工艺形成贯穿第三介电层的第一过孔；然后通过激光烧蚀工艺形成贯穿第二介电层和第二线路基板中的金属走线的第二过孔，且第一过孔在第一线路基板的正投影覆盖第二过孔在第一线路基板的正投影。
进一步，在本申请中，在过孔中形成导电材料之后，还可以包括：去除第三介电层以及位于第二线路基板中的金属走线上方的导电材料。形成的封装载板中，叠层结构中仅包括第二介电层和第二线路层，这样可以进一步降低封装载板的厚度。
第四方面，本申请还提供了一种封装结构，在该封装载板中，可以包括：第一线路层和层叠于第一线路层上的叠层结构。其中，第一线路层可以包括第一介电层和填充于第一介电层的镂空区域内的金属走线。叠层结构可以包括依次层叠设置的第二介电层、第二线路层和第三介电层，贯穿第三介电层、第二线路层和第二介电层的过孔，以及填充于过孔中的导电材料；在该叠层结构中，第二线路层位于第二介电层与第三介电层之间，第二介电层位于靠近第一线路层一侧；而第二线路层可以包括第四介电层(即在制备过程中采用的第二线路基板中的第一介电层)和填充于第四介电层的镂空区域内的金属走线；第一线路层和与其相邻的叠层结构中的第二线路层可以通过过孔内的导电材料电连接。
本申请实施例提供的封装封板，由于每一层金属走线是采用本申请提供的线路基板形成的，因此相比采用光刻工艺形成的线路层，本申请中形成的封装载板可以实现每一层金属走线的高精度。并且，由于金属走线已经嵌入在第一介电层中，因此位于相邻的金属走线层间的第三介电层，与在两层金属走线之间直接填充介电材料相比，可以使两层金属走线之间的介电材料的厚度更薄。另外，本申请中，利用第三介电层代替光刻胶，通过激光烧蚀工艺形成连通不同金属走线层的过孔，可以提高封装载板中过孔的精度，从而提升封装载板的整体线路精度。最后，本申请中过孔底部直接与金属走线接触，可以免去常规化学镀的步骤，且不必使用特殊的材料就可以在过孔内电镀导电材料，因此采用常规工艺和常规材料就可以实现，成本较低。
可选地，在本申请的封装载板中，第一线路层上可以层叠多层叠层结构。在每一层叠层结构中，均可以包括依次层叠设置的第二介电层、第二线路层和第三介电层，贯穿第三介电层、第二线路层和第二介电层的过孔，以及填充于过孔中的导电材料；任意相邻的两层叠层结构中的第二线路层，通过该相邻的两层叠层结构中的导电材料电连接。
可选地，在该封装载板中，距离第一线路层最远的叠层结构中，叠层结构中的过孔包括贯穿第三介电层的第一过孔，以及贯穿第二线路层中的金属走线和第二介电层的第二过孔；第一过孔在第一线路层的正投影覆盖第二过孔在第一线路层的正投影。这样可以增加封装载板最外侧的导电材料的面积，从而增加封装载板与其它电器件的导电接触面积。
在本申请中，在封装载板的两侧还可以包括阻焊层等，在此不作限定。
可选的，在本申请中，为了提高材料的一致性，第一介电层、第二介电层、第三介电层和第四介电层中至少两层介电层的材料相同。当然，在具体实施时，不同的介电层也可以采用不同材料，在此不作限定。
可选的，在本申请中，不同线路层中的金属走线的材料相同。这样不同的线路层可以采用相同的工艺形成，从而可以降低成本。
当然，在具体实施时，不同线路层中的金属走线的材料也可以不相同。
可选的，在本申请中，过孔中的导电材料与线路层中的金属走线的材料可以相同。
第五方面，本申请还提供了一种封装结构，包括封装载板，以及塑封于该封装载板一侧的芯片，其中，该封装载板为如第四方面或第四方面的各种实施方式的封装载板。由于该封装结构解决问题的原理与前述一种封装载板相似，因此该封装结构的实施可以参见前述封装载板的实施，重复之处不再赘述。
在一种可行的实现方式中，该封装结构可以通过以下步骤形成：在制备封装载板时，在第一线路基板上形成目标数量的线路层之后，在去除第一线路基板中的载板和金属层之前，在远离第一线路基板一侧绑定芯片。采用塑封材料塑封芯片。去除第一线路基板中的载板和金属层。
进一步地，还可以在封装载板背离芯片一侧形成阻焊层等，在此不作限定。
进一步地，还可以在封装载板背离芯片一侧植入焊球，便于该封装结构后续与电路板进行焊接。
相应的，本申请实施例还提供了另一种封装结构，包括封装载板，以及塑封于该封装载板一侧的芯片。该封装载板中可以包括至少一层叠层结构，每一层叠层结构中包括第二介电层、线路层和第三介电层，其中线路层中包括第一介电层和填充于第一介电层的镂空区域内的金属走线。层叠层结构具有贯穿第二介电层、线路层的金属走线和第三介电层的过孔，过孔内填充有导电材料。
在一种可行的实现方式中，该封装结构可以通过以下步骤形成：采用塑封材料塑封芯片。在塑封材料和线路基板之间压合第二介电层。去除线路基板中的载板和金属层，在第一介电层远离第二介电层一侧形成第三介电层，通过激光烧蚀工艺形成贯穿第三介电层、线路基板中的金属走线以及第二介电层的过孔，在过孔中形成导电材料，从而形成一层叠层结构。接着，在叠层结构和线路基板之间压合第二介电层；去除线路基板中的载板和金属层，在第一介电层远离第二介电层一侧形成第三介电层，通过激光烧蚀工艺形成贯穿第三介电层、线路基板中的金属走线以及第二介电层的过孔，在过孔中形成导电材料，从而形成第二层叠层结构。
在具体实施时，当封装结构的封装载板中包括多层叠层结构时，可以重复执行：在叠层结构和线路基板之间压合第二介电层；去除线路基板中的载板和金属层，在第一介电层远离第二介电层一侧形成第三介电层，通过激光烧蚀工艺形成贯穿第三介电层、线路基板中的金属走线以及第二介电层的过孔，在过孔中形成导电材料。直至形成目标层数的叠层结构，在此不作赘述。
本申请对过孔中的导电材料不作限定，例如，导电材料可以为金、银、铜、铂、锡等。
本申请对过孔内导电材料的形成方式不作限定，可以能够实现在过孔中形成导电材料的任何方式。示例性的，可以直接通过电镀方式在过孔中形成导电材料。
第六方面，本申请还提供了一种电子设备，包括：壳体、位于所述壳体内的电路板和如第五方面的各种实施方式的封装结构；封装结构位于电路板上，且封装结构与电路板电连接。示例性的，该电路板为PCB。由于该电子设备解决问题的原理与前述一种封装结构相似，因此该电子设备的实施可以参见前述封装结构的实施，重复之处不再赘述。
第五方面至第六方面可以达到的技术效果可以参照上述第四方面中任一可能设计可以达到的技术效果说明，这里不再重复赘述。
附图说明
图1为相关技术中一种封装载板的制备过程的结构示意图；
图2为相关技术中另一种封装载板的制备过程的结构示意图；
图3为本申请实施例提供的一种电子设备的结构示意图；
图4为本申请实施例提供的一种线路基板的制备方法的流程图；
图5a至图5c为本申请实施例提供的一种线路基板的制备过程的结构示意图；
图6为本申请实施例提供的一种第一介电层的俯视结构示意图；
图7为本申请实施例提供的一种线路基板的剖面结构示意图；
图8为本申请实施例提供的另一种线路基板的剖面结构示意图；
图9为本申请实施例提供的一种封装载板的制备方法的流程图；
图10a至图10e为本申请实施例提供的一种封装载板的制备过程的结构示意图；
图11为本申请实施例提供的一种封装载板的剖面结构示意图；
图12为本申请实施例提供的将两层金属走线直接进行压合的结构示意图；
图13为本申请实施例提供的封装载板的制备方法中继续形成线路层的流程图；
图14a至图14e为本申请实施例提供的在封装载板中继续形成线路层的制备过程的结构示意图；
图15为本申请实施例提供的另一种封装载板的剖面结构示意图；
图16为本申请实施例提供的封装载板中过孔的剖面结构示意图；
图17为本申请实施例提供的又一种封装载板的剖面结构示意图；
图18为本申请实施例提供的一种封装载板的立体结构示意图；
图19为本申请实施例提供的又一种封装载板的剖面结构示意图；
图20为本申请实施例提供的又一种封装载板的剖面结构示意图；
图21为本申请实施例提供的一种封装结构的剖面结构示意图；
图22a和图22b为本申请实施例提供的一种封装结构的制备过程的结构示意图；
图23为本申请实施例提供的又一种封装结构的剖面结构示意图；
图24为本申请实施例提供的又一种封装结构的剖面结构示意图；
图25a至图25c为本申请实施例提供的一种封装结构的制备过程的结构示意图；
图26为本申请实施例提供的又一种封装结构的剖面结构示意图。
附图标记说明：
1           壳体；                   2           电路板；
3           封装结构；               10          封装载板；
20          芯片；                   101         载板；
102         金属层；                 103         第一介电层；
104         金属走线；               105         第二介电层；
106         第三介电层；             107         导电材料；
108         第四介电层；             1030        镂空区域；
100         线路基板；               100a        第一线路基板；
100b        第二线路基板；           100c        第三线路基板；
V           过孔；                   V1          第一过孔；
V2          第二过孔；               Ln          叠层结构；
210         塑封材料；               001         焊球。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。
以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“一种”、“上述”、“该”和“这一”旨在也包括例如“一个或多个”这种表达形式，除非其上下文中明确地有相反指示。
在本申请的描述中，需要说明的是，术语“中”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。本申请中所描述的表达位置与方向的词，均是以附图为例进行的说明，但根据需要也可以做出改变，所做改变均包含在本申请保护范围内。本申请的附图仅用于示意相对位置关系不代表真实比例。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
为了方便理解本申请实施例提供的封装载板，首先说明一下其应用场景。本申请实施例提出的封装载板用于承载芯片，可以应用于各种电子设备中。例如可以应用于电源电路、微处理器(Micro controller Unit，MCU)、中央处理器(Central Processing Unit，CPU)、图像处理器(Graphics Processing Unit，GPU)、基带(Baseband)芯片、或者片上***(System on Chip，SoC)芯片等。应注意，本申请实施例提出的封装载板旨在包括但不限于应用在这些和任意其它适合类型的电子设备中。示例性的，如图3所示，电子设备包含壳体1以及设置在壳体1内的电路板2，该电路板2上设置有封装结构3，封装结构3中包括封装载板10和塑封于封装载板10正面的芯片20。而封装载板10是芯片20封装的重要组成部分，随着摩尔定律的持续演进，晶圆的工艺要求越来越高，相应的，对封装载板10内层线路的加工精度也越来越精密。基于此，本申请提供了一种线路精度高且成本低的线路基板、基于线路基板制备的封装载板、封装结构及电子设备。下面将结合附图对本申请作进一步地详细描述。
参见图4，图4示例性示出了本申请实施例提供的一种线路基板的制备方法的流程图。该线路基板的制备方法可以包括以下步骤：
步骤S101、提供一载板，该载板具有相对设置的两个表面。
在具体实施时，本申请对载板的材料和形状不作限定，载板用于承载后续形成的膜层。
步骤S102、如图5a所示，在该载板101的两个表面的至少一个表面上形成金属层102。
其中，图5a以在载板101的一个表面上形成金属层102为例进行示意。
本申请对金属层的材料不作限定，可以为金、银、铜、铂、锡等。
在具体实施时，金属层可以通过压合工艺、沉积工艺等方法形成在载板的表面。
示例性的，金属层可以为铜箔层，铜箔层可以采用压合工艺形成在载板的表面上。
步骤S103、如图5b所示，在金属层102远离载板101一侧形成第一介电层103。
在具体实施时，第一介电层103可以采用半固化的材料通过压合工艺或者涂覆工艺形成在金属层上。
示例性的，第一介电层103的材料可以是包含双马来酰亚胺三嗪树脂、聚芳酞胺纤维、环氧树脂、聚苯醚或玻璃纤维中至少一种的材料，在此不作限定。
本申请对第一介电层103的厚度不作限定，可以根据实际需求进行设计。一般来说，第一介电层103的厚度越薄，后续采用激光烧蚀工艺形成的镂空区域的精度越高。
步骤S104、如图5c所示，采用激光烧蚀工艺在第一介电层103中形成多个镂空区域1030。
本申请中对镂空区域的形状不作限定，如图6所示，图6为本申请实施例提供的一种第一介电层103的俯视结构示意图，第一介电层103中镂空区域1030的形状可以为孔状、线状或槽状等，具体根据所需要的金属走线的图形进行设计。
步骤S105、如图7所示，在第一介电层103的各镂空区域内形成金属走线104。
在本申请提供的制备方法所形成的线路基板中，由于金属走线是形成于第一介电层103中的镂空区域中的，因此镂空区域的精度决定了线路基板中的金属走线的精度，而第一介电层中的镂空区域是采用激光烧蚀工艺形成的，相比采用光刻工艺形成镂空区域可以避免精度受光刻胶曝光显影因素影响，因此可以制备线路精度更高的线路基板。在具体实施时，可以使线宽(金属走线的宽度)/线距(金属走线之间的最小间距)达到10μm以下。
本申请对金属走线的材料不作限定，例如，金属走线的材料可以为金、银、铜、铂、锡等。
本申请对形成金属走线的方式同样不作限定。示例性的，由于第一介电层下方设置有金属层，因此可以采用电镀方式直接在第一介电层的各镂空区域内形成金属走线。这样，既可以免去常规化学镀的步骤，又不必使用特殊的材料，因此采用常规工艺和常规材料就可以实现，成本较低。
需要说明的是，在本申请实施例提供的线路基板的制备方法中，当在载板101的两个表面上均形成有金属层、第一介电层、镂空区域和金属走线时，本申请对在两个表面上形成膜层的顺序不作限定，只要保证在每一个表面上形成的膜层的顺序为：金属层、第一介电层、镂空区域和金属走线。示例性的，本申请可以先在其中一个表面上依次形成金属层、第一介电层、镂空区域和金属走线，然后再在另一个表面上依次形成金属层、第一介电层、镂空区域和金属走线；当然也可以是两个表面上的膜层交替形成。
在本申请中，将第一介电层103和形成于第一介电层103的镂空区域中的金属走线104称为线路层。在本申请中，当仅在载板101的一个表面上依次形成金属层102和线路层时，形成的线路基板如图7所示，该线路基板100包括载板101，位于载板101的一个表面上的金属层102；位于该金属层102远离载板101一侧的第一介电层103，且第一介电层103中具有多个镂空区域；各镂空区域内填充有金属走线104。
在本申请中，当在载板的两个表面上均依次形成金属层和线路层时，形成的线路基板如图8所示，该线路基板100包括载板101，分别位于载板101的两个表面上的金属层102；位于各金属层102远离载板一侧的第一介电层103，且各第一介电层103中均具有多个镂空区域；各镂空区域内均填充有金属走线104。
在该线路基板中，由于金属走线104填充于第一介电层103中的镂空区域1030中，镂空区域1030的精度决定了线路基板中的金属走线104精度，而第一介电层103中的镂空区域1030可以采用激光烧蚀工艺形成，相比采用光刻工艺形成镂空区域1030可以避免精度受光刻胶曝光显影因素影响，因此该线路基板的线路精度可以更高。
进一步地，由于本申请提供的线路基板的线路精度比较高，因此可以采用上述线路基板制备高精度的封装载板。
示例性的，以采用如图7所示的线路基板制备封装载板为例，参见图9，图9示例性示出了本申请实施例提供的一种封装载板的制备方法的流程图。该封装载板的制备方法可以包括以下步骤：
步骤S201、提供两个如图7所示的线路基板，其中一个线路基板为第一线路基板，另一个线路基板为第二线路基板。
在具体实施时，第一线路基板和第二线路基板中相同命名的膜层的材料可以相同，也可以不同，例如第一线路基板中的第一介电层的材料和第二线路基板中第一介电层的材料性可以相同，也可以不相同，在此不作限定。但是在实际生产中，一般会在一个大的载板上同时形成多个线路基板，然后进行切割形成多个独立的线路基板，这样不同线路基板中相同命名的膜层的材料是相同的。
步骤S202、如图10a所示，在第一线路基板100a和第二线路基板100b之间压合第二介电层105，且第一线路基板100a的载板101和第二线路基板100b的载板101均位于远离第二介电层105一侧，即第一线路基板100a的金属走线104一侧与第二线路基板100b的金属走线104一侧相对设置。
在具体实施时，第二介电层105的材料可以是包含双马来酰亚胺三嗪树脂、聚芳酞胺纤维、环氧树脂、聚苯醚或玻璃纤维中至少一种的材料，在此不作限定。
示例性，为了提高相邻介电层之间材料的一致性，第二介电层105的材料可以与第一线路基板100a中第一介电层103的材料以及第二线路基板100b中第一介电层103的材料均相同。
步骤S203、如图10b所示，去除第二线路基板100b中的载板101和金属层102。
步骤S204、如图10c所示，在第二线路基板100b的第一介电层103远离第二介电层105一侧形成第三介电层106。
在具体实施时，第三介电层106可以采用半固化的材料通过压合工艺或者涂覆工艺形成在金属层上。
示例性的，第三介电层106的材料可以是包含双马来酰亚胺三嗪树脂、聚芳酞胺纤维、环氧树脂、聚苯醚或玻璃纤维中至少一种的材料，在此不作限定。
本申请对第三介电层106的厚度不作限定，可以根据实际需求进行设计。一般来说，第三介电层106的厚度越薄，后续采用激光烧蚀工艺形成的镂空区域的精度越高。
步骤S205、如图10d所示，通过激光烧蚀工艺形成贯穿第三介电层106、第二线路基板100b中的金属走线104以及第二介电层105的过孔V。
在本申请中，由于过孔V需要贯穿第三介电层106、第二线路基板100b中的金属走线104、以及第二介电层105，过孔V需要贯穿的膜层的厚度越薄，越有利于精度的提高。因此，可以根据实际产品的性能需求，设置第三介电层106、第二介电层105以及第一介电层103的厚度，尽量使其比较薄。
步骤S206、如图10e所示，在过孔V中形成导电材料107，以使第一线路基板100a中的金属走线104与第二线路基板100b中的金属走线104电连接。
本申请对过孔V中的导电材料107不作限定，例如，导电材料107可以为金、银、铜、铂、锡等。
本申请对过孔V内导电材料107的形成方式不作限定，可以是能够实现在过孔V中形成导电材料107的任何方式。示例性的，可以直接通过电镀方式在过孔V中形成导电材料107。
步骤S207、去除第一线路基板100a中的载板101和金属层102，从而形成一个如图11所示的封装载板10。
在具体实施时，也可以采用如图7所示的线路基板结合如图8所示的线路基板来制备封装载板，该封装载板的制备方法可以包括以下步骤：
步骤S301、提供两个如图7所示的线路基板分别作为第二线路基板，提供一个如图8所示的线路基板为第一线路基板。
在具体实施时，第一线路基板和第二线路基板中相同命名的膜层的材料可以相同，也可以不同，例如第一线路基板中的第一介电层的材料和第二线路基板中第一介电层的材料性可以相同，也可以不相同，在此不作限定。但是在实际生产中，一般会在一个大的载板上同时形成多个线路基板，然后进行切割形成多个独立的线路基板，这样不同线路基板中相同命名的膜层的材料是相同的。
在具体实施时，该第一线路基板具有两侧，针对该第一线路基板的任一侧，继续执行如下步骤：
步骤S302、如图10a所示，在第一线路基板100a和第二线路基板100b之间压合第二介电层105，且第一线路基板100a的载板101和第二线路基板100b的载板101均位于远离第二介电层105一侧，即第一线路基板100a的金属走线104一侧与第二线路基板100b的金属走线104一侧相对设置。
在具体实施时，第二介电层105的材料可以是包含双马来酰亚胺三嗪树脂、聚芳酞胺纤维、环氧树脂、聚苯醚或玻璃纤维中至少一种的材料，在此不作限定。
示例性，为了提高相邻介电层之间材料的一致性，第二介电层105的材料可以与第一线路基板100a中第一介电层103的材料以及第二线路基板100b中第一介电层103的材料均相同。
步骤S303、如图10b所示，去除第二线路基板100b中的载板101和金属层102。
步骤S304、如图10c所示，在第二线路基板100b的第一介电层103远离第二介电层105一侧形成第三介电层106。
在具体实施时，第三介电层106可以采用半固化的材料通过压合工艺或者涂覆工艺形成在金属层上。
示例性的，第三介电层106的材料可以是包含双马来酰亚胺三嗪树脂、聚芳酞胺纤维、环氧树脂、聚苯醚或玻璃纤维中至少一种的材料，在此不作限定。
本申请对第三介电层106的厚度不作限定，可以根据实际需求进行设计。一般来说，第三介电层106的厚度越薄，后续采用激光烧蚀工艺形成的镂空区域的精度越高。
步骤S305、如图10d所示，通过激光烧蚀工艺形成贯穿第三介电层106、第二线路基板100b中的金属走线104以及第二介电层105的过孔V。
在本申请中，由于过孔V需要贯穿第三介电层106、第二线路基板100b中的金属走线104、以及第二介电层105，过孔V需要贯穿的膜层的厚度越薄，越有利于精度的提高。因此，可以根据实际产品的性能需求，设置第三介电层106、第二介电层105以及第一介电层103的厚度，尽量使其比较薄。
步骤S306、如图10e所示，在过孔V中形成导电材料107，以使第一线路基板100a中的金属走线104与第二线路基板100b中的金属走线104电连接。
本申请对过孔V中的导电材料107不作限定，例如，导电材料107可以为金、银、铜、铂、锡等。
本申请对过孔V内导电材料107的形成方式不作限定，可以是能够实现在过孔V中形成导电材料107的任何方式。示例性的，可以直接通过电镀方式在过孔V中形成导电材料107。
最后，当第一线路基板的两侧均执行完步骤S302至步骤S306后，执行以下步骤：
步骤S307、剥除第一线路基板100a中的载板101和金属层102，从而形成两个如图11所示的封装载板。
参见图11，图11示例性示出了采用本申请实施例提供的制备方法的所制备的封装载板的结构示意图。在该封装载板10中，可以包括：第一线路层和层叠于第一线路层上的叠层结构L1。其中，第一线路层可以包括第一介电层103和填充于第一介电层103的镂空区域内的金属走线104。叠层结构L1可以包括依次层叠设置的第二介电层105、第二线路层和第三介电层106，贯穿第三介电层106、第二线路层和第二介电层105的过孔，以及填充于过孔中的导电材料107；在该叠层结构L1中，第二线路层位于第二介电层105与第三介电层106之间，第二介电层106位于靠近第一线路层一侧；而第二线路层可以包括第四介电层108(即在制备过程中采用的第二线路基板中的第一介电层)和填充于第四介电层108的镂空区域内的金属走线104；第一线路层和与其相邻的叠层结构L1中的第二线路层可以通过过孔内的导电材料107电连接。
本申请实施例提供的封装封板，第一方面，由于每一层金属走线是采用本申请提供的线路基板形成的，因此相比采用光刻工艺形成的线路层，本申请中形成的封装载板可以实现每一层金属走线的高精度。第二方面，由于金属走线已经嵌入在第一介电层中，因此位于相邻的金属走线层间的第三介电层，与在如图12所示的两层金属走线之间填充介电材料相比，可以使两层金属走线之间的介电材料的厚度更薄，即本申请中第三介电层只需要将两层金属走线隔开即可，而图12中的介电材料不仅需要满足填充同层金属走线之间的间隙，而且需要将两层金属走线隔开，因此需要的介电材料的量必须足够充足，从而导致两层金属走线之间的介电材料的厚度h较厚。因此，本申请的封装载板可以实现厚度较薄。第三方面，本申请中，利用第三介电层代替光刻胶，通过激光烧蚀工艺形成连通不同金属走线层的过孔，可以提高封装载板中过孔的精度，从而提升封装载板的整体线路精度。第四方面，本申请中过孔底部直接与金属走线接触，可以免去常规化学镀的步骤，且不必使用特殊的材料就可以在过孔内电镀导电材料，因此采用常规工艺和常规材料就可以实现，成本较低。
本申请上述实施例仅是以在封装载板中形成两层线路层为例进行说明，当然还可以在封装载板中形成多层线路层，在该封装载板中继续堆叠线路层的方法可以参见步骤S202至步骤206。下面以在该封装载板中继续堆叠一层线路层为例进行示意说明。
进一步地，如图13所示，该制备方法还可以包括：
步骤S401、如图14a所示，提供一如图7所示的第三线路基板100c，以位于第一线路基板100a上方第二介电层105、第一介电层103、金属走线104、第三介电层106和导电材料107为第一堆叠结构L1；在第一堆叠结构L1和第三线路基板100c之间压合一层第二介电层105，且第三线路基板100c的载板101位于远离第一堆叠结构L1一侧。
步骤S402、如图14b所示，去除第三线路基板100c中的载板101和金属层102。
步骤S403、如图14c所示，在第三线路基板100c的第一介电层103上形成第三介电层106。
步骤S404、如图14d所示，通过激光烧蚀工艺形成贯穿新形成的第三介电层106、第三线路基板100c中的金属走线104以及新形成的第二介电层105的过孔V；
步骤S405、如图14e所示，在过孔V中形成导电材料107，以使第二线路基板100b中的金属走线104与第三线路基板100c中的金属走线104电连接。
其中步骤S401至步骤S405的具体实施方式可以参见步骤S202至步骤206，在此不在赘述。
依次类推，还可以在封装载板中继续形成线路层，在此不作赘述。
参见图15，图15示例性示出了本申请实施例提供的另一种封装载板的结构示意图。在该封装载板10中，第一线路层上层叠有多层叠层结构Ln。其中，图15中以封装载板10中包括三层叠层结构L1～Ln为例进行示意。在每一层叠层结构Ln中，均可以包括依次层叠设置的第二介电层105、第二线路层和第三介电层106，贯穿第三介电层106、第二线路层和第二介电层105的过孔V，以及填充于过孔V中的导电材料107；任意相邻的两层叠层结构Ln和Ln+1中的第二线路层，通过该相邻的两层叠层结构Ln和Ln+1中的导电材料电连接。
参见图16，在该封装载板10中，距离第一线路层最远的叠层结构L1中，叠层结构L1中的过孔V包括贯穿第三介电层106的第一过孔V1，以及贯穿第二线路层中的金属走线和第二介电层105的第二过孔V2；第一过孔V1在第一线路层的正投影覆盖第二过孔V2在第一线路层的正投影，即第一过孔V1覆盖第二过孔V2，第一过孔V1的面积大于或等于第二过孔V2的面积。这样如图17所示，在过孔V中形成导电材料107后，可以增加封装载板10最外侧的过孔中的导电材料107的面积，从而增加封装载板10与其它电器件的导电接触面积。
这样，在制备时，在堆叠最后一层线路线时，在形成贯穿第三介电层、第二线路基板中的金属走线以及第二介电层的过孔时，如图16所示，可以先通过激光烧蚀工艺形成贯穿第三介电层106的第一过孔V1；然后通过激光烧蚀工艺形成贯穿第二介电层105和第二线路基板中的金属走线104的第二过孔V2，且第一过孔V1在第一线路基板(图16中仅视出了第一线路基板中的第一介电层103和金属走线104)的正投影覆盖第二过孔V2在第一线路基板的正投影。
进一步地，在本申请中，如图18所示，在该封装载板10中，在每一层叠层结构Ln中，叠层结构Ln中的过孔V包括贯穿第三介电层106的第一过孔V1，以及贯穿第二线路层中的金属走线和第二介电层105的第二过孔V2；第一过孔V1在第一线路层的正投影覆盖第二过孔V2在第一线路层的正投影，这样，可以增大过孔V中导电材料107的上表面的面积，这样当导电材料107的上表面的面积增大后，在其上叠加叠层结构Ln时，即使叠层结构Ln中形成的过孔V位置发生一定误差，仍能够与导电材料107形成良好的接触。
在本申请实施例提供的封装载板10中，如图18所示，第一介电层103中金属走线104的图形可以根据实际产品进行设计，在此不作限定。一般不同第一介电层103中的金属走线104的图形不相同，位于不同第一介电层103中的金属走线104可以通过过孔V中的导电材料107实现电连接。
进一步，在本申请中，在过孔V中形成导电材料107之后，还可以包括：去除第三介电层106以及位于所述第三介电层106的过孔内的导电材料107，即去除位于第二线路基板100b中的金属走线104上方的导电材料107。形成的封装载板如图19和图20所示，在封装载板10的叠层结构Ln中，仅包括第二介电层105和第二线路层，这样可以进一步降低封装载板的厚度。在具体实施时，可以是部分叠层结构Ln中不包括第三介电层，也可以是全部叠层结构中均不包括第三介电层，在此不作限定。
在本申请中，在封装载板的两侧还可以包括阻焊层等，在此不作限定。
可选的，在本申请中，为了提高材料的一致性，第一介电层、第二介电层、第三介电层和第四介电层中至少两层介电层的材料相同。当然，在具体实施时，不同的介电层也可以采用不同材料，在此不作限定。
可选的，在本申请中，不同线路层中的金属走线的材料相同。这样不同的线路层可以采用相同的工艺形成，从而可以降低成本。
当然，在具体实施时，不同线路层中的金属走线的材料也可以不相同。
可选的，在本申请中，过孔中的导电材料与线路层中的金属走线的材料可以相同。
相应的，如图21所示，本申请实施例还提供了一种封装结构3，包括上述任一种封装载板10，以及塑封于该封装载板10一侧的芯片20。由于该封装结构3解决问题的原理与前述一种封装载板10相似，因此该封装结构3的实施可以参见前述封装载板10的实施，重复之处不再赘述。
在一种可行的实现方式中，该封装结构可以通过以下步骤形成：
步骤S501、如图22a所示，在制备封装载板10时，在第一线路基板100a上形成目标数量的线路层之后，在去除第一线路基板100a中的载板101和金属层102之前，在远离第一线路基板100a一侧绑定芯片20。
步骤S502、如图22b所示，采用塑封材料210塑封芯片20。
步骤S503、去除第一线路基板100a中的载板101和金属层102，从而形成如图21所示的封装结构3。
进一步地，还可以在封装载板10背离芯片20一侧形成阻焊层等，在此不作限定。
进一步地，如图23所示，还可以在封装载板10背离芯片20一侧植入焊球001，便于该封装结构3后续与电路板进行焊接。
相应的，如图24所示，本申请实施例还提供了另一种封装结构3，包括封装载板10，以及塑封于该封装载板10一侧的芯片20。该封装载板10中可以包括至少一层叠层结构Ln，图24中以封装载板10中包括两层叠层结构L1和L2为例进行示意。每一层叠层结构Ln中包括第二介电层105、线路层和第三介电层106，其中线路层中包括第一介电层103和填充于第一介电层103的镂空区域内的金属走线104。层叠层结构Ln具有贯穿第二介电层105、线路层的金属走线104和第三介电层106的过孔V，过孔V内填充有导电材料107。
在一种可行的实现方式中，该封装结构可以通过以下步骤形成：
步骤S601、如图25a所示，采用塑封材料210塑封芯片20。
步骤S602、如图25b所示，在塑封材料210和线路基板100之间压合第二介电层105。
步骤S603、如图25c所示，去除线路基板100中的载板101和金属层102，在第一介电层103远离第二介电层105一侧形成第三介电层106，通过激光烧蚀工艺形成贯穿第三介电层106、线路基板100中的金属走线104以及第二介电层105的过孔，在过孔中形成导电材料107，从而形成一层叠层结构L1。
步骤S604、在叠层结构L1和线路基板100之间压合第二介电层105；去除线路基板100中的载板101和金属层102，在第一介电层103远离第二介电层105一侧形成第三介电层106，通过激光烧蚀工艺形成贯穿第三介电层106、线路基板100中的金属走线104以及第二介电层105的过孔V，在过孔V中形成导电材料107，从而形成第二层叠层结构L2，进而形成如图24所示的封装结构3，形成在封装结构3中的两层叠层结构L1和L2组成封装载板10。
在具体实施时，当封装结构的封装载板中包括多层叠层结构时，可以重复步骤S604，直至形成目标层数的叠层结构，在此不作赘述。
本申请对过孔中的导电材料不作限定，例如，导电材料可以为金、银、铜、铂、锡等。
本申请对过孔内导电材料的形成方式不作限定，可以能够实现在过孔中形成导电材料的任何方式。示例性的，可以直接通过电镀方式在过孔中形成导电材料。
进一步地，如图26所示，还可以在封装载板10背离芯片20一侧植入焊球001，便于该封装结构3后续与电路板进行焊接。
相应地，本申请还提供了一种电子设备，如图3所示，包括：壳体1、位于壳体1内的电路板2和封装结构3；该封装结构3位于电路板2上，且封装模组3与电路板2电连接。示例性的，该电路板可以为PCB。由于该电子设备解决问题的原理与前述一种封装结构3相似，因此该电子设备的实施可以参见前述封装结构3的实施，重复之处不再赘述。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的保护范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (19)

1.一种封装载板(10)，其特征在于，包括：
第一线路层，所述第一线路层包括第一介电层(103)和填充于所述第一介电层(103)的镂空区域内的金属走线(104)；
层叠于所述第一线路层上的叠层结构(Ln)，所述叠层结构(Ln)包括：依次层叠设置的第二介电层(105)、第二线路层和第三介电层(106)，贯穿所述第三介电层(106)、所述第二线路层和所述第二介电层(105)的过孔(V)，以及填充于所述过孔(V)中的导电材料(107)；其中：
所述第二介电层(105)位于靠近所述第一线路层一侧，所述第二线路层位于所述第二介电层(105)与所述第三介电层(106)之间；
所述第二线路层包括第四介电层(108)和填充于所述第四介电层(108)的镂空区域内的金属走线(104)，且所述过孔贯穿所述第二线路层的所述金属走线(104)；
所述第一线路层和与其相邻的所述叠层结构(Ln)中的所述第二线路层通过所述导电材料(107)电连接。
2.如权利要求1所述的封装载板(10)，其特征在于，所述第一线路层上层叠有多层所述叠层结构(Ln)；
任意相邻的两层所述叠层结构(Ln)中的所述第二线路层，通过所述相邻的两层所述叠层结构(Ln)中的所述导电材料(107)电连接。
3.如权利要求1或2所述的封装载板(10)，其特征在于，在距离所述第一线路层最远的叠层结构(Ln)中，所述叠层结构(Ln)中的所述过孔(V)包括：贯穿所述第三介电层(106)的第一过孔(V1)，和贯穿所述第二线路层中的金属走线(104)和述第二介电层(105)的第二过孔(V2)；
所述第一过孔(V1)在所述第一线路层的正投影覆盖所述第二过孔(V2)在所述第一线路层的正投影。
4.如权利要求1-3任一项所述的封装载板(10)，其特征在于，所述第一介电层(103)、所述第二介电层(105)、所述第三介电层(106)和所述第四介电层(108)中至少两层介电层的材料相同。
5.如权利要求1-4任一项所述的封装载板(10)，其特征在于，所述第一线路层中的金属走线(104)与所述第二线路层中的金属走线(104)材料相同。
6.如权利要求1-5任一项所述的封装载板(10)，其特征在于，所述导电材料(107)与所述金属走线(104)材料相同。
7.一种封装结构(3)，其特征在于，包括如权利要求1-6任一项所述的封装载板(10)，以及塑封于所述封装载板一侧的芯片(20)。
8.一种电子设备，其特征在于，包括壳体(1)，位于所述壳体(1)内的电路板(2)，以及位于所述电路板(2)上的如权利要求7所述的封装结构(3)。
9.一种线路基板(100)，其特征在于，包括：
载板(101)，所述载板(101)具有相对设置的两个表面；
位于所述两个表面中的至少一个表面上的金属层(102)；
位于所述金属层(102)远离所述载板(101)一侧的第一介电层(103)，且所述第一介电层(103)中具有多个镂空区域(1030)；
填充于所述第一介电层(103)的各所述镂空区域(1030)内的金属走线(104)。
10.一种线路基板(100)的制备方法，其特征在于，包括：
提供一载板(101)，所述载板(101)具有相对设置的两个表面；
在所述两个表面的至少一个表面上形成金属层(102)；
在各所述金属层(102)远离所述载板(101)一侧形成第一介电层(103)；
采用激光烧蚀工艺在各所述第一介电层(103)中形成多个镂空区域(1030)；
在各所述第一介电层(103)的各所述镂空区域(1030)内形成金属走线(104)。
11.如权利要求10所述的制备方法，其特征在于，在各所述第一介电层(103)的各所述镂空区域(1030)内形成金属走线(104)，包括：
采用电镀方式在各所述第一介电层(103)的各所述镂空区域(1030)内形成金属走线(104)。
12.一种封装载板(10)的制备方法，其特征在于，包括：
提供两个如权利要求9所述的线路基板(100a和100b)，且各所述线路基板(100a和100b)中均包括一层所述金属层(102)和一层所述第一介电层(103)，两个所述线路基板中，一个所述线路基板为第一线路基板(100a)，另一个所述线路基板为第二线路基板(100b)；
在所述第一线路基板(100a)和所述第二线路基板(100b)之间压合第二介电层(105)，且所述第一线路基板(100a)的载板(101)和所述第二线路基板(100b)的载板(101)均位于远离所述第二介电层(105)一侧；
去除所述第二线路基板(100b)中的载板(101)和金属层(102)；
在所述第二线路基板(100b)的所述第一介电层(103)远离所述第二介电层(105)一侧形成第三介电层(106)；
通过激光烧蚀工艺形成贯穿所述第三介电层(106)、所述第二线路基板(100b)中的金属走线(104)以及所述第二介电层(105)的过孔(V)；
在所述过孔(V)中形成导电材料(107)，以使所述第一线路基板(100a)中的金属走线(104)与所述第二线路基板(100b)中的金属走线(104)电连接；
去除所述第一线路基板(100a)中的载板(101)和金属层(102)。
13.如权利要求12所述的制备方法，其特征在于，在所述过孔(V)中形成导电材料(107)，包括：
通过电镀方式在所述过孔(V)中形成导电材料(107)。
14.如权利要求12或13所述的制备方法，其特征在于，通过激光烧蚀工艺形成贯穿所述第三介电层(106)、所述第二线路基板(100b)中的金属走线(104)以及所述第二介电层(105)的过孔(V)，包括：
通过激光烧蚀工艺形成贯穿所述第三介电层(106)的第一过孔(V1)；
通过激光烧蚀工艺形成贯穿所述第二介电层(105)和所述第二线路基板(100b)中的金属走线(104)的第二过孔(V2)，且所述第一过孔(V1)在所述第一线路基板(100a)的正投影覆盖所述第二过孔(V2)在所述第一线路基板(100a)的正投影。
15.如权利要求12-14任一项所述的制备方法，其特征在于，在所述过孔(V)中形成导电材料(107)之后，还包括：
去除所述第三介电层(106)以及位于所述第三介电层(106)的过孔内的导电材料(107)。
16.一种封装载板(10)的制备方法，其特征在于，包括：
提供三个如权利要求9所述的线路基板(100a和100b)，三个所述线路基板中，其中一个所述线路基板为第一线路基板(100a)，另外两个所述线路基板均为第二线路基板(100b)，所述第一线路基板(100a)中包括两层所述金属层(102)和两层所述第一介电层(103)，各所述第二线路基板中均包括一层所述金属层(102)和一层所述第一介电层(103)；
所述第一线路基板(100a)具有两侧，针对所述第一线路基板(100a)的任一侧：
在所述第一线路基板(100a)上叠加一个所述第二线路基板(100b)，且在所述第一线路基板(100a)和所述第二线路基板(100b)之间压合第二介电层(105)，且所述第一线路基板(100a)的载板(101)和所述第二线路基板(100b)的载板(101)均位于远离所述第二介电层(105)一侧；
去除所述第二线路基板(100b)中的载板(101)和金属层(102)；
在所述第二线路基板(100b)的所述第一介电层(103)远离所述第二介电层(105)一侧形成第三介电层(106)；
通过激光烧蚀工艺形成贯穿所述第三介电层(106)、所述第二线路基板(100b)中的金属走线(104)以及所述第二介电层(105)的过孔(V)；
在所述过孔(V)中形成导电材料(107)，以使所述第一线路基板(100a)中的金属走线(104)与所述第二线路基板(100b)中的金属走线(104)电连接；
在所述第一线路基板(100a)的两侧均形成所述导电材料(107)之后，剥除所述第一线路基板(100a)中的载板(101)和金属层(102)。
17.如权利要求16所述的制备方法，其特征在于，在所述过孔(V)中形成导电材料(107)，包括：
通过电镀方式在所述过孔(V)中形成导电材料(107)。
18.如权利要求16或17所述的制备方法，其特征在于，通过激光烧蚀工艺形成贯穿所述第三介电层(106)、所述第二线路基板(100b)中的金属走线(104)以及所述第二介电层(105)的过孔(V)，包括：
通过激光烧蚀工艺形成贯穿所述第三介电层(106)的第一过孔(V1)；
通过激光烧蚀工艺形成贯穿所述第二介电层(105)和所述第二线路基板(100b)中的金属走线(104)的第二过孔(V2)，且所述第一过孔(V1)在所述第一线路基板(100a)的正投影覆盖所述第二过孔(V2)在所述第一线路基板(100a)的正投影。
19.如权利要求16-18任一项所述的制备方法，其特征在于，在所述过孔(V)中形成导电材料(107)之后，还包括：
去除所述第三介电层(106)以及位于所述第三介电层(106)的过孔内的导电材料(107)。
CN202111536692.8A 2021-10-27 2021-12-15 封装载板、其制备方法、线路基板、封装结构及电子设备 Pending CN116031232A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/113348 WO2023071446A1 (zh) 2021-10-27 2022-08-18 封装载板、其制备方法、线路基板、封装结构及电子设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111258938X 2021-10-27
CN202111258938 2021-10-27

Publications (1)

Publication Number Publication Date
CN116031232A true CN116031232A (zh) 2023-04-28

Family

ID=86069484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111536692.8A Pending CN116031232A (zh) 2021-10-27 2021-12-15 封装载板、其制备方法、线路基板、封装结构及电子设备

Country Status (2)

Country Link
CN (1) CN116031232A (zh)
WO (1) WO2023071446A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
CN100593963C (zh) * 2007-07-17 2010-03-10 欣兴电子股份有限公司 内埋式线路结构及其工艺
CN101754578B (zh) * 2008-12-18 2012-07-18 欣兴电子股份有限公司 咬合式电路结构及其形成方法
CN103635027B (zh) * 2012-08-29 2017-05-31 深南电路有限公司 一种线路板的制造方法及线路板
CN111326419B (zh) * 2018-12-17 2021-12-03 北京梦之墨科技有限公司 一种电路的制作方法

Also Published As

Publication number Publication date
WO2023071446A1 (zh) 2023-05-04

Similar Documents

Publication Publication Date Title
EP2954760B1 (en) Fusion bonded liquid crystal polymer circuit structure
US6977348B2 (en) High density laminated substrate structure and manufacture method thereof
US9338891B2 (en) Printed wiring board
US20080296056A1 (en) Printed circuit board, production method therefor, electronic-component carrier board using printed circuit board, and production method therefor
US9560769B2 (en) Printed wiring board
US20150213946A1 (en) Printed wiring board
KR101084250B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조 방법
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
KR20170037331A (ko) 인쇄회로기판 및 그 제조방법
TWI538584B (zh) 埋入式高密度互連印刷電路板及其製作方法
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
US9674970B2 (en) Module board and manufacturing method thereof
CN103796451A (zh) 印刷布线板及印刷布线板的制造方法
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
KR20080055728A (ko) 캐패시터용 접착시트 및 그것을 이용한 캐패시터 내장형프린트 배선판의 제조방법
JP5407470B2 (ja) 多層回路基板の製造方法
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
JP2009099773A (ja) シールド付回路配線基板
KR20130053289A (ko) 인쇄회로기판의 제조방법
JP2017126740A (ja) プリント回路基板
JP5176643B2 (ja) 多層回路基板の製造方法
CN116031232A (zh) 封装载板、其制备方法、线路基板、封装结构及电子设备
KR20110113980A (ko) 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
KR20190023297A (ko) 절연 필름 및 이를 구비한 회로 기판
CN114503790A (zh) 内埋式电路板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination