CN116016019A - 一种免晶振的can设备校准***及方法 - Google Patents

Abstract

本发明公开了一种免晶振的CAN设备校准***，包括主控模块、存储模块、CAN收发器模块和RC振荡器；主控模块分别与存储模块和RC振荡器信号连接，用于从存储模块接收RC调教值发送至RC振荡器，以控制RC振荡器；RC振荡器还与存储模块和CAN收发器模块信号连接，用于接收RC调教值并向主控模块、存储模块和CAN收发器模块提供时钟信号，以分别作为主控模块、存储模块和CAN收发器模块的时钟来源；存储模块用于存储RC调教值。本发明有效降低了整体设备的成本，目前高精度的晶振价格与带CAN收发器芯片的价格相当，而内部RC振荡器是集成在芯片内部的模块，基本上不增加额外的成本，从而很好地降低成本。其次，此方法对待接入的CAN总线***没有任何不良的影响。

Description

一种免晶振的CAN设备校准***及方法

技术领域

本发明属于CAN总线设备领域，尤其涉及一种免晶振的CAN设备校准***及方法。

背景技术

CAN(控制器局域网络，Controller Area Network的简称)具有一种实时性好、可靠性高、灵活性强、结构简单的通信总线，广泛应用于工业自动化、船舶、医疗设备、汽车等领域。

目前被广泛应用的是CAN2.0A/B规范。在CAN2.0A/B技术指导标准中有章节专门讲CAN设备对晶振精度的要求，要求对给CAN设备提供时钟的振荡器精度必须高于这个要求，否则就会出现通信失败，严重地情况可能会导致整个CAN总线瘫痪。

现有芯片一般自带RC振荡器，RC振荡器具有精度差的特点。芯片在出厂时会将RC校准到一个相对准确的频率点，与绝对理想的频率点还是有一定的误差。后续芯片经过封装、焊接等流程后，芯片出厂时记录的频率点也会发生偏移。所以一般CAN设备都需要额外添加一个晶振，作为其时钟的来源。晶振具有精度高的特点，然而晶振的价格有的时候比带CAN功能的芯片本身都贵，物料成本大幅增加。

发明内容

本发明的技术目的是提供一种免晶振的CAN设备校准***及方法，以解决现有技术中成本较高问题。

为解决上述问题，本发明的技术方案为：

一种免晶振的CAN设备校准***，包括

主控模块、存储模块、CAN收发器模块和RC振荡器；

主控模块分别与存储模块和RC振荡器信号连接，用于从存储模块接收RC调教值发送至RC振荡器，以控制RC振荡器；

RC振荡器还与存储模块和CAN收发器模块信号连接，用于接收RC调教值并向主控模块、存储模块和CAN收发器模块提供时钟信号，以分别作为主控模块、存储模块和CAN收发器模块的时钟来源；

存储模块用于存储RC调教值。

较优地，主控模块还与CAN收发器模块信号连接，主控模块用于向CAN收发器模块发送判断指令，并接收反馈信号，基于反馈信号判断RC振荡器输出的时钟信号是否符合CAN收发器模块的时钟精度要求；若不符合，则改变RC调教值以改变RC振荡器输出的时钟信号，再次判断，直至判断符合。

具体地，主控模块为CPU模块，存储模块为非易失存储器，其中，非易失存储器为CPU模块的EFLASH。

进一步优选地，存储模块还用于存储主控模块的执行指令；存储模块还用于存储并替换为改变后的RC调教值。

一种免晶振的CAN设备校准方法，应用于上述的免晶振的CAN设备校准***，包括如下步骤：

S1：从存储模块读取RC调教值，写入RC振荡器；

S2：初始化CAN收发器模块，基于RC调教值输出相对应的时钟信号；

S3：接收时钟信号，将时钟信号作为CAN收发器模块的时钟源。

进一步优选地，还包括步骤S4：

S4：向CAN收发器模块发送一次请求，若能从CAN收发器模块反馈得到ACK信号，则判断RC振荡器输出的时钟信号满足CAN收发器模块的精度要求；若未能反馈得到ACK信号，则令增加或减少RC调教值,并重复步骤S2至S4。

进一步优选地，还包括步骤S5：

S5：将接收到ACK信号时的RC调教值写入到存储模块中，作为下次上电使用的调教值。

本发明由于采用以上技术方案，使其与现有技术相比具有以下的优点和积极效果：

本发明一种免晶振的CAN设备校准***及方法，与现有技术相比，有效降低了整体设备的成本，目前高精度的晶振价格与带CAN收发器芯片的价格相当，而内部RC振荡器是集成在芯片内部的模块，基本上不增加额外的成本，从而很好地降低成本。其次，此方法对待接入的CAN总线***没有任何不良的影响。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。

图1为本发明的一种免晶振的CAN设备校准***的框架图；

图2为本发明的一种免晶振的CAN设备校准***的流程图。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

以下结合附图和具体实施例对本发明提出的一种免晶振的CAN设备校准***及方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。

实施例

参看图1，本实施例提供一种免晶振的CAN设备校准***，在本实施例中，该***主控模块、存储模块、CAN收发器模块和RC振荡器。

主控模块为CPU模块主要用来执行整个控制流程，其与存储模块、RC振荡器、CAN收发器模块等信号连接。可实现读取存储模块、调整内部的RC振荡器的调校值、初始化CAN收发器模块、控制CAN收发器模块进行收发数据、以及将调校完成后的RC调校值写入到存储模块中等功能。

存储模块主要存储了CPU模块的执行代码和内部的RC振荡器的RC调校值。在本实施例中，存储模块为非易失存储器，采用的是芯片内部的EFLASH。

RC振荡器与存储模块(经CPU模块)、CAN收发器模块信号连接，RC振荡器接收RC调教值并向主控模块和CAN收发器模块提供时钟信号，以分别作为主控模块和CAN收发器模块的时钟来源。CAN收发器模块需要由CPU进行配置，以匹配待接入CAN总线的波特率。

RC振荡器的调校值需要满足一定的要求，在芯片设计阶段对RC振荡器的调校精度必须足够高，每个调校挡位必须比较细，每挡位的调整百分比必须小于CAN总线对时钟的精度要求。且RC振荡器能够通过软件方式实时的修改其调校值。

较优地，主控模块还与CAN收发器模块信号连接，CAN收发器接收CPU的指令进行发送数据帧并将接受到数据帧返回给CPU处理。具体地，由主控模块向CAN收发器模块发送判断指令，并接收反馈信号，基于反馈信号判断RC振荡器输出的时钟信号是否符合CAN收发器模块的时钟精度要求；若不符合，则改变RC调教值从而改变RC振荡器输出的时钟信号，并重复判断，直至判断符合。判断符合后的RC调教值会被写入存储模块，以下次本实施例上电后使用。

具体地，可调校的内部的RC振荡器给CPU模块、存储模块、CAN收发器模块提供时钟。RC振荡器目标振荡频率是48MHz，芯片出厂时调校后的RC振荡器实际振荡频率是47MHz，而芯片出厂后经过焊接等操作后RC振荡器的实际频率可能会进一步出现微小偏差，假设经过焊接以后芯片RC振荡频率为47.2Mhz。RC振荡器的每个调校挡位的调校值是0.1Mhz，每档调校比例大约在0.2％左右。CAN2.0A/B规范能够容忍的理论时钟误差大约是1.5％左右，而实际的CAN总线所能容忍的最大时钟误差又接入其上的CAN设备共同决定，具体地，容忍度最小的那个CAN设备决定了整个CAN总线的容忍度，本实例中假设待接入的CAN总线精度要求为1％。

因此，结合上述实施例中所提及的免晶振的CAN设备校准***，提出相对应的免晶振的CAN设备校准***方法。参看图2，具体可分为以下5步骤

首先，芯片上电以后CPU模块从内部的EFLASH中读取到之前的RC调校值，并写入RC震荡器。此调校值可能是芯片出厂时的调校值，也可能时上次运行以后写入到内部EFLASH的调校值。一般芯片在出厂之前都会将RC振荡器进行调校，并将调校值写入到芯片内部的存储模块中，但RC振荡器的频率点与绝对理想的频率点还是有一定的误差。因此，此时RC振荡器还未进行本实施例的调校，RC振荡器可能会运行在40MHz频率。

然后，CPU还会根据待接入的CAN总线的波特率配置CAN收发器模块，对CAN收发器模块完成初始化。接着，接收时钟信号，基于RC调教值输出相对应的时钟信号作为CAN收发器模块的时钟源，经过初次的调校后RC振荡器的运行频率可能在47.2MHz。

接着，CPU模块向CAN收发器模块发送命令，要求CAN收发器模块向CAN总线发送一个数据帧。CAN总线上的其他设备如果能够正确识别本设备发送的数据帧后，将向CAN收发器模块发送ACK信号，否则将发送一个Error信号。CPU模块查询CAN收发器接收到是ACK信号还是Error信号。如果接收到的是ACK信号，说明此时RC振荡器的频率已经满足待接入的CAN总线的精度要求，跳转至下一步。如果接受到的是Error信号，说明此时的RC振荡器的频率不满足待接入的CAN总线的精度要求，需要对RC振荡器进行调整，具体为CPU模块在当前的RC振荡器的调校值上面增加一个挡位，每个挡位调校的值是0.1MHz，CPU将新的调校值写入到RC振荡器去，此时最新的RC振荡器输出频率会新增0.1MHz。然后CPU模块向CAN收发器模块再次发送命令，并重复上述流程。

最后，调校完成，CPU模块将当前的RC振荡器的调校值写入到内部EFLASH中去。以备下次上电以后，如果还是接入到当前的CAN总线，无需再次调校RC振荡器，直接读取该RC调教值即可正常与CAN总线上的其他设备进行通信。

上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式。即使对本发明作出各种变化，倘若这些变化属于本发明权利要求及其等同技术的范围之内，则仍落入在本发明的保护范围之中。

Claims (7)

1.一种免晶振的CAN设备校准***，其特征在于，包括

主控模块、存储模块、CAN收发器模块和RC振荡器；

所述主控模块分别与所述存储模块和所述RC振荡器信号连接，用于从所述存储模块接收RC调教值发送至所述RC振荡器，以控制所述RC振荡器；

所述RC振荡器还与所述存储模块和所述CAN收发器模块信号连接，用于接收RC调教值并向所述主控模块、所述存储模块和所述CAN收发器模块提供时钟信号，以分别作为所述主控模块、所述存储模块和所述CAN收发器模块的时钟来源；

所述存储模块用于存储RC调教值。

2.根据权利要求1所述的免晶振的CAN设备校准***，其特征在于，

所述主控模块还与所述CAN收发器模块信号连接，所述主控模块用于向所述CAN收发器模块发送判断指令，并接收反馈信号，基于反馈信号判断所述RC振荡器输出的时钟信号是否符合所述CAN收发器模块的时钟精度要求；若不符合，则改变RC调教值以改变所述RC振荡器输出的时钟信号，再次判断，直至判断符合。

3.根据权利要求1或2所述的免晶振的CAN设备校准***，其特征在于，

所述主控模块为CPU模块，所述存储模块为非易失存储器，其中，所述非易失存储器为所述CPU模块的EFLASH。

4.根据权利要求3所述的免晶振的CAN设备校准***，其特征在于，

所述存储模块还用于存储所述主控模块的执行指令；所述存储模块还用于存储并替换为改变后的RC调教值。

5.一种免晶振的CAN设备校准方法，应用于如权利要求1至4的免晶振的CAN设备校准***，其特征在于，包括如下步骤：

S1：从存储模块读取RC调教值，写入RC振荡器；

S2：初始化CAN收发器模块，基于RC调教值输出相对应的时钟信号；

S3：接收时钟信号，将时钟信号作为所述CAN收发器模块的时钟源。

6.根据权利要求5所述的免晶振的CAN设备校准方法，其特征在于，还包括步骤S4：

S4：向所述CAN收发器模块发送一次请求，若能从所述CAN收发器模块反馈得到ACK信号，则判断所述RC振荡器输出的时钟信号满足所述CAN收发器模块的精度要求；若未能反馈得到ACK信号，则令增加或减少RC调教值,并重复所述步骤S2至S4。

7.根据权利要求6所述的免晶振的CAN设备校准方法，其特征在于，还包括步骤S5：

S5：将接收到ACK信号时的RC调教值写入到存储模块中，作为下次上电使用的调教值。

Images