CN111431526A - 一种高精度振荡器校准***及其快速校准方法 - Google Patents

一种高精度振荡器校准***及其快速校准方法 Download PDF

Info

Publication number
CN111431526A
CN111431526A CN202010303466.4A CN202010303466A CN111431526A CN 111431526 A CN111431526 A CN 111431526A CN 202010303466 A CN202010303466 A CN 202010303466A CN 111431526 A CN111431526 A CN 111431526A
Authority
CN
China
Prior art keywords
calibration
oscillator
module
cnt
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010303466.4A
Other languages
English (en)
Other versions
CN111431526B (zh
Inventor
唐攀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Taite Microelectronics Co ltd
Original Assignee
Zhuhai Taite Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Taite Microelectronics Co ltd filed Critical Zhuhai Taite Microelectronics Co ltd
Priority to CN202010303466.4A priority Critical patent/CN111431526B/zh
Publication of CN111431526A publication Critical patent/CN111431526A/zh
Application granted granted Critical
Publication of CN111431526B publication Critical patent/CN111431526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种高精度振荡器校准***及其快速校准方法,该***包括张弛振荡器模块、校准模块、校准控制模块、计数器模块,校准模块耦接至张弛振荡器模块组成高精度RC振荡器,校准控制模块用于接收校准基准信号后,向计数器模块输出计数信号以及控制校准模块的控制参数,张弛振荡器模块用于提供待校准时钟信号的输出,计数器模块基于待校准时钟信号和标准参考时钟信号的偏差得到当前振荡器输出频率。本发明的方法采用上述的***进行快速校准。本发明可以将平均校准算法收敛速度提升10倍,大幅度节约CP测试时间,可以提供高精度校准算法,保证输出频率的绝对精度。

Description

一种高精度振荡器校准***及其快速校准方法
技术领域
本发明涉及半导体集成电路技术领域,尤其涉及一种高精度振荡器校准***以及应用于该电路的快速校准方法。
背景技术
振荡器是芯片的时钟参考源,主要作用是给***提供稳定的时钟信号。其中,片内振荡器的输出频率会受到工艺/温度和电压偏差的影响,一般偏差会达到±30%左右,无法应对电路正常工作的需求,需要在CP(Chip Probe)测试的时候校准。
传统的校准方法为逐次逼近算法,通过二进制搜索的方法逐一确定校准控制位的值。该方法的缺点是校准时间较长,每一位校准字的确认都需要固定的时长,在高精度RC振荡器中,对CP测试成本影响较大。
逐次逼近算法中触发逻辑只有一个:参考时钟计数器的计数值cnt_ref达到目标值refCntTarget。设参考时钟频率为refFreq,则触发Timeup信号的总时长T满足:
T=refCntTarget/refFreq
在T时间内,根据振荡器输出振荡器时钟计数值cnt_osc来计算振荡器输出频率oscFreq,满足式(1)、(2):
T=cnt_ref/refFreq=cnt_osc/oscFreq (1)
oscFreq=refFreq*cnt_osc/cnt_ref (2)
从上式可以看出,只有cnt_osc=cnt_ref时,振荡器输出频率才达到目标频率值refFreq。假设校准字有N位宽,则总的校准时长为Ttot,满足式(3):
Ttot=N*T (3)
以上假设的是参考时钟频率与振荡器的目标频率相同,实际使用时可不必相同,根据二者频率偏差调整相应的oscCntTarget和refCntTarget比值即可。
当振荡器输出频率高于目标频率值时,计数器输出值超过oscCntTarget,浪费一定的校准时间。所以可以增加一个触发源,振荡器输出频率计数值达到目标频率值时,也触发Timeup,判断当前频率和目标频率的偏差。可以一定程度上提高校准的速度,其校准总时长为Ttot1,满足式(4):
Ttot1<Ttot (4)
上述改进的方法只有一个优点:加快振荡器频率大于目标频率时的校准速度,如果振荡器频率大幅度低于目标频率值,则对校准速度的提升几乎可以忽略。
发明内容
本发明的主要目的在于提供一种可以提高RC振荡器校准效率的高精度振荡器校准***。
本发明的另一目的在于提供一种可以提高RC振荡器校准效率的高精度振荡器校准***的快速校准方法。
为了实现上述的主要目的,本发明提供的一种高精度振荡器校准***,其包括张弛振荡器模块、校准模块、校准控制模块、计数器模块,所述校准模块耦接至所述张弛振荡器模块组成高精度RC振荡器,所述校准控制模块用于接收校准基准信号后,向所述计数器模块输出计数信号以及控制所述校准模块的控制参数,所述张弛振荡器模块用于提供待校准时钟信号的输出,所述计数器模块基于待校准时钟信号和标准参考时钟信号的偏差得到当前振荡器输出频率。
进一步的方案中,所述校准模块为电阻/电流源或电容阵列,所述控制参数为电阻/电流源或电容阵列控制字的值。
更进一步的方案中,所述计数器模块用所述张弛振荡器模块产生的待校准时钟信号进行计数,并基于所述待校准时钟信号和所述标准参考时钟信号的偏差得到当前振荡器输出频率。
更进一步的方案中,所述***还包括存储器,所述存储器与所述校准控制模块电连接。
由此可见,本发明主要包括张弛振荡器模块、校准模块、校准控制模块、计数器模块等,张弛振荡器是振荡器核心部分,用于提供待校准的时钟输出;校准模块设于张弛振荡器内部,用于提供多位控制字;校准控制模块是算法的核心模块,用于控制校准模块的控制字,计数器的启动和清零等;计数器模块用于判断待校准时钟和标准参考时钟的偏差,从而得到当前振荡器输出频率。
所以,本发明可以将平均校准算法收敛速度提升10倍,大幅度节约CP测试时间,可以提供高精度校准算法,保证输出频率的绝对精度。
为了实现上述的另一目的,本发明提供的一种高精度振荡器校准***的快速校准方法,所述高精度振荡器校准***是采用上述的高精度振荡器校准***,所述快速校准方法用于多个校准模块的控制字校准,其包括以下步骤:步骤S1,配置参考时钟频率和校准精度;步骤S2,配置振荡器校准字初始值,清零计数器模块,初始化校准流程控制计数器cnt_cali,启动计数器模块;步骤S3,实时监测计数器模块输出值,并输出Timeup信号,其中,Timeup信号包含三个触发源;步骤S4,判断振荡器输出频率与目标频率的偏差,计算当前校准字的精度;步骤S5,校准完毕,保存当前校准字数值。
进一步的方案是,在步骤S3中,第一触发源a为参考时钟计数值cnt_ref达到目标频率值,第二触发源b为振荡器时钟计数值cnt_osc达到目标频率值,第三触发源c为参考时钟计数值cnt_ref与振荡器时钟计数值cnt_osc不相同。
更进一步的方案是,在步骤S4中,当触发源为第一触发源a时,判断振荡器时钟计数值cnt_osc是否达到目标频率值,如是,则进入步骤S5。
更进一步的方案是,在步骤S4中,当触发源为第二触发源b时,判断参考时钟计数值cnt_ref是否达到目标频率值,如是,则进入步骤S5。
更进一步的方案是,在步骤S4中,当触发源为第三触发源c时,则根据当前振荡器时钟计数值cnt_osc的值判断当前校准字达到的精度。所述快速校准方法还包括步骤S6:根据当前新的计数器cnt_cali,清零计数器模块,清除Timeup信号,启动计数器模块后,进入步骤S3,直到计数器cnt_cali=0,校准结束,保存当前校准字数值,退出校准模式;在步骤S4中,当触发源为第一触发源a时,若振荡器时钟计数值cnt_osc没有达到目标频率值,则可确定振荡器频率低于目标频率值,需要增大校准字,则进入步骤S6,计数器cnt_cali减1;在步骤S4中,当触发源为第二触发源b时,若参考时钟计数值cnt_ref没有达到目标频率值,则可确定振荡器频率高于目标频率值,需要减小校准字,则进入步骤S6,计数器cnt_cali减1;在步骤S4中,当触发源为第三触发源c时,若振荡器时钟计数值cnt_osc大于参考时钟计数值cnt_ref,则确定振荡器频率高于目标频率值,有效精度内的校准值减1,且根据当前校准精度字来确定计数器cnt_cali的数值后,进入步骤S6。
由此可见,本发明提出了新的校准逻辑,根据当前计数值判断校准的有效位数,从而实现跨越式校准,大幅度提升校准速度;可以将平均校准算法收敛速度提升10倍,大幅度节约CP测试时间,可以提供高精度校准算法,保证输出频率的绝对精度。
附图说明
图1是本发明一种高精度振荡器校准***实施例的原理图。
图2是本发明一种高精度振荡器校准***的快速校准方法实施例的流程框图。
图3是本发明一种高精度振荡器校准***的快速校准方法实施例中校准算法的流程框图。
以下结合附图及实施例对本发明作进一步说明。
具体实施方式
一种高精度振荡器校准***实施例:
参见图1,本发明的高精度振荡器校准***包括张弛振荡器模块1、校准模块2、校准控制模块3、计数器模块4,校准模块2耦接至张弛振荡器模块1组成高精度RC振荡器,校准控制模块3用于接收校准基准信号后,向计数器模块4输出计数信号以及控制校准模块2的控制参数,张弛振荡器模块1用于提供待校准时钟信号的输出,计数器模块4基于待校准时钟信号和标准参考时钟信号的偏差得到当前振荡器输出频率。
在本实施例中,校准模块2为电阻/电流源或电容阵列,控制参数为电阻/电流源或电容阵列控制字的值。
在本实施例中,计数器模块4用张弛振荡器模块1产生的待校准时钟信号进行计数,并基于待校准时钟信号和标准参考时钟信号的偏差得到当前振荡器输出频率。
在本实施例中,***还包括存储器5,存储器5与校准控制模块3电连接。其中,存储器5可以是Flash存储器或OTP/eFuse等各类NVM存储器(非易失存储器)。
由此可见,本发明主要包括张弛振荡器模块1、校准模块2、校准控制模块3、计数器模块4等,张弛振荡器是振荡器核心部分,用于提供待校准的时钟输出;校准模块2设于张弛振荡器内部,用于提供多位控制字;校准控制模块3是算法的核心模块,用于控制校准模块2的控制字,计数器的启动和清零等;计数器模块4用于判断待校准时钟和标准参考时钟的偏差,从而得到当前振荡器输出频率。
所以,本发明可以将平均校准算法收敛速度提升10倍,大幅度节约CP测试时间,可以提供高精度校准算法,保证输出频率的绝对精度。
一种高精度振荡器校准***的快速校准方法实施例:
一种高精度振荡器校准***的快速校准方法,应用于上述的高精度振荡器校准***,参见图2,快速校准方法用于多个校准模块2的控制字校准,在该方法进行校准时,首先,执行步骤S1,配置参考时钟频率和校准精度。其中,该步骤用来选择参考时钟的频率和最终的校准精度。
接着,执行步骤S2,配置振荡器校准字初始值,清零计数器模块4,初始化校准流程控制计数器cnt_cali,启动计数器模块4。其中,在步骤S2中,配置振荡器校准字初始值,该初始值一般为中位数。然后,清零计数器模块4,初始化校准流程控制计数器cnt_cali,启动校准,启动计数器模块4。
然后,执行步骤S3,实时监测计数器模块4输出值,并输出Timeup信号,其中,Timeup信号包含三个触发源。具体的,在步骤S3中,第一触发源a为参考时钟计数值cnt_ref达到目标频率值,第二触发源b为振荡器时钟计数值cnt_osc达到目标频率值,第三触发源c为参考时钟计数值cnt_ref与振荡器时钟计数值cnt_osc不相同。
然后,执行步骤S4,判断振荡器输出频率与目标频率的偏差,计算当前校准字的精度。其中,在步骤S4中,当触发源为第一触发源a时,判断振荡器时钟计数值cnt_osc是否达到目标频率值,如是,则进入步骤S5。
在步骤S4中,当触发源为第二触发源b时,判断参考时钟计数值cnt_ref是否达到目标频率值,如是,则进入步骤S5。
在步骤S4中,当触发源为第三触发源c时,则根据当前振荡器时钟计数值cnt_osc的值判断当前校准字达到的精度。
然后,执行步骤S5,校准完毕,保存当前校准字数值。
具体的,若触发源是第一触发源a,则此时可以根据振荡器时钟计数值cnt_osc判断是否也达到目标频率值,若达到目标频率值,则校准完毕,保存校准字,退出校准模式。若振荡器时钟计数值cnt_osc没达到目标频率值,则可以说明振荡器频率低于目标频率值,需要增大校准字,进入步骤S6,计数器cnt_cali减1。
若触发源是第二触发源b,当确定参考时钟计数值cnt_ref也达到目标频率值时,则校准完毕,保存校准字,退出校准模式。若参考时钟计数值cnt_ref没有达到目标频率值,则说明振荡器频率高于目标频率值,需要减小校准字,进入步骤S6,计数器cnt_cali减1。
若触发源是第三触发源c,则根据当前振荡器时钟计数值cnt_osc的值判断当前校准字达到的精度,若振荡器时钟计数值cnt_osc比参考时钟计数值cnt_ref大,则说明振荡器频率高于目标频率值,有效精度内的校准值减1,反之不变。当然,下一个计数器cnt_cali值不再是减1,而是根据当前校准精度来判断,进入步骤S6。
在本实施例中,快速校准方法的步骤S6包括:根据当前新的计数器cnt_cali,清零计数器模块4,清除Timeup信号,启动计数器模块4后,进入步骤S3,直到计数器cnt_cali=0,校准结束,保存当前校准字数值,退出校准模式。
在步骤S4中,当触发源为第一触发源a时,若振荡器时钟计数值cnt_osc没有达到目标频率值,则可确定振荡器频率低于目标频率值,需要增大校准字,则进入步骤S6,计数器cnt_cali减1。
在步骤S4中,当触发源为第二触发源b时,若参考时钟计数值cnt_ref没有达到目标频率值,则可确定振荡器频率高于目标频率值,需要减小校准字,则进入步骤S6,计数器cnt_cali减1。
在步骤S4中,当触发源为第三触发源c时,若振荡器时钟计数值cnt_osc大于参考时钟计数值cnt_ref,则确定振荡器频率高于目标频率值,有效精度内的校准值减1,且根据当前校准精度字来确定计数器cnt_cali的数值后,进入步骤S6。
以上校准算法相比于现有的逐次逼近算法,主要改进了触发逻辑,为了进一步提高校准速度,本实施例提出了新的触发源:实时监测两个计数器的计数值,一旦二者出现不相等(偏差为1),则说明频率不同,不需要等到计数值达到目标频率值才触发Timeup。采用该方法可以大幅度提高校准速度,对高位的校准速度增长有指数级的提升,其总校准时长为Ttot2,满足式(5):
Ttot2<<Ttot(5)
上述改进的方法效果明显,但整体思路还是逐次比较,没有跳出N位按位校准的逻辑。当振荡器频率本身很接近目标频率值时,单bit校准的时长将和逐次逼近算法相差不大,后续bit的校准速度虽然很快(置1将导致频率与目标频率值偏差很大,本发明提出的方法将快速得到校准值),但依然需要消费一定的时长,更有效的做法是既然计数值已经与目标频率值接近,说明高位有效,不需要再校准,只需要针对低位再进行校准。本发明提出了新的校准逻辑,根据当前计数值判断校准的有效位数,从而实现跨越式校准,大幅度提升校准速度。
假设校准字目标频率值为caliSet,当前校准字频率值为caliSet1,当前振荡器时钟计数值为cnt_osc,输出频率和校准字的关系满足式(6):
Figure BDA0002454894970000081
校准的最小精度为1/M,由校准模块2决定。oscFreq0为振荡器初始频率(校准字为2N-1时),校准范围为±2N-1/M(M>2N-1),假设触发Timeup时,cnt_osc比cnt_ref大1,则定时长为T,满足式(7)、(8):
T=cnt_ref/refFreq=(cnt_ref+1)/oscFreq (7)
oscFreq=refFreq*(1+1/cnt_ref) (8)
根据振荡器频率与校准字直接的关系得到式(9):
Figure BDA0002454894970000082
所以推出参考时钟频率满足式(10):
Figure BDA0002454894970000083
因为振荡器目标频率为参考时钟频率,则参考时钟频率又满足(11):
Figure BDA0002454894970000084
可以得到当前校准字频率值与目标频率值的关系,如式(12):
Figure BDA0002454894970000085
假设M与2N相当(一般校准范围±50%足够),cnt_ref=2k,当前校准字与目标校准字的偏差最大为式(13):
Figure BDA0002454894970000086
上式需要N-1-k+2=N+1-k位来表示,说明当参考时钟计数值cnt_ref达到2k时,至少N-(N+1-k)=k-1位有效,剩余N-k+1位待校准。
综上分析,当Timeup触发源为两计数值不相同时,可以根据参考时钟计数值cnt_ref的值来判断当前校准字的有效位,比如cnt_ref为1027,则有效位达到9bit,剩余需要校准的为低N-9位。
在实际应用中,假设振荡器校准位数为12bit,则为了达到足够的校准精度,计数器目标频率值要达到2^12=4096。假设参考时钟频率和振荡器的目标校准频率相同,则校准的目标是振荡器的计数值和参考时钟的计数值相同。假设振荡器未校准前频率为oscFreq0=7.876543MHz,默认校准字caliSet=2048,M=4000,N=12(根据电路实际情况建模)。参考时钟频率refFreq=8.0MHz,参见式(6)。
Figure BDA0002454894970000091
接下来结合参数、数据等具体阐述一个较为优选的实施方案。
具体的,参见图3,首先,配置参考时钟频率为8MHz,校准精度为1/4096。
接着,配置振荡器校准字初始值caliSet=2048,计数器cnt_cali=12,清零两个计数器。然后配置CaliStart=1,启动校准。
实时监测两个计数器的计数值。此处振荡器输出频率低于目标频率值,所以cnt_osc<cnt_ref,当cnt_ref第一次超过cnt_osc时,cnt_ref=cnt_osc+1。代入公式(1)可知此时cnt_ref=65(26=64),触发源为第三触发源c。
当触发源为第三触发源c,cnt_ref=65,cnt_osc=64,振荡器输出频率低于目标频率值,至少5位有效,则caliSet高5位有效,cnt_cali=12-5=7,caliSet置位第7位,caliSet=12’b1000_0100_0000。然后,清零计数器,cnt_cali=7,重启计数。caliSet=2112,根据模型(公式(6)),此时振荡器输出频率为8.002567MHz,cnt_ref=cnt_osc-1,cnt_ref=3115(211=2048),触发源为第三触发源c。
触发源为第三触发源c,cnt_ref=3115,cnt_osc=3116,振荡器输出频率高于目标频率值,至少10位有效,caliSet高10位减1,cnt_cali=12-10=2,caliSet置位第2位,caliSet=12’b1000_0011_1110。然后,清零计数器,cnt_cali=2,重启计数。
caliSet=2110,此时振荡器频率为7.998629MHz,频率低于目标频率值,如果触发源是第三触发源c,则cnt_osc=cnt_ref-1,计算得到cnt_ref=5836>校准精度4096,所以实际触发源为第一触发源a(参考时钟快,先达到目标频率值)。
当触发源为第一触发源a时,此时cnt_osc也达到目标频率值,校准结束。最终校准字caliSet=12’b1000_0011_1110,最终振荡器输出频率为7.998629MHz,最终精度为0.017%<0.024%(1/4096),达到校准的精度要求。
最后,将校准字写入存储器5中。
以上示例说明,采用本方案后,校准的循环次数只有3次,而且每次循环的时间也远远低于传统逐次逼近的方案,可大幅度减少校准时间,在精度要求高的场合提升作用更加明显。
由此可见,本发明提出了新的校准逻辑,根据当前计数值判断校准的有效位数,从而实现跨越式校准,大幅度提升校准速度;可以将平均校准算法收敛速度提升10倍,大幅度节约CP测试时间,可以提供高精度校准算法,保证输出频率的绝对精度。
需要说明的是,以上仅为本发明的优选实施例,但发明的设计构思并不局限于此,凡利用此构思对本发明做出的非实质性修改,也均落入本发明的保护范围之内。

Claims (10)

1.一种高精度振荡器校准***,其特征在于,包括:
张弛振荡器模块、校准模块、校准控制模块、计数器模块,所述校准模块耦接至所述张弛振荡器模块组成高精度RC振荡器,所述校准控制模块用于接收校准基准信号后,向所述计数器模块输出计数信号以及控制所述校准模块的控制参数,所述张弛振荡器模块用于提供待校准时钟信号的输出,所述计数器模块基于待校准时钟信号和标准参考时钟信号的偏差得到当前振荡器输出频率。
2.根据权利要求1所述的高精度振荡器校准***,其特征在于:
所述校准模块为电阻/电流源或电容阵列,所述控制参数为电阻/电流源或电容阵列控制字的值。
3.根据权利要求1所述的高精度振荡器校准***,其特征在于:
所述计数器模块用所述张弛振荡器模块产生的待校准时钟信号进行计数,并基于所述待校准时钟信号和所述标准参考时钟信号的偏差得到当前振荡器输出频率。
4.根据权利要求1至3任一项所述的高精度振荡器校准***,其特征在于:
所述***还包括存储器,所述存储器与所述校准控制模块电连接。
5.一种高精度振荡器校准***的快速校准方法,其特征在于,所述高精度振荡器校准***是采用上述权利要求1至4任一项所述的高精度振荡器校准***,所述快速校准方法用于多个校准模块的控制字校准,其包括以下步骤:
步骤S1,配置参考时钟频率和校准精度;
步骤S2,配置振荡器校准字初始值,清零计数器模块,初始化校准流程控制计数器cnt_cali,启动计数器模块;
步骤S3,实时监测计数器模块输出值,并输出Timeup信号,其中,Timeup信号包含三个触发源;
步骤S4,判断振荡器输出频率与目标频率的偏差,计算当前校准字的精度;
步骤S5,校准完毕,保存当前校准字数值。
6.根据权利要求5所述的快速校准方法,其特征在于:
在步骤S3中,第一触发源a为参考时钟计数值cnt_ref达到目标频率值,第二触发源b为振荡器时钟计数值cnt_osc达到目标频率值,第三触发源c为参考时钟计数值cnt_ref与振荡器时钟计数值cnt_osc不相同。
7.根据权利要求6所述的快速校准方法,其特征在于:
在步骤S4中,当触发源为第一触发源a时,判断振荡器时钟计数值cnt_osc是否达到目标频率值,如是,则进入步骤S5。
8.根据权利要求7所述的快速校准方法,其特征在于:
在步骤S4中,当触发源为第二触发源b时,判断参考时钟计数值cnt_ref是否达到目标频率值,如是,则进入步骤S5。
9.根据权利要求8所述的快速校准方法,其特征在于:
在步骤S4中,当触发源为第三触发源c时,则根据当前振荡器时钟计数值cnt_osc的值判断当前校准字达到的精度。
10.根据权利要求9所述的快速校准方法,其特征在于:
所述快速校准方法还包括步骤S6:根据当前新的计数器cnt_cali,清零计数器模块,清除Timeup信号,启动计数器模块后,进入步骤S3,直到计数器cnt_cali=0,校准结束,保存当前校准字数值,退出校准模式;
在步骤S4中,当触发源为第一触发源a时,若振荡器时钟计数值cnt_osc没有达到目标频率值,则可确定振荡器频率低于目标频率值,需要增大校准字,则进入步骤S6,计数器cnt_cali减1;
在步骤S4中,当触发源为第二触发源b时,若参考时钟计数值cnt_ref没有达到目标频率值,则可确定振荡器频率高于目标频率值,需要减小校准字,则进入步骤S6,计数器cnt_cali减1;
在步骤S4中,当触发源为第三触发源c时,若振荡器时钟计数值cnt_osc大于参考时钟计数值cnt_ref,则确定振荡器频率高于目标频率值,有效精度内的校准值减1,且根据当前校准精度字来确定计数器cnt_cali的数值后,进入步骤S6。
CN202010303466.4A 2020-04-17 2020-04-17 一种高精度振荡器校准***及其快速校准方法 Active CN111431526B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010303466.4A CN111431526B (zh) 2020-04-17 2020-04-17 一种高精度振荡器校准***及其快速校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010303466.4A CN111431526B (zh) 2020-04-17 2020-04-17 一种高精度振荡器校准***及其快速校准方法

Publications (2)

Publication Number Publication Date
CN111431526A true CN111431526A (zh) 2020-07-17
CN111431526B CN111431526B (zh) 2023-06-06

Family

ID=71556471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010303466.4A Active CN111431526B (zh) 2020-04-17 2020-04-17 一种高精度振荡器校准***及其快速校准方法

Country Status (1)

Country Link
CN (1) CN111431526B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113114236A (zh) * 2021-04-14 2021-07-13 重庆百瑞互联电子技术有限公司 电容式环形振荡器的频率校准方法、装置、介质及设备
CN116016019A (zh) * 2022-12-19 2023-04-25 上海爱信诺航芯电子科技有限公司 一种免晶振的can设备校准***及方法
CN116318120A (zh) * 2023-03-30 2023-06-23 归芯科技(深圳)有限公司 Rc振荡时钟的校准电路、校准方法、芯片和电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594388A (en) * 1995-06-07 1997-01-14 American Microsystems, Inc. Self-calibrating RC oscillator
US20050024111A1 (en) * 2001-11-06 2005-02-03 Stmicroelectronics Sa Device for calibrating a clock signal
CN102195646A (zh) * 2010-03-18 2011-09-21 上海华虹Nec电子有限公司 时钟振荡器自动校准方法及电路
CN102201801A (zh) * 2010-03-23 2011-09-28 三星半导体(中国)研究开发有限公司 高精度振荡器及其自校准方法
CN104702278A (zh) * 2013-12-10 2015-06-10 炬芯(珠海)科技有限公司 一种频率校准方法及装置
CN106130547A (zh) * 2016-06-20 2016-11-16 大唐微电子技术有限公司 一种时钟频率校准方法和装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594388A (en) * 1995-06-07 1997-01-14 American Microsystems, Inc. Self-calibrating RC oscillator
US20050024111A1 (en) * 2001-11-06 2005-02-03 Stmicroelectronics Sa Device for calibrating a clock signal
CN102195646A (zh) * 2010-03-18 2011-09-21 上海华虹Nec电子有限公司 时钟振荡器自动校准方法及电路
CN102201801A (zh) * 2010-03-23 2011-09-28 三星半导体(中国)研究开发有限公司 高精度振荡器及其自校准方法
CN104702278A (zh) * 2013-12-10 2015-06-10 炬芯(珠海)科技有限公司 一种频率校准方法及装置
CN106130547A (zh) * 2016-06-20 2016-11-16 大唐微电子技术有限公司 一种时钟频率校准方法和装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113114236A (zh) * 2021-04-14 2021-07-13 重庆百瑞互联电子技术有限公司 电容式环形振荡器的频率校准方法、装置、介质及设备
CN116016019A (zh) * 2022-12-19 2023-04-25 上海爱信诺航芯电子科技有限公司 一种免晶振的can设备校准***及方法
CN116318120A (zh) * 2023-03-30 2023-06-23 归芯科技(深圳)有限公司 Rc振荡时钟的校准电路、校准方法、芯片和电子设备
CN116318120B (zh) * 2023-03-30 2024-05-03 归芯科技(深圳)有限公司 Rc振荡时钟的校准电路、校准方法、芯片和电子设备

Also Published As

Publication number Publication date
CN111431526B (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
CN111431526A (zh) 一种高精度振荡器校准***及其快速校准方法
CN108880818B (zh) 物理不可克隆功能电路、***及具有此功能的集成电路
US7583553B2 (en) Semiconductor memory and refresh cycle control method
JP4925621B2 (ja) 電源電位制御回路、半導体集積回路装置、フラッシュメモリ、及び電源電位の調整方法
US7525337B2 (en) On-die termination circuit and method for semiconductor memory apparatus
US20090058543A1 (en) Temperature detecting semiconductor device
US20060097813A1 (en) Oscillator of semiconductor device
KR101504341B1 (ko) 온도 감지 장치 및 그것을 포함하는 전자 장치
JP2009021707A (ja) 発振装置、その調整方法及びメモリ装置
JP2010263411A (ja) タッチセンサシステム及びマイクロコンピュータ
TWI769224B (zh) 物理不可克隆功能電路、系統及具有此功能的積體電路
CN107219884B (zh) 一种自动校准时钟频率的方法和***
CN110708062A (zh) 一种自校准张弛振荡器
CN110068401B (zh) 温度感测设备和温度-电压转换器
KR20070088845A (ko) 메모리 모듈 및 메모리 모듈에 포함되는 반도체디바이스들의 임피던스 교정방법
TWI517552B (zh) 振盪器校正電路與方法以及積體電路
CN116959542A (zh) 校准电路、存储器及校准方法
CN111224664A (zh) SoC内置高精度高速振荡器的数字校准方法及装置
US11164806B2 (en) Temperature calculation based on non-uniform leakage power
US5629644A (en) Adjustable timer circuit
US9625986B2 (en) Semiconductor device and temperature control method of semiconductor device
US10684314B2 (en) System and method for testing reference voltage circuit
JP2004220711A (ja) 半導体集積回路装置
US9000850B2 (en) Method and apparatus for self-calibrating driving capability and resistance of on-die termination
CN116301180A (zh) 修调电路及修调方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant