CN116009790A - 有效节点管理方法、存储装置及存储器控制电路单元 - Google Patents

有效节点管理方法、存储装置及存储器控制电路单元 Download PDF

Info

Publication number
CN116009790A
CN116009790A CN202310120168.5A CN202310120168A CN116009790A CN 116009790 A CN116009790 A CN 116009790A CN 202310120168 A CN202310120168 A CN 202310120168A CN 116009790 A CN116009790 A CN 116009790A
Authority
CN
China
Prior art keywords
node management
management
entity
data
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310120168.5A
Other languages
English (en)
Inventor
钟威
朱凯迪
王志
张小杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Core Storage Electronic Ltd
Original Assignee
Hefei Core Storage Electronic Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Core Storage Electronic Ltd filed Critical Hefei Core Storage Electronic Ltd
Priority to CN202310120168.5A priority Critical patent/CN116009790A/zh
Priority to US18/297,006 priority patent/US20240264755A1/en
Publication of CN116009790A publication Critical patent/CN116009790A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明提供一种有效节点管理方法、存储器存储装置及存储器控制电路单元。所述方法包括：建立对应于第一实体管理单元的有效节点管理表格；将有效节点管理数据存储于有效节点管理表格中，其中有效节点管理数据反映有效节点在第一实体管理单元中的分布状况；从主机***接收操作指令，其用以改变第一实体管理单元的数据存储状态；以及响应于所述操作指令，更新有效节点管理表格中的有效节点管理数据。由此，可提高对实体管理单元中的有效节点的管理效率。

Description

有效节点管理方法、存储装置及存储器控制电路单元
技术领域
本发明涉及一种存储器管理技术，尤其涉及一种有效节点管理方法、存储器存储装置及存储器控制电路单元。
背景技术
智能手机、平板计算机及个人计算机在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatile memory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。
一般来说，当欲执行垃圾回收(garbage collection)等数据整并操作时，存储器控制器会对可复写式非易失性存储器模块中的至少部分实体区块进行扫描，以根据实体区块中存储的实体至逻辑(Physical to Logical,P2L)映射信息搭配存储于逻辑至实体(Logical to Physical,L2P)映射表格的逻辑至实体映射信息来确定每一个实体区块中的有效节点的分布，进而根据此分布来执行数据整并操作。但是，对于实体区块的扫描需耗费许多时间与***资源，导致数据整并操作的执行效率低落。
发明内容
本发明提供一种有效节点管理方法、存储器存储装置及存储器控制电路单元，可提高对实体管理单元中的有效节点的管理效率。
本发明的范例实施例提供一种有效节点管理方法，其用于可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个实体管理单元。所述有效节点管理方法包括：建立对应于所述多个实体管理单元中的第一实体管理单元的有效节点管理表格；将有效节点管理数据存储于所述有效节点管理表格中，其中所述有效节点管理数据反映有效节点在所述第一实体管理单元中的分布状况；从主机***接收操作指令，其中所述操作指令用以改变所述第一实体管理单元的数据存储状态；以及响应于所述操作指令，更新所述有效节点管理表格中的所述有效节点管理数据。
本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机***。所述可复写式非易失性存储器模块包括多个实体管理单元。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以：建立对应于所述多个实体管理单元中的第一实体管理单元的有效节点管理表格；将有效节点管理数据存储于所述有效节点管理表格中，其中所述有效节点管理数据反映有效节点在所述第一实体管理单元中的分布状况；从所述主机***接收操作指令，其中所述操作指令用以改变所述第一实体管理单元的数据存储状态；以及响应于所述操作指令，更新所述有效节点管理表格中的所述有效节点管理数据。
本发明的范例实施例另提供一种存储器控制电路单元，其用于控制可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个实体管理单元。所述存储器控制电路单元包括主机接口、存储器接口及存储器管理电路。所述主机接口用以连接至主机***。所述存储器接口用以连接至所述可复写式非易失性存储器模块。所述存储器管理电路连接至所述主机接口与所述存储器接口。所述存储器管理电路用以：建立对应于所述多个实体管理单元中的第一实体管理单元的有效节点管理表格；将有效节点管理数据存储于所述有效节点管理表格中，其中所述有效节点管理数据反映有效节点在所述第一实体管理单元中的分布状况；从所述主机***接收操作指令，其中所述操作指令用以改变所述第一实体管理单元的数据存储状态；以及响应于所述操作指令，更新所述有效节点管理表格中的所述有效节点管理数据。
基于上述，在建立对应于第一实体管理单元的有效节点管理表格后，有效节点管理数据可被存储于此有效节点管理表格中，以反映有效节点在所述第一实体管理单元中的分布状况。尔后，响应于从主机***接收到用以改变第一实体管理单元的数据存储状态的操作指令，此有效节点管理表格中的有效节点管理数据可被更新。由此，可提高对实体管理单元中的有效节点的管理效率。
附图说明
图1是根据本发明的范例实施例所示出的主机***、存储器存储装置及输入/输出(I/O)装置的示意图；
图2是根据本发明的范例实施例所示出的主机***、存储器存储装置及I/O装置的示意图；
图3是根据本发明的范例实施例所示出的主机***与存储器存储装置的示意图；
图4是根据本发明的范例实施例所示出的存储器存储装置的示意图；
图5是根据本发明的范例实施例所示出的存储器控制电路单元的示意图；
图6是根据本发明的范例实施例所示出的管理可复写式非易失性存储器模块的示意图；
图7是根据本发明的范例实施例所示出的有效数据管理表格的示意图；
图8是根据本发明的范例实施例所示出的索引表格的示意图；
图9A至图9C是根据本发明的范例实施例所示出的更新有效节点管理数据的示意图；
图10是根据本发明的范例实施例所示出的压缩表格的示意图；
图11是根据本发明的范例实施例所示出的有效节点管理方法的流程图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
一般而言，存储器存储装置(亦称，存储器存储***)包括可复写式非易失性存储器模块(rewritable non-volatile memory module)与控制器(亦称，控制电路)。存储器存储装置可与主机***一起使用，以使主机***可将数据写入至存储器存储装置或从存储器存储装置中读取数据。
图1是根据本发明的范例实施例所示出的主机***、存储器存储装置及输入/输出(I/O)装置的示意图。图2是根据本发明的范例实施例所示出的主机***、存储器存储装置及I/O装置的示意图。
请参照图1与图2，主机***11可包括处理器111、随机存取存储器(random accessmemory,RAM)112、只读存储器(read only memory,ROM)113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114可连接至***总线(systembus)110。
在一范例实施例中，主机***11可通过数据传输接口114与存储器存储装置10连接。例如，主机***11可经由数据传输接口114将数据存储至存储器存储装置10或从存储器存储装置10中读取数据。此外，主机***11可通过***总线110与I/O装置12连接。例如，主机***11可经由***总线110将输出信号传送至I/O装置12或从I/O装置12接收输入信号。
在一范例实施例中，处理器111、随机存取存储器112、只读存储器113及数据传输接口114可设置在主机***11的主机板20上。数据传输接口114的数目可以是一或多个。通过数据传输接口114，主机板20可以经由有线或无线方式连接至存储器存储装置10。
在一范例实施例中，存储器存储装置10可例如是U盘201、存储卡202、固态硬盘(Solid State Drive,SSD)203或无线存储器存储装置204。无线存储器存储装置204可例如是近场通信(Near Field Communication,NFC)存储器存储装置、无线传真(WiFi)存储器存储装置、蓝牙(Bluetooth)存储器存储装置或低功耗蓝牙存储器存储装置(例如，iBeacon)等以各式无线通信技术为基础的存储器存储装置。此外，主机板20也可以通过***总线110连接至全球定位***(Global Positioning System,GPS)模块205、网络接口卡206、无线传输装置207、键盘208、屏幕209、喇叭210等各式I/O装置。例如，在一范例实施例中，主机板20可通过无线传输装置207存取无线存储器存储装置204。
在一范例实施例中，主机***11为计算机***。在一范例实施例中，主机***11可为可实质地与存储器存储装置配合以存储数据的任意***。在一范例实施例中，存储器存储装置10与主机***11可分别包括图3的存储器存储装置30与主机***31。
图3是根据本发明的范例实施例所示出的主机***与存储器存储装置的示意图。请参照图3，存储器存储装置30可与主机***31搭配使用以存储数据。例如，主机***31可以是数码相机、摄像机、通信装置、音频播放器、视频播放器或平板计算机等***。例如，存储器存储装置30可为主机***31所使用的安全数字(Secure Digital,SD)卡32、小型快闪(Compact Flash,CF)卡33或嵌入式存储装置34等各式非易失性存储器存储装置。嵌入式存储装置34包括嵌入式多媒体卡(embedded Multi Media Card,eMMC)341和/或嵌入式多芯片封装(embedded Multi Chip Package,eMCP)存储装置342等各类型将存储器模块直接连接于主机***的基板上的嵌入式存储装置。
图4是根据本发明的范例实施例所示出的存储器存储装置的示意图。请参照图4，存储器存储装置10包括连接接口单元41、存储器控制电路单元42与可复写式非易失性存储器模块43。
连接接口单元41用以将存储器存储装置10连接主机***11。存储器存储装置10可经由连接接口单元41与主机***11通信。在一范例实施例中，连接接口单元41是相容于外设部件互连局部总线(Peripheral Component Interconnect Express,PCI Express)标准。然而，必须了解的是，本发明不限于此，连接接口单元41亦可以是符合串行高级技术附件(Serial Advanced Technology Attachment,SATA)标准、并行高级技术附件(ParallelAdvanced Technology Attachment,PATA)标准、电气和电子工程师协会(Institute ofElectrical and Electronic Engineers,IEEE)1394标准、通用串行总线(UniversalSerial Bus,USB)标准、SD接口标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、存储棒(Memory Stick,MS)接口标准、MCP接口标准、MMC接口标准、eMMC接口标准、通用快闪存储器(Universal FlashStorage,UFS)接口标准、eMCP接口标准、CF接口标准、整合式驱动电子接口(IntegratedDevice Electronics,IDE)标准或其他适合的标准。连接接口单元41可与存储器控制电路单元42封装在一个芯片中，或者连接接口单元41是布设于一包含存储器控制电路单元42的芯片外。
存储器控制电路单元42连接至连接接口单元41与可复写式非易失性存储器模块43。存储器控制电路单元42用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令并且根据主机***11的指令在可复写式非易失性存储器模块43中进行数据的写入、读取与抹除等运作。
可复写式非易失性存储器模块43用以存储主机***11所写入的数据。可复写式非易失性存储器模块43可包括单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个比特的快闪存储器模块)、二阶存储单元(Multi LevelCell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特的快闪存储器模块)、三阶存储单元(Triple Level Cell,TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特的快闪存储器模块)、四阶存储单元(Quad Level Cell,QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个比特的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。
可复写式非易失性存储器模块43中的每一个存储单元是以电压(以下亦称为临界电压)的改变来存储一或多个比特。具体来说，每一个存储单元的控制门(control gate)与通道之间有一个电荷捕捉层。通过施予写入电压至控制门，可以改变电荷补捉层的电子量，进而改变存储单元的临界电压。此改变存储单元的临界电压的操作亦称为“把数据写入至存储单元”或“程序化(programming)存储单元”。随着临界电压的改变，可复写式非易失性存储器模块43中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，由此取得此存储单元所存储的一或多个比特。
在一范例实施例中，可复写式非易失性存储器模块43的存储单元可构成多个实体程序化单元，并且此些实体程序化单元可构成多个实体抹除单元。具体来说，同一条字线上的存储单元可组成一或多个实体程序化单元。若每一个存储单元可存储2个以上的比特，则同一条字线上的实体程序化单元可至少可被分类为下实体程序化单元与上实体程序化单元。例如，一存储单元的最低有效比特(Least Significant Bit,LSB)是属于下实体程序化单元，并且一存储单元的最高有效比特(Most Significant Bit,MSB)是属于上实体程序化单元。一般来说，在MLC NAND型快闪存储器中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。
在一范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元可为实体页(page)或是实体扇(sector)。若实体程序化单元为实体页，则此些实体程序化单元可包括数据比特区与冗余(redundancy)比特区。数据比特区包含多个实体扇，用以存储用户数据，而冗余比特区用以存储***数据(例如，错误更正码等管理数据)。在一范例实施例中，数据比特区包含32个实体扇，且一个实体扇的大小为512字节(byte,B)。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。亦即，每一实体抹除单元含有最小数目的一并被抹除的存储单元。例如，实体抹除单元为实体区块(block)。
图5是根据本发明的范例实施例所示出的存储器控制电路单元的示意图。请参照图5，存储器控制电路单元42包括存储器管理电路51、主机接口52及存储器接口53。
存储器管理电路51用以控制存储器控制电路单元42的整体运作。具体来说，存储器管理电路51具有多个控制指令，并且在存储器存储装置10运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。以下说明存储器管理电路51的操作时，等同于说明存储器控制电路单元42的操作。
在一范例实施例中，存储器管理电路51的控制指令是以固件型式来实作。例如，存储器管理电路51具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器存储装置10运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。
在一范例实施例中，存储器管理电路51的控制指令亦可以程序码型式存储于可复写式非易失性存储器模块43的特定区域(例如，存储器模块中专用于存放***数据的***区)中。此外，存储器管理电路51具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有开机码(boot code)，并且当存储器控制电路单元42被使能时，微处理器单元会先执行此开机码来将存储于可复写式非易失性存储器模块43中的控制指令载入至存储器管理电路51的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。
在一范例实施例中，存储器管理电路51的控制指令亦可以一硬件型式来实作。例如，存储器管理电路51包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是连接至微控制器。存储单元管理电路用以管理可复写式非易失性存储器模块43的存储单元或存储单元群组。存储器写入电路用以对可复写式非易失性存储器模块43下达写入指令序列以将数据写入至可复写式非易失性存储器模块43中。存储器读取电路用以对可复写式非易失性存储器模块43下达读取指令序列以从可复写式非易失性存储器模块43中读取数据。存储器抹除电路用以对可复写式非易失性存储器模块43下达抹除指令序列以将数据从可复写式非易失性存储器模块43中抹除。数据处理电路用以处理欲写入至可复写式非易失性存储器模块43的数据以及从可复写式非易失性存储器模块43中读取的数据。写入指令序列、读取指令序列及抹除指令序列可各别包括一或多个程序码或指令码并且用以指示可复写式非易失性存储器模块43执行相对应的写入、读取及抹除等操作。在一范例实施例中，存储器管理电路51还可以下达其他类型的指令序列给可复写式非易失性存储器模块43以指示执行相对应的操作。
主机接口52是连接至存储器管理电路51。存储器管理电路51可通过主机接口52与主机***11通信。主机接口52可用以接收与识别主机***11所传送的指令与数据。例如，主机***11所传送的指令与数据可通过主机接口52来传送至存储器管理电路51。此外，存储器管理电路51可通过主机接口52将数据传送至主机***11。在本范例实施例中，主机接口52是相容于PCI Express标准。然而，必须了解的是本发明不限于此，主机接口52亦可以是相容于SATA标准、PATA标准、IEEE 1394标准、USB标准、SD标准、UHS-I标准、UHS-II标准、MS标准、MMC标准、eMMC标准、UFS标准、CF标准、IDE标准或其他适合的数据传输标准。
存储器接口53是连接至存储器管理电路51并且用以存取可复写式非易失性存储器模块43。例如，存储器管理电路51可通过存储器接口53存取可复写式非易失性存储器模块43。也就是说，欲写入至可复写式非易失性存储器模块43的数据会经由存储器接口53转换为可复写式非易失性存储器模块43所能接受的格式。具体来说，若存储器管理电路51要存取可复写式非易失性存储器模块43，存储器接口53会传送对应的指令序列。例如，这些指令序列可包括指示写入数据的写入指令序列、指示读取数据的读取指令序列、指示抹除数据的抹除指令序列、以及用以指示各种存储器操作(例如，改变读取电压电平或执行垃圾回收操作等等)的相对应的指令序列。这些指令序列例如是由存储器管理电路51产生并且通过存储器接口53传送至可复写式非易失性存储器模块43。这些指令序列可包括一或多个信号，或是在总线上的数据。这些信号或数据可包括指令码或程序码。例如，在读取指令序列中，会包括读取的识别码、存储器地址等信息。
在一范例实施例中，存储器控制电路单元42还包括错误检查与校正电路54、缓冲存储器55及电源管理电路56。
错误检查与校正电路54是连接至存储器管理电路51并且用以执行错误检查与校正操作以确保数据的正确性。具体来说，当存储器管理电路51从主机***11中接收到写入指令时，错误检查与校正电路54会为对应此写入指令的数据产生对应的错误更正码(errorcorrecting code,ECC)和/或错误检查码(error detecting code，EDC)，并且存储器管理电路51会将对应此写入指令的数据与对应的错误更正码和/或错误检查码写入至可复写式非易失性存储器模块43中。之后，当存储器管理电路51从可复写式非易失性存储器模块43中读取数据时会同时读取此数据对应的错误更正码和/或错误检查码，并且错误检查与校正电路54会依据此错误更正码和/或错误检查码对所读取的数据执行错误检查与校正操作。
缓冲存储器55是连接至存储器管理电路51并且用以暂存数据。电源管理电路56是连接至存储器管理电路51并且用以控制存储器存储装置10的电源。
在一范例实施例中，图4的可复写式非易失性存储器模块43可包括快闪存储器模块。在一范例实施例中，图4的存储器控制电路单元42可包括快闪存储器控制器。在一范例实施例中，图5的存储器管理电路51可包括快闪存储器管理电路。
图6是根据本发明的范例实施例所示出的管理可复写式非易失性存储器模块的示意图。请参照图6，存储器管理电路51可将可复写式非易失性存储器模块43中的实体管理单元610(0)～610(B)逻辑地分组至存储区601与闲置(spare)区602。
在一范例实施例中，一个实体管理单元包含一或多个实体区块。一个实体管理单元可包含多个实体节点。在一范例实施例中，每一个实体节点可存储数据长度为4KB的数据。在一范例实施例中，每一个实体节点亦可存储更多或更少的数据，本发明不加以限制。
存储区601中的实体管理单元610(0)～610(A)用以存储用户数据(例如来自图1的主机***11的用户数据)。例如，存储区601中的实体管理单元610(0)～610(A)可存储有效(valid)数据与无效(invalid)数据。闲置区602中的实体管理单元610(A+1)～610(B)未存储数据(例如有效数据)。例如，若某一个实体管理单元未存储有效数据，则此实体管理单元可被关联(或加入)至闲置区602。此外，闲置区602中的实体管理单元(或未存储有效数据的实体管理单元)可被抹除。在写入新数据时，一或多个实体管理单元可被从闲置区602中提取以存储此新数据。在一范例实施例中，闲置区602亦称为闲置池(free pool)。
存储器管理电路51可配置逻辑单元612(0)～612(C)以映射存储区601中的实体管理单元610(0)～610(A)。在一范例实施例中，每一个逻辑单元对应一个逻辑地址。例如，一个逻辑地址可包括一或多个逻辑区块地址(Logical Block Address,LBA)或其他的逻辑管理单元。在一范例实施例中，一个逻辑单元也可对应一个逻辑程序化单元或者由多个连续或不连续的逻辑地址组成。
须注意的是，一个逻辑单元可被映射至一或多个实体管理单元。若某一实体管理单元当前有被某一逻辑单元映射，则表示此实体管理单元当前存储的数据包括有效数据。反之，若某一实体管理单元当前未被任一逻辑单元映射，则表示此实体管理单元当前存储的数据为无效数据。
类似的，若某一个实体节点当前存储的数据属于某一逻辑单元，表示此实体节点当前存储了有效数据。反之，若某一个实体节点当前存储的数据不属于任何逻辑单元，则表示此实体节点当前未存储有效数据。在一范例实施例中，当前存储了有效数据的实体节点亦称为有效节点，和/或当前未存储有效数据的实体节点亦称为无效节点。
存储器管理电路51可将描述逻辑单元与实体管理单元之间的映射关系的映射信息(亦称为逻辑至实体映射信息)记录于至少一映射表格(亦称为逻辑至实体映射表)。当主机***11欲从存储器存储装置10读取数据或写入数据至存储器存储装置10时，存储器管理电路51可根据此映射表格中的信息(即映射信息)来存取可复写式非易失性存储器模块43。
在一范例实施例中，存储器管理电路51可建立对应于一个实体管理单元(亦称为第一实体管理单元)的有效节点管理表格(亦称为第一有效节点管理表格)。例如，第一实体管理单元可为图6的实体管理单元610(0)～610(B)中的任一者。存储器管理电路51可将第一有效节点管理表格存储于可复写式非易失性存储器模块43中。
在一范例实施例中，存储器管理电路51可将第一有效节点管理表格存储于可复写式非易失性存储器模块43中的***区。此***区可专用以存储***数据。例如，用户或主机***11无法存取此***区中的数据。由此，可避免用户或主机***11意外修改或删除此***区中的数据，从而导致存储器存储装置10无法正常运作。
在一范例实施例中，存储器管理电路51可将有效节点管理数据(亦称为第一有效节点管理数据)存储于第一有效节点管理表格中。特别是，第一有效节点管理数据可反映有效节点在第一实体管理单元中的分布状况。例如，第一有效节点管理数据可反映第一实体管理单元中是否包含任何有效节点。在第一实体管理单元中包含至少一有效节点的情况下，第一有效节点管理数据可进一步反映有效节点在第一实体管理单元中的分布(例如第一实体管理单元中的哪些实体节点为有效节点或无效节点)和/或第一实体管理单元中的有效节点的总数。
图7是根据本发明的范例实施例所示出的有效数据管理表格的示意图。请参照图7，存储器管理电路51可建立对应于实体管理单元701(即第一实体管理单元)的有效节点管理表格702(即第一有效节点管理表格)。存储器管理电路51可将对应于实体管理单元701的有效节点管理数据(即第一有效节点管理数据)存储于有效节点管理表格702中。
在一范例实施例中，有效节点管理表格702可记载多个识别比特B(0)～B(7)，且实体管理单元701包括多个实体节点N(0)～N(7)。特别是，识别比特B(0)～B(7)中的识别比特B(i)可用以表示实体节点N(i)是否为有效节点。例如，在有效节点管理表格702中，假设识别比特B(2)、B(4)、B(5)及B(6)为比特“1”且识别比特B(0)、B(1)、B(3)及B(7)为比特0”，表示在实体管理单元701中，实体节点N(2)、N(4)、N(5)及N(6)属于有效节点(即当前存储有效数据的实体节点)，而实体节点N(0)、N(1)、N(3)及N(7)则属于无效节点(即当前未存储有效数据的实体节点)。
在一范例实施例中，存储器管理电路51可根据有效节点管理表格702所记载的信息(即第一有效节点管理数据)来获得实体管理单元701中的有效节点的分布状况。例如，根据识别比特B(0)～B(7)，存储器管理电路51可判定实体节点N(2)、N(4)、N(5)及N(6)属于有效节点和/或实体节点N(0)、N(1)、N(3)及N(7)属于无效节点。此外，有效节点管理表格702还可记载更多的识别比特，以反映实体管理单元701中的其余实体节点的状态(例如是否为有效节点)。
在一范例实施例中，在建立第一有效节点管理表格后，存储器管理电路51可持续更新、维护并管理第一效节点管理表格，以反映有效节点在第一实体管理单元中最新的分布状况。在一范例实施例中，响应于第一实体管理单元中不存在有效节点，存储器管理电路51可删除第一有效节点管理表格。或者，在一范例实施例中，即便第一实体管理单元中不存在有效节点，存储器管理电路51可不删除(即保留)第一有效节点管理表格。
在一范例实施例中，存储器管理电路51可建立索引表格并将一或多个有效节点管理表格(包含第一有效节点管理表格)的地址信息存储于此索引表格中。当欲查询第一有效节点管理表格时，存储器管理电路51可读取此索引表格，以获得第一有效节点管理表格的地址信息。根据此地址信息，存储器管理电路51可从可复写式非易失性存储器模块43读取第一有效节点管理表格。
图8是根据本发明的范例实施例所示出的索引表格的示意图。请参照图8，存储器管理电路51可建立索引表格81。存储器管理电路51可将对应于有效节点管理表格TB(1)～TB(2)的地址信息PA(0)～PA(2)存储于索引表格81中。例如，地址信息PA(i)可对应于有效节点管理表格TB(i)并反映有效节点管理表格TB(i)在实体管理单元82中的存储地址。在一范例实施例中，实体管理单元82可为可复写式非易失性存储器模块43中专门用以存储***数据的实体管理单元(即属于***区的实体管理单元)。在一范例实施例中，实体管理单元82可为可复写式非易失性存储器模块43中的任意实体管理单元。
在一范例实施例中，当欲读取有效节点管理表格TB(i)(即第一有效节点管理表格)时，存储器管理电路51可根据记载于索引表格81中的地址信息PA(i)取得有效节点管理表格TB(i)在实体管理单元82中的存储地址。然后，存储器管理电路51可根据地址信息PA(i)从此存储地址读取有效节点管理表格TB(i)。
在一范例实施例中，响应于第一实体管理单元中不存在有效节点，存储器管理电路51可将第一实体管理单元所对应的第一有效节点管理表格的地址信息从索引表格中移除。例如，假设有效节点管理表格TB(0)所对应的实体管理单元中不具有任何有效节点，则存储器管理电路51可将有效节点管理表格TB(0)的地址信息PA(0)从索引表格81中移除。同时，存储器管理电路51可删除有效节点管理表格TB(0)。由此，可更为有效地运用存储空间。
在一范例实施例中，存储器管理电路51可从主机***11接收一或多个操作指令。所述操作指令可用以改变第一实体管理单元的数据存储状态。例如，所述操作指令可包括写入指令和/或抹除指令。写入指令用以指示写入或更新属于特定逻辑单元的数据。抹除指令可用以指示抹除或删除属于特定逻辑单元的数据。所述特定逻辑单元映射至第一实体管理单元。在一范例实施例中，所述操作指令还可包括其他类型的指令，只要可用以改变第一实体管理单元的数据存储状态即可。
在一范例实施例中，响应于所述操作指令，存储器管理电路51可更新第一有效节点管理表格中的数据(即第一有效节点管理数据)。例如，更新后的第一有效节点管理数据可反映有效节点在第一实体管理单元中最新的分布状况。
图9A至图9C是根据本发明的范例实施例所示出的更新有效节点管理数据的示意图。请参照图9A，假设有效节点管理表格911用以记载对应于实体管理单元901的有效节点管理数据，且有效节点管理表格912用以记载对应于实体管理单元902的有效节点管理数据。此外，在图9A的范例实施例中，以斜线标示的实体节点表示已经被写入数据(即已经有存储数据)的实体节点，而未以斜线标示的实体节点表示尚未被写入数据(即尚未存储数据)的实体节点。
须注意的是，在图9A的范例实施例中，是假设实体管理单元901与902中以斜线标示的实体节点当前皆是存储有效数据。因此，有效节点管理表格911与912中对应于此些有效节点的识别比特皆为比特“1”，而对应于其余无效节点的识别比特则为比特“0”。
请参照图9B，接续于图9A的范例实施例，假设属于逻辑单元L(0)～L(3)的数据当前是分别存储于实体节点931(0)～931(3)中。在一范例实施例中，存储器管理电路51可从主机***11接收至少一操作指令(亦称为第一操作指令)。第一操作指令指示更新属于逻辑单元L(0)～L(7)的数据。响应于第一操作指令，存储器管理电路51可将当前存储于实体节点931(0)～931(3)中的数据标记为无效数据并将属于逻辑单元L(0)～L(7)的新数据(即有效数据)存储至实体节点941(0)～941(7)中。换言之，响应于第一操作指令，实体管理单元901与902的数据存储状态发生变化。
在图9B的范例实施例中，响应于实体管理单元901与902的数据存储状态发生变化，存储器管理电路51可更新有效节点管理表格911与912中的有效节点管理数据。例如，响应于存储于实体节点931(0)～931(3)中的数据成为无效数据，存储器管理电路51可将有效节点管理表格911与912中对应于实体节点931(0)～931(3)的多个识别比特从比特“1”更新为比特“0”。此外，响应于有效数据被存储至实体节点941(0)～941(7)中，存储器管理电路51可将有效节点管理表格912中对应于实体节点941(0)～941(7)的多个识别比特从比特“0”更新为比特“1”。
请参照图9C，接续于图9B的范例实施例，假设存储器管理电路51继续从主机***11接收至少一操作指令(亦称为第二操作指令)。第二操作指令指示删除属于逻辑单元L(2)～L(5)的数据。响应于第二操作指令，存储器管理电路51可将存储于实体节点941(2)～941(5)中的数据标记为无效数据。换言之，响应于第二操作指令，实体管理单元901与902的数据存储状态再次发生变化。
在图9C的范例实施例中，响应于实体管理单元901与902的数据存储状态发生变化，存储器管理电路51可再次更新有效节点管理表格911与912中的有效节点管理数据。例如，响应于存储于实体节点941(2)～941(5)中的数据成为无效数据，存储器管理电路51可将有效节点管理表格912中对应于实体节点941(2)～941(5)的多个识别比特从比特“1”更新为比特“0”。
换言之，在图9A至图9C的范例实施例中，通过持续更新、维护并管理有效节点管理表格911与912，有效节点管理表格911与912中的有效节点管理数据可持续反映实体管理单元901与902最新的数据存储状态和/或有效节点在实体管理单元901与902中最新的分布状况。
在一范例实施例中，存储器管理电路51还可建立压缩表格。存储器管理电路51可将对应于第一有效节点管理数据的压缩数据存储于此压缩表格中。此压缩数据可根据第一有效节点管理数据产生。例如，存储器管理电路51可对第一有效节点管理数据执行压缩处理以产生此压缩数据。此外，压缩表格亦可存储于可复写式非易失性存储器模块43中的***区。
在一范例实施例中，相较于第一有效节点管理数据是以单一个识别比特来表示单一个实体节点是否为有效节点(如图7、图9A至图9C所示)，所述压缩数据改为以较少的识别比特来表示相同数量的多个实体节点是否皆为有效节点(例如以单一识别比特来表示多个实体节点是否皆为有效节点)。通过对第一有效节点管理数据进行压缩，可有效减少存储空间的使用量。
在一范例实施例中，所述压缩数据包括第一压缩数据。存储器管理电路51可根据第一有效节点管理数据中属于特定数据范围(亦称为目标范围)内的有效节点管理数据产生第一压缩数据。在一范例实施例中，第一压缩数据中的至少一识别比特可基于较少的数据量来反映第一有效节点管理数据中属于目标范围内的有效节点管理数据的数值分布状态。
在一范例实施例中，第一压缩数据中的至少一识别比特可基于较少的数据量来反映所述目标范围相较于第一有效节点管理表格的偏移值。此偏移值可用以对第一有效节点管理表格中的目标范围进行定位。尔后，存储器管理电路51可根据此偏移值来在第一有效节点管理表格中决定属于所述目标范围的有效节点管理数据。
在一范例实施例中，第一压缩数据可包括旗标比特与对应于所述旗标比特的识别比特。若所述旗标比特为第一值，所述识别比特可反映第一有效节点管理数据中属于所述目标范围内的多个识别比特的数值分布状态。此外，若所述旗标比特为第二值，则所述识别比特可反映所述目标范围相较于第一有效节点管理表格的所述偏移值。
图10是根据本发明的范例实施例所示出的压缩表格的示意图。请参照图10，压缩表格1001中可存储多笔压缩数据。此些压缩数据可根据第一有效节点管理数据产生。例如，此些压缩数据包括分别对应于范围(A)～范围(C)的内容(A)～内容(C)。其中，范围(i)对应第一有效节点管理数据中的一个目标范围，而内容(i)为对应于此目标范围的压缩数据。
以对应于范围(C)的内容(C)为例，内容(C)可包括旗标比特与识别比特。若内容(C)中的旗标比特为第一值(例如比特“1”)，则内容(C)中的识别比特可反映第一有效节点管理数据中对应于范围(C)的多个识别比特的数值分布状态。例如，在内容(C)中的旗标比特为第一值(例如比特“1”)的情况下，若内容(C)中的识别比特为比特“1”，表示第一有效节点管理数据中对应于范围(C)的多个识别比特皆为比特“1”。此外，在内容(C)中的旗标比特为第一值(例如比特“1”)的情况下，若内容(C)中的识别比特为比特“0”，表示第一有效节点管理数据中对应于范围(C)的多个识别比特皆为比特“0”。然而，在另一范例实施例中，压缩数据中的识别比特亦可通过其他的方式来呈现原始的第一有效节点管理数据中的多个识别比特的数值分布状态，本发明不加以限制。另一方面，若内容(C)中的旗标比特为第二值(例如比特“0”)，则内容(C)中的识别比特可反映范围(C)相较于第一有效节点管理表格的偏移值。
在一范例实施例中，存储器管理电路51可根据压缩表格中的压缩数据来获得有效节点在第一实体管理单元中的分布状况。以压缩表格1001为例，假设内容(A)中的旗标比特为比特“1”，则存储器管理电路51可根据内容(A)中的识别比特来一次性地获得第一实体管理单元中对应于范围(A)的多个实体节点的状态(例如皆为有效节点或无效节点)。此外，假设内容(B)中的旗标比特为比特“0”，则存储器管理电路51可根据内容(B)中的识别比特来获得范围(B)相较于第一有效节点管理表格的偏移值。然后，存储器管理电路51可根据此偏移值从第一有效节点管理表格中读取对应于多个实体节点的识别比特。然后，存储器管理电路51可根据此些识别比特获得所述多个实体节点的状态。
须注意的是，图10的范例实施例所述的压缩表格1001中的压缩数据的记载方式仅为范例。在其他的范例实施例中，压缩数据的记载方式亦可根据实务需求调整，本发明不加以限制。
图11是根据本发明的范例实施例所示出的有效节点管理方法的流程图。请参照图11，在步骤S1101中，建立对应于第一实体管理单元的有效节点管理表格。在步骤S1102中，将有效节点管理数据存储于有效节点管理表格中，其中有效节点管理数据反映有效节点在第一实体管理单元中的分布状况。在步骤S1103中，从主机***接收操作指令，其中所述操作指令用以改变第一实体管理单元的数据存储状态。在步骤S1104中，响应于所述操作指令，更新有效节点管理表格中的有效节点管理数据。
然而，图11中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图11中各步骤可以实作为多个程序码或是电路，本案不加以限制。此外，图11的方法可以搭配以上范例实施例使用，也可以单独使用，本案不加以限制。
综上所述，本发明的范例实施例提出的有效节点管理方法、存储器存储装置及存储器控制电路单元，可使用有效节点管理表格来反映特定实体管理单元当前的数据存储状态和/或有效节点在特定实体管理单元中的分布状况。此外，通过动态更新、维护及管理所述有效节点管理表格，所述有效节点管理表格中的数据可即时反映特定实体管理单元最新的数据存储状态和/或有效节点在特定实体管理单元中最新的分布状况。由此，可有效提高执行任何需要参考实体管理单元当前的数据存储状态的数据处理程序(例如垃圾回收程序或损耗平衡(wear leveling)程序)的执行效率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (21)

1.一种有效节点管理方法，其特征在于，用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体管理单元，且所述有效节点管理方法包括：
建立对应于所述多个实体管理单元中的第一实体管理单元的有效节点管理表格；
将有效节点管理数据存储于所述有效节点管理表格中，其中所述有效节点管理数据反映有效节点在所述第一实体管理单元中的分布状况；
从主机***接收操作指令，其中所述操作指令用以改变所述第一实体管理单元的数据存储状态；以及
响应于所述操作指令，更新所述有效节点管理表格中的所述有效节点管理数据。
2.根据权利要求1所述的有效节点管理方法，其中所述有效节点管理数据中的一个识别比特用以表示所述第一实体管理单元中的单一个实体节点是否为所述有效节点。
3.根据权利要求1所述的有效节点管理方法，还包括：
响应于所述第一实体管理单元中不存在所述有效节点，删除所述有效节点管理表格。
4.根据权利要求1所述的有效节点管理方法，还包括：
建立索引表格；
将所述有效节点管理表格的地址信息存储于所述索引表格中；
读取所述索引表格，以获得所述有效节点管理表格的所述地址信息；以及
根据所述地址信息，从所述可复写式非易失性存储器模块读取所述有效节点管理表格。
5.根据权利要求4所述的有效节点管理方法，还包括：
响应于所述第一实体管理单元中不存在所述有效节点，将所述有效节点管理表格的所述地址信息从所述索引表格中移除。
6.根据权利要求1所述的有效节点管理方法，还包括：
建立压缩表格；以及
将对应于所述有效节点管理数据的压缩数据存储于所述压缩表格中，
其中相较于所述有效节点管理数据，所述压缩数据以较少的识别比特来表示所述第一实体管理单元中的相同数量的实体节点的状态。
7.根据权利要求6所述的有效节点管理方法，其中所述压缩数据包括旗标比特与对应于所述旗标比特的识别比特，
若所述旗标比特为第一值，所述识别比特反映所述有效节点管理数据中属于目标范围内的多个识别比特的数值分布状态，并且
若所述旗标比特为第二值，所述识别比特反映所述目标范围相较于所述有效节点管理表格的偏移值。
8.一种存储器存储装置，其特征在于，包括：
连接接口单元，用以连接至主机***；
可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体管理单元；以及
存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，
其中所述存储器控制电路单元用以：
建立对应于所述多个实体管理单元中的第一实体管理单元的有效节点管理表格；
将有效节点管理数据存储于所述有效节点管理表格中，其中所述有效节点管理数据反映有效节点在所述第一实体管理单元中的分布状况；
从所述主机***接收操作指令，其中所述操作指令用以改变所述第一实体管理单元的数据存储状态；以及
响应于所述操作指令，更新所述有效节点管理表格中的所述有效节点管理数据。
9.根据权利要求8所述的存储器存储装置，其中所述有效节点管理数据中的一个识别比特用以表示所述第一实体管理单元中的单一个实体节点是否为所述有效节点。
10.根据权利要求8所述的存储器存储装置，其中所述存储器控制电路单元更用以：
响应于所述第一实体管理单元中不存在所述有效节点，删除所述有效节点管理表格。
11.根据权利要求8所述的存储器存储装置，其中所述存储器控制电路单元更用以：
建立索引表格；
将所述有效节点管理表格的地址信息存储于所述索引表格中；
读取所述索引表格，以获得所述有效节点管理表格的所述地址信息；以及
根据所述地址信息，从所述可复写式非易失性存储器模块读取所述有效节点管理表格。
12.根据权利要求11所述的存储器存储装置，其中所述存储器控制电路单元更用以：
响应于所述第一实体管理单元中不存在所述有效节点，将所述有效节点管理表格的所述地址信息从所述索引表格中移除。
13.根据权利要求8所述的存储器存储装置，其中所述存储器控制电路单元更用以：
建立压缩表格；以及
将对应于所述有效节点管理数据的压缩数据存储于所述压缩表格中，
其中相较于所述有效节点管理数据，所述压缩数据以较少的识别比特来表示所述第一实体管理单元中的相同数量的实体节点的状态。
14.根据权利要求13所述的存储器存储装置，其中所述压缩数据包括旗标比特与对应于所述旗标比特的识别比特，
若所述旗标比特为第一值，所述识别比特反映所述有效节点管理数据中属于目标范围内的多个识别比特的数值分布状态，并且
若所述旗标比特为第二值，所述识别比特反映所述目标范围相较于所述有效节点管理表格的偏移值。
15.一种存储器控制电路单元，其特征在于，用于控制可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体管理单元，且所述存储器控制电路单元包括：
主机接口，用以连接至主机***；
存储器接口，用以连接至所述可复写式非易失性存储器模块；以及
存储器管理电路，连接至所述主机接口与所述存储器接口，
其中所述存储器管理电路用以：
建立对应于所述多个实体管理单元中的第一实体管理单元的有效节点管理表格；
将有效节点管理数据存储于所述有效节点管理表格中，其中所述有效节点管理数据反映有效节点在所述第一实体管理单元中的分布状况；
从所述主机***接收操作指令，其中所述操作指令用以改变所述第一实体管理单元的数据存储状态；以及
响应于所述操作指令，更新所述有效节点管理表格中的所述有效节点管理数据。
16.根据权利要求15所述的存储器控制电路单元，其中所述有效节点管理数据中的一个识别比特用以表示所述第一实体管理单元中的单一个实体节点是否为所述有效节点。
17.根据权利要求15所述的存储器控制电路单元，其中所述存储器管理电路更用以：
响应于所述第一实体管理单元中不存在所述有效节点，删除所述有效节点管理表格。
18.根据权利要求15所述的存储器控制电路单元，其中所述存储器管理电路更用以：
建立索引表格；
将所述有效节点管理表格的地址信息存储于所述索引表格中；
读取所述索引表格，以获得所述有效节点管理表格的所述地址信息；以及
根据所述地址信息，从所述可复写式非易失性存储器模块读取所述有效节点管理表格。
19.根据权利要求18所述的存储器控制电路单元，其中所述存储器管理电路更用以：
响应于所述第一实体管理单元中不存在所述有效节点，将所述有效节点管理表格的所述地址信息从所述索引表格中移除。
20.根据权利要求15所述的存储器控制电路单元，其中所述存储器管理电路更用以：
建立压缩表格；以及
将对应于所述有效节点管理数据的压缩数据存储于所述压缩表格中，
其中相较于所述有效节点管理数据，所述压缩数据以较少的识别比特来表示所述第一实体管理单元中的相同数量的实体节点的状态。
21.根据权利要求20所述的存储器控制电路单元，其中所述压缩数据包括旗标比特与对应于所述旗标比特的识别比特，
若所述旗标比特为第一值，所述识别比特反映所述有效节点管理数据中属于目标范围内的多个识别比特的数值分布状态，并且
若所述旗标比特为第二值，所述识别比特反映所述目标范围相较于所述有效节点管理表格的偏移值。
CN202310120168.5A 2023-02-03 2023-02-03 有效节点管理方法、存储装置及存储器控制电路单元 Pending CN116009790A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202310120168.5A CN116009790A (zh) 2023-02-03 2023-02-03 有效节点管理方法、存储装置及存储器控制电路单元
US18/297,006 US20240264755A1 (en) 2023-02-03 2023-04-07 Valid node management method, memory storage device and memory control circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310120168.5A CN116009790A (zh) 2023-02-03 2023-02-03 有效节点管理方法、存储装置及存储器控制电路单元

Publications (1)

Publication Number Publication Date
CN116009790A true CN116009790A (zh) 2023-04-25

Family

ID=86023404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310120168.5A Pending CN116009790A (zh) 2023-02-03 2023-02-03 有效节点管理方法、存储装置及存储器控制电路单元

Country Status (2)

Country Link
US (1) US20240264755A1 (zh)
CN (1) CN116009790A (zh)

Also Published As

Publication number Publication date
US20240264755A1 (en) 2024-08-08

Similar Documents

Publication Publication Date Title
US10713178B2 (en) Mapping table updating method, memory controlling circuit unit and memory storage device
CN111078149B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN109491588B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
CN111880749B (zh) 数据读取方法、存储器存储装置及存储器控制电路单元
CN113885692B (zh) 存储器效能优化方法、存储器控制电路单元以及存储装置
CN113885808B (zh) 映射信息记录方法以及存储器控制电路单元与存储装置
CN112051971B (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
CN109273033B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
CN111737165B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN110308876B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN111767005B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN114822664B (zh) 基于数据优先级的风险评估方法、存储装置及控制电路
CN113140253B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN112486417B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN112394883B (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
CN111610937A (zh) 数据写入方法、存储器存储装置及存储器控制电路单元
TWI852352B (zh) 有效節點管理方法、記憶體儲存裝置及記憶體控制電路單元
US20240264755A1 (en) Valid node management method, memory storage device and memory control circuit unit
CN114115739B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN114203239B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN117632039B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
US20240289051A1 (en) Mapping table updating method, memory storage device and memory control circuit unit
CN113419683B (zh) 存储器存取方法、存储器存储装置及存储器控制电路单元
CN112181859B (zh) 有效数据合并方法、存储器控制电路单元与存储装置
TWI823792B (zh) 映射表更新方法、記憶體儲存裝置及記憶體控制電路單元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination