CN115987999A - 多机***的主从竞争方法、装置、arm及存储介质 - Google Patents

Abstract

本发明提供一种多机***的主从竞争方法、装置、ARM及存储介质。该方法应用于ARM，包括：获取自身的通信ID，并发送包含自身的通信ID的心跳帧；接收其它ARM发送的心跳帧；其它ARM发送的心跳帧包含对应的其它ARM的通信ID；若在第一预设时长内，接收到的通信ID均满足预设条件，则确定自身为ARM备用主机；发送主机确认帧至DSP主机；其中，至少两个设备的DSP中包含一个DSP主机；DSP主机在接收到主机确认帧后，回复成功确认帧；在接收到DSP主机回复的成功确认帧时，确定自身为ARM主机。本发明可实现多个ARM之间自动竞选出ARM主机，以便于与外部进行通信，保证多机***的通信可靠性。

Description

多机***的主从竞争方法、装置、ARM及存储介质

技术领域

本发明涉及主从竞争技术领域，尤其涉及一种多机***的主从竞争方法、装置、ARM及存储介质。

背景技术

对于单机***，通过单个设备与一个或多个单元进行通信。当该单个设备出现故障时，无法再与各单元进行通信，单机***可靠性较差。

为了解决单机***可靠性较差的问题，提出一种多机***，然而，对于多机***，需要选出一个主机对外通信，因此多机***需要具备主从竞争机制。目前，缺少一种针对多机***的主从竞争方法，以保证多机***对外通信的可靠性。

发明内容

本发明实施例提供了一种多机***的主从竞争方法、装置、ARM及存储介质，以解决现有方法缺少一种针对多机***的主从竞争方法，以保证多机***对外通信的可靠性的问题。

第一方面，本发明实施例提供了一种多机***的主从竞争方法，多机***包括至少两个设备，每个设备均包括ARM和DSP，各个ARM之间通信连接，ARM和DSP之间通信连接；多机***的主从竞争方法应用于ARM，包括：

获取自身的通信ID，并发送包含自身的通信ID的心跳帧；

接收其它ARM发送的心跳帧；其它ARM发送的心跳帧包含对应的其它ARM的通信ID；

若在第一预设时长内，接收到的通信ID均满足预设条件，则确定自身为ARM备用主机；

发送主机确认帧至DSP主机；其中，至少两个设备的DSP中包含一个DSP主机；DSP主机在接收到主机确认帧后，回复成功确认帧；

在接收到DSP主机回复的成功确认帧时，确定自身为ARM主机。

在一种可能的实现方式中，预设条件包括：接收到的通信ID均小于自身的通信ID，或，接收到的通信ID均大于自身的通信ID。

在一种可能的实现方式中，在接收其它ARM发送的心跳帧之后，多机***主从竞争方法还包括：

若在第一预设时长内，接收到不满足预设条件的通信ID，则确定自身为ARM从机。

在一种可能的实现方式中，获取自身的通信ID，并发送包含自身的通信ID的心跳帧，包括：

若在第二预设时长内，未接收到包含ARM主机标识的心跳帧，则获取自身的通信ID，并发送包含自身的通信ID的心跳帧。

在一种可能的实现方式中，在确定自身为ARM主机之后，多机***的主从竞争方法还包括：

将各个ARM从机的失同步标志位均置位，以通知各个ARM从机进行参数同步，使各个ARM从机与ARM主机保持参数同步；其中，各个ARM从机在与ARM主机保持参数同步后，发送清除同步标志位指令至ARM主机；

当接收到ARM从机发送的清除同步标志位指令时，将该ARM从机的失同步标志位复位。

在一种可能的实现方式中，在确定自身为ARM主机之后，多机***的主从竞争方法还包括：

当检测到存在离线的ARM从机时，将离线的ARM从机的失同步标志位置位，以使离线的ARM从机恢复在线时，进行参数同步；其中，ARM主机在第三预设时长内未接收到ARM从机的心跳包时，判定该ARM从机离线。

在一种可能的实现方式中，各个ARM之间以及ARM和DSP之间通过第一CAN总线通信连接；

各个DSP之间还通过第二CAN总线通信连接。

第二方面，本发明实施例提供了一种多机***的主从竞争装置，多机***包括至少两个设备，每个设备均包括ARM和DSP，各个ARM之间通信连接，ARM和DSP之间通信连接；多机***的主从竞争装置应用于ARM，包括：

获取模块，用于获取自身的通信ID，并发送包含自身的通信ID的心跳帧；

接收模块，用于接收其它ARM发送的心跳帧；其它ARM发送的心跳帧包含对应的其它ARM的通信ID；

备用主机判断模块，用于若在第一预设时长内，接收到的通信ID均满足预设条件，则确定自身为ARM备用主机；

确认帧发送模块，用于发送主机确认帧至DSP主机；其中，至少两个设备的DSP中包含一个DSP主机；DSP主机在接收到主机确认帧后，回复成功确认帧；

主机判断模块，用于在接收到DSP主机回复的成功确认帧时，确定自身为ARM主机。

第三方面，本发明实施例提供了一种ARM，包括处理器和存储器，所述存储器用于存储计算机程序，所述处理器用于调用并运行所述存储器中存储的计算机程序，执行如上第一方面或第一方面的任一种可能的实现方式所述的多机***的主从竞争方法。

第四方面，本发明实施例提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现如上第一方面或第一方面的任一种可能的实现方式所述的多机***的主从竞争方法的步骤。

本发明实施例提供一种多机***的主从竞争方法、装置、ARM及存储介质，通过各个ARM的通信ID进行各个ARM之间的自动主从竞争，竞争成功的ARM作为ARM备用主机，然后通过DSP主机进行二次仲裁，DSP主机成功确认后，ARM备用主机成为ARM主机，从而实现多个ARM之间自动竞选出ARM主机，以便于与外部进行通信，保证多机***的通信可靠性。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的多机***的示意图；

图2是本发明实施例提供的多机***的主从竞争方法的流程示意图；

图3是本发明实施例提供的另一种多机***的主从竞争方法的流程示意图；

图4是本发明实施例提供的多机***的主从竞争装置的结构示意图；

图5是本发明实施例提供的ARM的示意图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定***结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的***、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图通过具体实施例来进行说明。

参见图1，其示出了多机***的结构示意图，为了便于说明，仅示出了与本发明实施例相关的部分。

多机***包括至少两个设备，每个设备均包括ARM(Advanced RISC Machines，RISC微处理器)和DSP(Digital Signal Processor，数字信号处理器)，各个ARM之间通信连接，ARM和DSP之间通信连接，ARM可以作为本地控制器。其中，多机***的所有DSP之间存在一个DSP主机，其它DSP均为DSP从机。多机***的所有ARM之间存在一个ARM主机，其它ARM均为ARM从机。本申请提供的多机***的主从竞争方法是应用在上述ARM中，用于竞争出ARM主机，以便于多机***通过ARM主机与外部进行通信。由于多机***对外呈现为一个整体，因此，要求ARM之间具备主从竞争机制，同一时间仅有一个主机响应北向通信，在当前的ARM主机出现异常时，可进行主从切换，保证南北通信控制的可靠性。

每个ARM跟随整机分立供电，ARM之间互相冗余备份。ARM与DSP通信复用一条CAN(Controller Area Network，控制器局域网络)总线，环形接线，该CAN总线称为第一CAN总线，即图1中的CAN1。DSP之间还具有一条单独的CAN总线，即第二CAN总线，图2中的CAN2，用于DSP相互之间进行通信并竞争出DSP主机，可以提高通信可靠性。其中，DSP之间竞争主机可以采用任何现有方法，在此不做具体限制。

在一些可能的实现方式中，多机***中的各个设备之间可以是并联关系。多机***中的设备可以是储能变流器等设备，在此不做具体限制。

参见图2，其示出了本发明实施例提供的多机***的主从竞争方法的实现流程图。该多机***包括至少两个设备，每个设备均包括ARM和DSP，各个ARM之间通信连接，ARM和DSP之间通信连接；多机***的主从竞争方法应用于ARM，即该方法的执行主体可以是ARM。

参见图2，上述多机***的主从竞争方法包括：

在S101中，获取自身的通信ID，并发送包含自身的通信ID的心跳帧。

ARM上电后，可以从数据库中读取自身的通信ID。各个ARM的通信ID均不同，可用于唯一识别各个ARM。通信ID可以为数字。

ARM获取到自身的通信ID后，根据自身的通信ID生成自身的心跳帧，并通过CAN总线发送自身的心跳帧。心跳帧也可以称为心跳包。

在S102中，接收其它ARM发送的心跳帧；其它ARM发送的心跳帧包含对应的其它ARM的通信ID。

各个ARM均会发送包含自身的通信ID的新调整，并接收其它ARM发送的心跳帧。其它ARM是指多机***中除当前作为执行主体的ARM外的所有的ARM。

在S103中，若在第一预设时长内，接收到的通信ID均满足预设条件，则确定自身为ARM备用主机。

其中，第一预设时长的设置满足在所有ARM均正常工作时，当前ARM可在第一预设时长内接收到所有的其它ARM的包含通信ID的心跳帧。

若ARM在第一预设时长内，接收到的所有心跳帧包含的通信ID均满足预设条件，则可以确定自身为ARM备用主机，可以进入ARM备用主机模式。

预设条件可以根据实际需求进行设置，在此不做具体限制。

在S104中，发送主机确认帧至DSP主机；其中，至少两个设备的DSP中包含一个DSP主机；DSP主机在接收到主机确认帧后，回复成功确认帧。

当自身切换为ARM备用主机后，还需要DSP主机进行确认，才能正式切换为ARM主机。因此，通过发送主机确认帧至DSP主机，用于指示DSP主机回复成功确认帧。DSP主机只要能接收到主机确认帧，就会回复成功确认帧。

ARM和DSP共用同一条通信总线，依托于DSP的主从竞争机制，由于DSP同一时间仅有一个DSP主机，本申请将ARM主机的最终决定权交由DSP主机，可以防止ARM之间回路断线形成2个以上孤岛时出现多主机，利用DSP的单主机，进行二次确认，确保***中只会有一个主机，可以解决ARM多主机的问题。

在S105中，在接收到DSP主机回复的成功确认帧时，确定自身为ARM主机。

当发送主机确认帧后，若接收到DSP主机回复的成功确认帧，则自身由ARM备用主机切换为ARM主机，进入ARM主机模式。

在一些可能的实现方式中，在确定自身为ARM主机之后，生成一条主从切换日志，并记录该日志。

上述S101至S105所示的主从竞争方法可以用于多机***刚上电时，从无主机状态开始主从竞争，以竞争出ARM主机；也可以用于上电期间，当前ARM主机出现异常或故障，无法继续作为ARM主机后，其它ARM主机开始进行主从竞争，竞争出新的ARM主机。

本实施例通过各个ARM的通信ID进行各个ARM之间的自动主从竞争，竞争成功的ARM作为ARM备用主机，然后通过DSP主机进行二次仲裁，DSP主机成功确认后，ARM备用主机成为ARM主机，从而实现多个ARM之间自动竞选出ARM主机，以便于与外部进行通信，保证多机***的通信可靠性。

在一些可能的实现方式中，本实施例为满足现场的不同接线应用、调试工况，除了可以采用上述S101至S105的方法，以自动模式实现ARM主从竞争，还可以通过手动模式设置ARM主机。

在手动模式下，ARM可以按照预先设置的主从模式运行。在运行过程中，各ARM可以在心跳中发送自身主从标记、手动/自动模式，当存在模式不匹配、无主机、多主机状态时，需做相应告警。其中，工作人员可以通过web或对应的显示屏幕设置各个ARM的主从模式。

在一些实施例中，在上述S103中，上述预设条件包括：接收到的通信ID均小于自身的通信ID，或，接收到的通信ID均大于自身的通信ID。

需要说明的是，上述预设条件可以根据ARM主机的竞争逻辑进行设置。比如，假设ARM主机为通信ID最小的ARM，则预设条件为接收到的通信ID均大于自身的通信ID；假设ARM主机为通信ID最大的ARM，则预设条件为接收到的通信ID均小于自身的通信ID。预设条件也可以是其它可实现的条件，在此不做具体限制。

在一些实施例中，在上述S102之后，上述多机***主从竞争方法还包括：

若在第一预设时长内，接收到不满足预设条件的通信ID，则确定自身为ARM从机。

在第一预设时长内，只要接收到不满足预设条件的通信ID，就可以确定自身为ARM从机，进入ARM从机模式。

在一些实施例中，上述S101可以包括：

若在第二预设时长内，未接收到包含ARM主机标识的心跳帧，则获取自身的通信ID，并发送包含自身的通信ID的心跳帧。

正常情况下，ARM从机会定期接收到ARM主机发送的包含ARM主机标识的心跳帧，若在一定时长内，比如第二预设时长内，未接收到包含ARM主机标识的心跳帧，则确定ARM主机出现异常(损坏或下电等)，需要重新竞选主机，此时可执行上述S101至S105的方法进行主从竞争，竞争出新的ARM主机。

其中，第二预设时长可以根据实际需求进行设置，在此不做具体限制。ARM主机标识可以是预设的ARM主机标记或者ARM主机ID等。

在一些实施例中，在确定自身为ARM主机之后，多机***的主从竞争方法还包括：

将各个ARM从机的失同步标志位均置位，以通知各个ARM从机进行参数同步，使各个ARM从机与ARM主机保持参数同步；其中，各个ARM从机在与ARM主机保持参数同步后，发送清除同步标志位指令至ARM主机；

当接收到ARM从机发送的清除同步标志位指令时，将该ARM从机的失同步标志位复位。

其中，各个ARM从机的失同步标志位用于指示各个ARM从机是否需要同步ARM主机的参数。当该标志位置位后，表示对应的ARM从机需要同步ARM主机的参数，以使该ARM从机与ARM主机保持参数同步，即参数一致；当该标志位复位后，表示对应的ARM从机无需同步ARM主机的参数。

当竞争出ARM主机之后，ARM主机可以将各个ARM从机的失同步标志位均置位，并向各个从机发送广播帧，以提示各个ARM从机进行参数同步。各个ARM从机在检测到自身ID失同步后，发送参数请求帧，请求同步参数，同步完成后，发送清除同步标志位指令至ARM主机，并将同步的参数存入数据库。ARM主机在接收到ARM从机的清除同步标志位指令后，将该ARM从机的失同步标志位复位。

其中，ARM主机和ARM从机之间需同步的参数可以包括：ARM数量、网络参数、北向通信参数、计划曲线、电价设置等。

在一些可能的实现方式中，当ARM主机接收到北向、QT、web下发的***设置参数时，可以将各个ARM从机的失同步标志位均置位，通知各ARM从机重新同步。

在一些实施例中，在确定自身为ARM主机之后，多机***的主从竞争方法还包括：

当检测到存在离线的ARM从机时，将离线的ARM从机的失同步标志位置位，以使离线的ARM从机恢复在线时，进行参数同步；其中，ARM主机在第三预设时长内未接收到ARM从机的心跳包时，判定该ARM从机离线。

ARM主机需实时检测与各ARM从机的通信状态，当有ARM从机离线时，应将该ARM从机的失同步标志位置起，以保证通信恢复时，该ARM从机可重新同步参数。超过一定时间未收到ARM从机的心跳包，判定为该ARM从机离线。第三预设时长可根据实际需求进行设置，在此不做具体限制。

在一些实施例中，参见图1，各个ARM之间以及ARM和DSP之间通过第一CAN总线CAN1通信连接；各个DSP之间还通过第二CAN总线CAN2通信连接。

参见图1，各个ARM之间以及ARM和DSP之间环形接线，通过第一CAN总线CAN1进行通信。另外，DSP之间还可以通过第二CAN总线，即通信备路进行通信。

ARM之间可以通过第一CAN总线CAN1进行主从竞争，得到ARM备用主机，ARM备用主机可以通过第一CAN总线CAN1与DSP主机进行通信。

DSP之间可以通过第二CAN总线进行主从竞争，得到DSP主机。通过第二CAN总线CAN2还可以增加通信可靠性。

在一个具体的应用场景中，ARM主从竞争的实现流程如图3所示，在该场景中，通信ID最小的ARM作为主机。

在一些可能的实现方式中，当CAN主从竞争线程检测到主从标记发生变化时，须对本机IP进行切换，并将主从标记写入共享内存。其它进程实时检测主从标志，针对相关功能进行模式切换。

应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。

以下为本发明的装置实施例，对于其中未详尽描述的细节，可以参考上述对应的方法实施例。

图4示出了本发明实施例提供的多机***的主从竞争装置的结构示意图，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：

多机***包括至少两个设备，每个设备均包括ARM和DSP；多机***的主从竞争装置应用于ARM，各个ARM之间通信连接，ARM和DSP之间通信连接；如图4所示，多机***的主从竞争装置30可以包括：获取模块31、接收模块32、备用主机判断模块33、确认帧发送模块34和主机判断模块35。

获取模块31，用于获取自身的通信ID，并发送包含自身的通信ID的心跳帧；

接收模块32，用于接收其它ARM发送的心跳帧；其它ARM发送的心跳帧包含对应的其它ARM的通信ID；

备用主机判断模块33，用于若在第一预设时长内，接收到的通信ID均满足预设条件，则确定自身为ARM备用主机；

确认帧发送模块34，用于发送主机确认帧至DSP主机；其中，至少两个设备的DSP中包含一个DSP主机；DSP主机在接收到主机确认帧后，回复成功确认帧；

主机判断模块35，用于在接收到DSP主机回复的成功确认帧时，确定自身为ARM主机。

在一种可能的实现方式中，在备用主机判断模块33，预设条件包括：接收到的通信ID均小于自身的通信ID，或，接收到的通信ID均大于自身的通信ID。

在一种可能的实现方式中，备用主机判断模块33还可以用于：

若在第一预设时长内，接收到不满足预设条件的通信ID，则确定自身为ARM从机。

在一种可能的实现方式中，获取模块31具体用于：

若在第二预设时长内，未接收到包含ARM主机标识的心跳帧，则获取自身的通信ID，并发送包含自身的通信ID的心跳帧。

在一种可能的实现方式中，多机***的主从竞争装置30还可以包括参数同步模块。

参数同步模块，用于：

在确定自身为ARM主机之后，将各个ARM从机的失同步标志位均置位，以通知各个ARM从机进行参数同步，使各个ARM从机与ARM主机保持参数同步；其中，各个ARM从机在与ARM主机保持参数同步后，发送清除同步标志位指令至ARM主机；

当接收到ARM从机发送的清除同步标志位指令时，将该ARM从机的失同步标志位复位。

在一种可能的实现方式中，多机***的主从竞争装置30还可以包括离线同步模块。

离线同步模块，用于：当检测到存在离线的ARM从机时，将离线的ARM从机的失同步标志位置位，以使离线的ARM从机恢复在线时，进行参数同步；其中，ARM主机在第三预设时长内未接收到ARM从机的心跳包时，判定该ARM从机离线。

在一种可能的实现方式中，各个ARM之间以及ARM和DSP之间通过第一CAN总线通信连接；各个DSP之间还通过第二CAN总线通信连接。

图5是本发明实施例提供的ARM的示意图。如图5所示，该实施例的ARM4包括：处理器40和存储器41。所述存储器41用于存储计算机程序42，所述处理器40用于调用并运行所述存储器41中存储的计算机程序42，执行上述各个多机***的主从竞争方法实施例中的步骤，例如图2所示的S101至S105。或者，所述处理器40用于调用并运行所述存储器41中存储的计算机程序42，实现上述各装置实施例中各模块/单元的功能，例如图4所示模块/单元31至35的功能。

示例性的，所述计算机程序42可以被分割成一个或多个模块/单元，所述一个或者多个模块/单元被存储在所述存储器41中，并由所述处理器40执行，以完成本发明。所述一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述所述计算机程序42在所述ARM4中的执行过程。例如，所述计算机程序42可以被分割成图4所示的模块/单元31至35。

所述ARM4可包括，但不仅限于，处理器40、存储器41。本领域技术人员可以理解，图5仅仅是ARM4的示例，并不构成对ARM4的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如所述ARM还可以包括输入输出设备、网络接入设备、总线等。

所称处理器40可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。

所述存储器41可以是所述ARM4的内部存储单元，例如ARM4的硬盘或内存。所述存储器41也可以是所述ARM4的外部存储设备，例如所述ARM4上配备的插接式硬盘，智能存储卡(Smart Media Card，SMC)，安全数字(Secure Digital，SD)卡，闪存卡(Flash Card)等。进一步地，所述存储器41还可以既包括所述ARM4的内部存储单元也包括外部存储设备。所述存储器41用于存储所述计算机程序以及所述ARM所需的其他程序和数据。所述存储器41还可以用于暂时地存储已经输出或者将要输出的数据。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述***中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

在本发明所提供的实施例中，应该理解到，所揭露的装置/ARM和方法，可以通过其它的方式实现。例如，以上所描述的装置/ARM实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个多机***的主从竞争方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括是电载波信号和电信信号。

以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种多机***的主从竞争方法，其特征在于，所述多机***包括至少两个设备，每个所述设备均包括ARM和DSP，各个ARM之间通信连接，所述ARM和所述DSP之间通信连接；所述多机***的主从竞争方法应用于所述ARM，包括：

获取自身的通信ID，并发送包含自身的通信ID的心跳帧；

接收其它ARM发送的心跳帧；所述其它ARM发送的心跳帧包含对应的其它ARM的通信ID；

若在第一预设时长内，接收到的通信ID均满足预设条件，则确定自身为ARM备用主机；

发送主机确认帧至DSP主机；其中，所述至少两个设备的DSP中包含一个DSP主机；所述DSP主机在接收到所述主机确认帧后，回复成功确认帧；

在接收到所述DSP主机回复的成功确认帧时，确定自身为ARM主机。

2.根据权利要求1所述的多机***的主从竞争方法，其特征在于，所述预设条件包括：接收到的通信ID均小于自身的通信ID，或，接收到的通信ID均大于自身的通信ID。

3.根据权利要求1所述的多机***的主从竞争方法，其特征在于，在所述接收其它ARM发送的心跳帧之后，所述多机***主从竞争方法还包括：

若在所述第一预设时长内，接收到不满足所述预设条件的通信ID，则确定自身为ARM从机。

4.根据权利要求1所述的多机***的主从竞争方法，其特征在于，所述获取自身的通信ID，并发送包含自身的通信ID的心跳帧，包括：

若在第二预设时长内，未接收到包含ARM主机标识的心跳帧，则获取自身的通信ID，并发送包含自身的通信ID的心跳帧。

5.根据权利要求1所述的多机***的主从竞争方法，其特征在于，在所述确定自身为ARM主机之后，所述多机***的主从竞争方法还包括：

将各个ARM从机的失同步标志位均置位，以通知各个ARM从机进行参数同步，使各个ARM从机与ARM主机保持参数同步；其中，各个ARM从机在与ARM主机保持参数同步后，发送清除同步标志位指令至所述ARM主机；

当接收到ARM从机发送的清除同步标志位指令时，将该ARM从机的失同步标志位复位。

6.根据权利要求1所述的多机***的主从竞争方法，其特征在于，在所述确定自身为ARM主机之后，所述多机***的主从竞争方法还包括：

当检测到存在离线的ARM从机时，将所述离线的ARM从机的失同步标志位置位，以使所述离线的ARM从机恢复在线时，进行参数同步；其中，ARM主机在第三预设时长内未接收到ARM从机的心跳包时，判定该ARM从机离线。

7.根据权利要求1至6任一项所述的多机***的主从竞争方法，其特征在于，各个ARM之间以及所述ARM和所述DSP之间通过第一CAN总线通信连接；

各个所述DSP之间还通过第二CAN总线通信连接。

8.一种多机***的主从竞争装置，其特征在于，所述多机***包括至少两个设备，每个所述设备均包括ARM和DSP，各个ARM之间通信连接，所述ARM和所述DSP之间通信连接；所述多机***的主从竞争装置应用于所述ARM，包括：

获取模块，用于获取自身的通信ID，并发送包含自身的通信ID的心跳帧；

接收模块，用于接收其它ARM发送的心跳帧；所述其它ARM发送的心跳帧包含对应的其它ARM的通信ID；

备用主机判断模块，用于若在第一预设时长内，接收到的通信ID均满足预设条件，则确定自身为ARM备用主机；

确认帧发送模块，用于发送主机确认帧至DSP主机；其中，所述至少两个设备的DSP中包含一个DSP主机；所述DSP主机在接收到所述主机确认帧后，回复成功确认帧；

主机判断模块，用于在接收到所述DSP主机回复的成功确认帧时，确定自身为ARM主机。

9.一种ARM，其特征在于，包括处理器和存储器，所述存储器用于存储计算机程序，所述处理器用于调用并运行所述存储器中存储的计算机程序，执行如权利要求1至7中任一项所述的多机***的主从竞争方法。

10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如上的权利要求1至7中任一项所述多机***的主从竞争方法的步骤。

Images