CN115987252B - 一种三角波信号产生电路及电子设备 - Google Patents

Abstract

本申请公开了一种三角波信号产生电路及电子设备，涉及通信技术领域。电路包括：鉴相器单元、电荷泵单元以及振荡器单元。鉴相器单元的输出端连接电荷泵单元的输入端。电荷泵单元的输出端连接振荡器单元的第一输入端。鉴相器单元用于接收输入时钟信号和振荡器单元输出的反馈时钟信号，并输出带有相位差的脉冲信号。电荷泵单元用于将脉冲信号转换为误差电压。振荡器单元用于根据误差电压以及使能信号输出三角波信号。使能信号在不同的信号下，电路的工作模式不同，输出的三角波信号频率可以跟随输入时钟信号的频率也可以为固定频率。通过使能信号的控制，有效解决了对三角波信号不同需求以及频率单一的问题。

Description

一种三角波信号产生电路及电子设备

技术领域

本申请涉及电子电路领域，特别涉及一种三角波信号产生电路及电子设备。

背景技术

用于产生三角波信号的三角波信号发生器应用广泛，除了在雷达、通信等领域的电子设备需要线性度好的三角波信号TRI_VCO作为调制信号或者基准信号，在用脉冲宽度调制的D类音频功率放大器中也需要用三角波信号作为模拟信号被转换为脉冲信号。由于D类放大器属于数字功率放大器，如果电路不优化，***噪声会很严重。

目前，三角波信号产生电路通常会用到锁相环，构成把时钟输出相位和时钟输入相位相比较的反馈***，可以使输出时钟频率同步跟随输入的时钟频率。还用到由电阻及电容元件组成选频网络，即电阻-电容振荡器，这样可以通过电流对电容充放电，从而产生高低电平不同的三角波信号。

发明内容

本申请提供了一种三角波信号产生电路及电子设备，用于解决D类放大器脉冲宽度调制的不同频率需求以及频率单一的问题。

第一方面，提供了一种三角波信号产生电路，电路包括鉴相器单元、电荷泵单元以及振荡器单元。鉴相器单元的输出端连接电荷泵单元的输入端，电荷泵单元的输出端连接振荡器单元的第一输入端。鉴相器单元用于接收输入时钟信号和振荡器单元输出的反馈时钟信号，以及输出带有相位差的脉冲信号。电荷泵单元用于将脉冲信号转换为带有相位差的误差电压。振荡器单元用于根据误差电压以及使能信号输出三角波信号。在使能信号为第一电平信号的情况下，三角波信号的频率与输入时钟信号的频率相同。在使能信号为第二电平信号的情况下，三角波信号的频率为第一频率。

在本申请中三角波信号产生电路基于锁相环结构，设置了鉴相器单元、电荷泵单元以及振荡器单元。鉴相器单元接收输入时钟信号和振荡器单元反馈的反馈时钟信号，输出带有相位差的脉冲信号，并通过电荷泵单元将脉冲信号转换为误差电压输入至振荡器单元。由振荡器单元根据误差电压转换为三角波信号。振荡器单元通过接收使能信号改变三角波信号产生电路的工作模式。当使能信号为第一电平信号时，振荡器单元输出的三角波信号的频率由误差电压转换的误差电流和固定电流确定，因此三角波信号的频率与输入时钟信号的频率相同。当使能信号为第二电平信号时，振荡器单元输出的三角波信号的频率只由固定电流确定，因此三角波信号的频率固定为第一频率。实现了输出的三角波信号的频率跟随输入时钟频率，与输出的三角波信号的频率为固定频率两种功能的相互切换，有效解决了对三角波信号不同需求以及频率单一的问题。

在本申请的一个可能的实现方式中，振荡器单元包括电流转换模块、充放电模块以及控制模块。电流转换模块的第一输入端作为振荡器单元的第一输入端连接电荷泵单元的输出端，电流转换模块的输出端连接充放电模块的输入端，充放电模块的输出端连接控制模块的输入端，控制模块的输出端连接充放电模块的控制端。电流转换模块用于将误差电压转化为误差电流，以及用于产生固定电流。电流转换模块还包括第二输入端，第二输入端用于接收使能信号。在使能信号为第一电平信号的情况下，电流转换模块用于将误差电流和固定电流传输至充放电模块。在使能信号为第二电平信号的情况下，电流转换模块用于将固定电流传输至充放电模块。充放电模块的控制端用于接收第一内部控制信号，第一内部控制信号用于控制充放电模块充电。控制模块用于将第一内部控制信号转换为第二内部控制信号，第二内部控制信号用于控制充放电模块放电，充放电模块用于根据充放电模块充电和放电的状态输出三角波信号。控制模块还用于根据第一内部控制信号输出反馈时钟信号。

在本申请的一个可能的实现方式中，电流转换模块包括误差电流模块和固定电流模块。误差电流模块的第一输入端作为电流转换模块的第一输入端用于接收误差电压，误差电流模块的第二输入端作为电流转换模块的第二输入端用于接收使能信号，误差电流模块的输出端连接固定电流模块的输入端，误差电流模块用于将误差电压转换为误差电流。固定电流模块的输出端作为电流转换模块的输出端连接充放电模块的输入端，固定电流模块包括控制端，用于接收第一控制电压，固定电流模块用于根据第一控制电压产生固定电流。

在本申请的一个可能的实现方式中，充放电模块包括电荷泵电路以及储能器件。电荷泵电路的控制端作为充放电模块的控制端，用于接收第一内部控制信号和第二内部控制信号，电荷泵电路的输出端连接储能器件的第一端，储能器件的第二端接地。储能器件的第一端作为充放电模块的输出端连接控制模块的输入端，以及连接三角波信号产生电路的输出端，储能器件还用于根据充电和放电状态通过三角波信号产生电路的输出端输出三角波信号。

在本申请的一个可能的实现方式中，控制模块包括比较单元、第一逻辑单元以及反相单元。比较单元的输入端作为控制模块的输入端连接充放电模块的输出端。比较单元的输出端连接第一逻辑单元的输入端，第一逻辑单元用于实现逻辑或非功能。第一逻辑单元的输出端连接反相单元的输入端，第一逻辑单元的输出端还用于输出反馈时钟信号。反相单元的输出端作为控制模块的输出端，用于输出第二内部控制信号。

在本申请的一个可能的实现方式中，鉴相器单元包括第一接触器、第二接触器以及第二逻辑单元。第一接触器的输入端用于接收输入时钟信号，第二接触器的输入端与振荡器单元的输出端连接，以接收反馈时钟信号。第一接触器的第一输出端和第二接触器的第一输出端连接第二逻辑单元的输入端，第二逻辑单元的输出端连接第一接触器的控制端和第二接触器的控制端。第一接触器的第一输出端用于输出第一脉冲信号，第二输出端用于输出第二脉冲信号。第二接触器的第一输出端用于输出第三脉冲信号，第二输出端用于输出第四脉冲信号。第一脉冲信号、第二脉冲信号、第三脉冲信号以及第四脉冲信号属于脉冲信号。

在本申请的一个可能的实现方式中，电荷泵单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第六晶体管。第一晶体管的第一极连接电源端，第二极连接第二晶体管的第一极和第三晶体管的第一极，第三极用于接收第二控制电压。第二晶体管的第二极接地，第三极用于接收第一脉冲信号。第三晶体管的第二极连接第六晶体管的第二极，第三极用于接收第二脉冲信号。第四晶体管的第一极接地，第二极连接第五晶体管的第一极和第六晶体管的第一极，第三极用于接收第三控制电压。第五晶体管的第二极连接电源端，第三极用于接收第四脉冲信号。第六晶体管的第三极用于接收第三脉冲信号。第三晶体管的第二极和第六晶体管的第二极的共接点作为电荷泵单元的输出端。

在本申请的一个可能的实现方式中，三角波信号产生电路还包括环路滤波器。环路滤波器的输入端连接电荷泵单元的输出端，环路滤波器的输出端连接振荡器单元的第一输入端。环路滤波器用于将误差电压中的干扰信号滤除。

其中，环路滤波器用于消除误差电压中带有的干扰噪声信号，并将误差电压传输至振荡器单元。可以实现整个三角波信号产生电路的快速响应，增强了电路的稳定性。

在本申请的一个可能的实现方式中，环路滤波器包括第一电阻、第一电容以及第二电容。第一电阻的第一端作为环路滤波器的输入端连接电荷泵单元的输出端，以及连接第二电容的第一端。第一电阻的第二端连接第一电容的第一端，第一电容的第二端接地。第二电容的第一端作为环路滤波器的输出端连接振荡器单元的第一输入端，第二电容的第二端接地。

第二方面，本申请实施例还提供一种三角波信号发生器，该三角波信号发生器包括上述第一方面或第一方面的各种可能的实现描述的三角波信号产生电路。

第三方面，本申请实施例还提供一种电子设备，该电子设备包括上述三角波信号发生器，该三角波信号发生器用于为电子设备中需要三角波信号的器件提供三角波信号。

可以理解的是，上述第二方面、第三方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种三角波信号产生电路的示意图；

图2是本申请实施例提供的一种三角波信号产生电路的结构示意图；

图3是本申请实施例提供的一种三角波信号产生电路中振荡器单元的结构示意图；

图4是本申请实施例提供的一种三角波信号产生电路中振荡器单元的电路结构图；

图5是本申请实施例提供的一种三角波信号产生电路中鉴相器单元的电路结构图；

图6是本申请实施例提供的一种三角波信号产生电路中电荷泵单元的电路结构图；

图7是本申请实施例提供的一种具有环路滤波器的三角波信号产生电路的示意图；

图8是本申请实施例提供的一种环路滤波器的电路结构图；

图9是本申请实施例提供的一种三角波信号产生电路的电路结构图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

应当理解的是，本申请提及的“多个”是指两个或两个以上。在本申请的描述中，除非另有说明，“/”表示或的意思，比如，A/B可以表示A或B；本文中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，比如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，为了便于清楚描述本申请的技术方案，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

在对本申请实施例进行详细地解释说明之前，先对本申请实施例的应用场景予以说明。

在音频功率应用中，D类放大器的应用越来越广泛，由于D类放大器为数字功率放大器，因此需要对其电路进行优化，否则会产生较大的噪声。目前，通常会通过同步时钟控制的三角波信号进行脉冲宽度调制，这样可以获得较低的噪声。而为了使三角波信号的输出频率可以同步跟随输入的时钟频率，会采用锁相环技术，但会造成不能产生时钟同步的三角波信号。另一方面，采用RC振荡器产生三角波信号会使得三角波信号的高低电平可控制，可以满足不同应用下的需求，但会造成产生的三角波信号的频率固定，不能跟随输入时钟频率变化。

为了解决上述问题，本申请提出了一种三角波信号产生电路及电子设备，使产生的三角波信号的频率既可以跟随输入时钟频率，即与输入时钟的频率一致，也可以是固定频率。

下面对本申请实施例提供的一种三角波信号产生电路及电子设备进行详细地解释说明。

图1为本申请实施例提供的一种三角波信号产生电路，包括：鉴相器单元101、电荷泵单元102以及振荡器单元104。

其中，鉴相器单元101的输出端连接电荷泵单元102的输入端。电荷泵单元102的输出端连接振荡器单元104的第一输入端。鉴相器单元101用于接收输入时钟信号CLK_SYS和振荡器单元104输出的反馈时钟信号CLK_VCO，以及根据输入时钟信号CLK_SYS和反馈时钟信号CLK_VCO输出带有相位差的脉冲信号。电荷泵单元102用于将脉冲信号转换为带有相位差的误差电压VCO。振荡器单元104用于根据误差电压VCO以及使能信号EN输出三角波信号TRI_VCO。在使能信号EN为第一电平信号的情况下，三角波信号TRI_VCO的频率与输入时钟信号CLK_SYS的频率相同。在使能信号EN为第二电平信号的情况下，三角波信号TRI_VCO的频率为第一频率。

其中，鉴相器单元101具体用于检测输入时钟信号CLK_SYS和反馈时钟信号CLK_VCO的相位差，并根据相位差输出带有相位差的脉冲信号。比如，输出一对脉冲信号，也可以输出两对脉冲信号。在本申请的实施例中，鉴相器单元101用于在接收到输入时钟信号CLK_SYS和反馈时钟信号CLK_VCO后，输出两对脉冲信号，第一对脉冲信号包括第一脉冲信号UP和第二脉冲信号/UP，第二对脉冲信号包括第三脉冲信号DN和第四脉冲信号/DN。

可以理解的是，不同的使能信号EN用于触发振荡器单元104处于不同的状态，比如，在使能信号EN为第一电平信号的情况下，振荡器单元104处于跟随模式。在使能信号EN为第二电平信号的情况下，振荡器单元104处于固定模式。在振荡器单元104处于跟随模式的情况下，振荡器单元104用于根据误差电压VCO输出与输入时钟信号CLK_SYS的频率相同的三角波信号TRI_VCO。在振荡器单元104处于固定模式的情况下，振荡器单元104用于根据误差电压VCO输出频率固定的三角波信号TRI_VCO，即三角波信号TRI_VCO的频率为第一频率。

其中，使能信号EN为由外部设备提供，比如与三角波信号产生电路连接的控制芯片。第一频率为固定频率，可以理解的是，第一频率不随输入时钟信号CLK_SYS的频率变化而变化。可选的，该三角波信号产生电路应用于三角波信号发生器中时，该外部设备可以是三角波信号发生器内用于为三角波信号产生电路提供使能信号EN的控制芯片。

其中，第一电平信号和第二电平信号不同，比如，可以是第一电平信号为低电平信号，第二电平信号为高电平信号，也可以是第一电平信号为高电平信号，第二电平信号为低电平信号，在此处不做限定。

在本申请的一个可能的实现方式中，当使能信号EN为第一电平信号时，振荡器单元104用于根据固定电流和误差电压VCO转换的误差电流共同产生三角波信号TRI_VCO。比如，振荡器单元104用于将误差电流I1叠加至固定电流I2，以产生三角波信号TRI_VCO。由于误差电流I1是随误差电压VCO的变化而变化，因此三角波信号TRI_VCO频率通过误差电流I1会跟随输入时钟信号CLK_SYS的频率。

在本申请的一个可能的实现方式中，当使能信号EN为第二电平信号时，振荡器单元104不将误差电流I1叠加至固定电流I2，使振荡器单元104通过固定电流I2产生三角波信号TRI_VCO，因此三角波信号TRI_VCO的频率固定。

作为一种示例，振荡器单元104通过P型晶体管接收使能信号EN。当使能信号EN为低电平信号时，P型晶体管导通，通过P型晶体管将误差电流I1叠加至固定电流I2，使振荡器单元104产生的三角波信号TRI_VCO的频率跟随输入时钟信号的频率。当使能信号EN为高电平信号时，P型晶体管截止，误差电流I1无法叠加至固定电流I2，使振荡器单元104产生的三角波信号TRI_VCO的频率只受固定电流I2的影响，即三角波信号的频率固定。

在本申请中三角波信号产生电路基于锁相环结构，设置了鉴相器单元101、电荷泵单元102以及振荡器单元104。鉴相器单元101接收输入时钟信号和振荡器单元104反馈的反馈时钟信号，输出带有相位差的脉冲信号，并通过电荷泵单元102将脉冲信号转换为误差电压VCO输入至振荡器单元104。由振荡器单元104根据误差电压VCO转换为三角波信号。振荡器单元104通过接收使能信号改变三角波信号产生电路的工作模式。当使能信号为第一电平信号时，振荡器单元104输出的三角波信号TRI_VCO的频率由误差电压VCO转换的误差电流I1和固定电流I2确定，因此三角波信号TRI_VCO的频率与输入时钟信号的频率相同。当使能信号为第二电平信号时，振荡器单元104输出的三角波信号TRI_VCO的频率只由固定电流I2确定，因此三角波信号TRI_VCO的频率固定为第一频率。实现了输出的三角波信号的频率跟随输入时钟频率，与输出的三角波信号的频率为固定频率两种功能的相互切换，有效解决了对三角波信号不同需求以及频率单一的问题。

图2为本申请实施例提供的振荡器单元104的结构示意图，如图2所示，振荡器单元104包括电流转换模块1041、充放电模块1042以及控制模块1043。电流转换模块1041的第一输入端作为振荡器单元104的第一输入端连接电荷泵单元102的输出端。电流转换模块1041的输出端连接充放电模块1042的输入端。充放电模块1042的输出端连接控制模块1043的输入端。控制模块1043的输出端连接充放电模块1042的控制端。电流转换模块1041用于将误差电压VCO转化为误差电流I1，以及用于产生固定电流I2。电流转换模块1041还包括第二输入端。第二输入端用于接收使能信号EN。在使能信号EN为第一电平信号的情况下，电流转换模块1041用于将误差电流I1和固定电流I2传输至充放电模块1042。在使能信号EN为第二电平信号的情况下，电流转换模块1041用于将固定电流I2传输至充放电模块1042。充放电模块1042的控制端用于接收第一内部控制信号，第一内部控制信号用于控制充放电模块1042进行充电。控制模块1043用于将第一内部控制信号转换为第二内部控制信号，以及将第二内部控制信号转换为第一内部控制信号。第二内部控制信号用于控制充放电模块1042进行放电。充放电模块1042用于根据充放电模块1042充电和放电的状态输出三角波信号TRI_VCO。控制模块1043还用于根据第一内部控制信号输出反馈时钟信号CLK_VCO。

其中，充放电模块1042用于根据充放电模块1042充电和放电的状态输出三角波信号TRI_VCO，可以理解为充放电模块1042通过多次反复充电和放电，形成有规律的电流来输出三角波信号TRI_VCO。充放电模块1042第一次接收的第一内部控制信号是由与三角波信号TRI_VCO产生电路连接的控制芯片提供。可以理解的是，与三角波信号TRI_VCO产生电路连接的控制芯片可以只提供一次第一内部控制信号。在充放电模块1042充电结束后，由控制模块1043将第一内部控制信号转换为第二内部控制信号提供至充放电模块1042，使其进行放电。多次反复充电放电，之后的第一内部控制信号和第二内部控制信号都由控制模块1043提供。

作为一种示例，电荷泵单元102输出的误差电压VCO通过电流转换模块1041转化成误差电流I1。电流转换模块1041将固定电流I2以及该误差电流I1传输至充放电模块1042，同时充放电模块1042的控制端接收第一内部控制信号，利用误差电流I1和固定电流I2进行充电。当充放电模块1042的电压至第一电压值后，控制模块1043将第一内部控制信号转换为第二内部控制信号，以触发充放电模块1042进行放电。当充放电模块1042通过放电使得电压值降低至第二电压值后，控制模块1043继续将第二内部控制信号转换为第一内部控制信号，使充放电模块1042再次充电，依次反复进行充电和放电。

在本申请的一个实施例中，如图3所示，电流转换模块1041包括误差电流模块1044和固定电流模块1045。误差电流模块1044的第一输入端作为电流转换模块1041的第一输入端用于接收误差电压VCO。误差电流模块1044的第二输入端作为电流转换模块1041的第二输入端用于接收使能信号EN。误差电流模块1044的输出端连接固定电流模块1045的输入端。误差电流模块1044用于将误差电压VCO转换为误差电流I1。固定电流模块1045的输出端作为电流转换模块1041的输出端连接充放电模块1042的输入端。固定电流模块1045用于提供固定电流I2。

值得说明的是，固定电流模块1045包括控制端，控制端用于接收第一控制电压。固定电流模块1045用于基于第一控制电压产生固定电流I2。而固定电流I2的大小也由第一控制电压的大小决定。

在本申请的一个可能的实现方式中，如图4所示，误差电流模块1044包括运算放大器OP、N型晶体管N4、P型晶体管P4、P型晶体管P5以及电阻R4。运算放大器OP的正相输入端接收误差电压VCO，反相输入端连接电阻R4的第一端，电阻R4的第二端接地。运算放大器OP的输出端连接N型晶体管N4的栅极，N型晶体管N4的漏极连接P型晶体管P4的漏极，N型晶体管N4的源极连接电阻R4的第一端。P型晶体管P4的源极连接供电电源VDD，P型晶体管P4的栅极连接P型晶体管P4的漏极。P型晶体管P5的源极连接供电电源VDD，P型晶体管P5的栅极连接P型晶体管P4的漏极，P型晶体管P5的漏极连接P型晶体管P11的源极。

固定电流模块1045包括：N型晶体管N5、N型晶体管N6、P型晶体管P6以及P型晶体管P7。其中，P型晶体管P11的漏极连接P型晶体管P6的漏极和N型晶体管N5的漏极。P型晶体管P6的源极连接供电电源VDD，P型晶体管P6的栅极用于接收控制电压VBP(即第一控制电压)。N型晶体管N5的源极接地，N型晶体管N5的栅极连接N型晶体管N5的漏极。P型晶体管P7的源极连接供电电源VDD，P型晶体管P7的漏极连接N型晶体管N5的漏极，P型晶体管P7的栅极连接P型晶体管P7的漏极。N型晶体管N6的源极接地，N型晶体管N6的栅极连接N型晶体管N5的漏极。其中，P型晶体管P7的漏极和N型晶体管N5的漏极连接充放电模块1042。

其中，可以通过改变控制电压VBP来改变固定电流I2的大小。

在本申请的一个实施例中，如图3所示，充放电模块1042包括电荷泵电路1046以及储能器件1047。电荷泵电路1046的控制端作为充放电模块1042的控制端，用于接收第一内部控制信号和第二内部控制信号。电荷泵电路1046的输出端连接储能器件1047的第一端，储能器件1047的第二端接地。储能器件1047的第一端作为充放电模块1042的输出端连接控制模块1043的输入端，以及连接三角波信号产生电路的输出端。储能器件1047还用于根据充电和放电状态通过三角波信号产生电路的输出端输出三角波信号TRI_VCO。

可以理解的是，电荷泵电路1046用于基于第一内部控制信号控制储能器件1047处于充电状态，以及基于第二内部控制信号控制储能器件1047处于放电状态。

在本申请的一个可能的实现方式中，如图4所示，本申请实施例提供的电荷泵电路1046包括P型晶体管P8、P型晶体管P9、P型晶体管P10、电阻R5、N型晶体管N7、N型晶体管N8、N型晶体管N9、电阻R6。储能器件1047为电容C3。P型晶体管P8的源极连接供电电源VDD。P型晶体管P8的栅极连接电流转换模块1041(比如电流转换模块1041中的P型晶体管P7的栅极)。P型晶体管P8的漏极连接P型晶体管P9的源极和P型晶体管P10的源极。P型晶体管P9的漏极连接电阻R5的第一端，电阻R5的第二端接地。P型晶体管P10的漏极连接N型晶体管N9的漏极。N型晶体管N7的源极接地，N型晶体管N7的漏极连接N型晶体管N8的源极和N型晶体管N9的源极，N型晶体管N7的栅极连接电流转换模块1041(比如电流转换模块1041中的N型晶体管N6的栅极)。N型晶体管N8的漏极连接电阻R6的第一端，电阻R6的第二端连接供电电源VDD。P型晶体管P10的漏极和N型晶体管N9的漏极共接电容C3的第一端，电容C3的第二端接地。

P型晶体管P9的栅极、P型晶体管P10的栅极、N型晶体管N8的栅极以及N型晶体管N9的栅极用于接收第一内部控制信号或第二内部控制信号。

作为一种示例，当P型晶体管P9的栅极、P型晶体管P10的栅极、N型晶体管N8的栅极以及N型晶体管N9的栅极接收第一内部控制信号时，具体的，P型晶体管P9的栅极接收信号/CLKA为高电平，P型晶体管P10的栅极接收信号CLKA为低电平，N型晶体管N8的栅极接收信号/CLKB为高电平，N型晶体管N9的栅极接收信号CLKB为低电平，此时电容C3开始充电。当P型晶体管P9的栅极、P型晶体管P10的栅极、N型晶体管N8的栅极以及N型晶体管N9的栅极接收第二内部控制信号时，具体的，P型晶体管P9的栅极接收信号/CLKA为低电平，P型晶体管P10的栅极接收信号CLKA为高电平，N型晶体管N8的栅极接收信号/CLKB为低电平，N型晶体管N9的栅极接收信号CLKB为高电平，此时电容C3开始放电。

在本申请的一个实施例中，如图3所示，控制模块1043包括比较单元1048、第一逻辑单元1049以及反相单元1050。比较单元1048的输入端作为控制模块1043的输入端连接充放电模块1042的输出端。比较单元1048的输出端连接第一逻辑单元1049的输入端，第一逻辑单元1049用于实现逻辑或非功能。第一逻辑单元1049的输出端连接反相单元1050的输入端，第一逻辑单元1049的输出端还用于输出反馈时钟信号CLK_VCO。反相单元1050的输出端作为控制模块1043的输出端，用于输出第二内部控制信号或第一内部控制信号。可以理解的是，反相单元1050的4个输出端分别与P型晶体管P9的栅极、P型晶体管P10的栅极、N型晶体管N8的栅极以及N型晶体管N9的栅极连接。

在本申请的一个可能的实现方式中，如图4所示。图5为本申请实施例提供的控制模块1043的电路结构图。其中比较单元1048包括比较器COMP1和比较器COMP2，第一逻辑单元1049包括或非门NOR1和或非门NOR2，反相单元1050包括反相器INV1、反相器INV2、反相器INV3和反相器INV4。比较器COMP1的正相输入端和比较器COMP2的反相输入端连接充放电模块1042的输出端。比较器COMP1的反相输入端用于接收电压VH。比较器COMP2的正相输入端用于接收电压VL。电压VH大于电压VL。比较器COMP1的输出端连接或非门NOR1的第一输入端，比较器COMP2的输出端连接或非门NOR2的第一输入端。或非门NOR1的第二输入端连接或非门NOR2的输出端，或非门NOR2的第二输入端连接或非门NOR1的输出端。或非门NOR1的输出端连接反相器INV2的输入端，反相器INV2的输出端连接反相器INV1的输入端。或非门NOR2的输出端连接反相器INV4的输入端。反相器INV4的输出端连接反相器INV3的输入端。其中，反相器INV1、反相器INV2、反相器INV3和反相器INV4的输出端用于输出第二内部控制信号或第一内部控制信号。作为一种示例，结合图4，反相器INV1的输出端用于输出信号/CLKA，该反相器INV1的输出端与P型晶体管P9的栅极连接。反相器INV2的输出端用于输出信号CLKA，该反相器INV2的输出端与P型晶体管P10的栅极连接。反相器INV3的输出端用于输出信号CLKB，该反相器INV3的输出端与N型晶体管N9的栅极连接。反相器INV4的输出端用于输出信号/CLKB，该反相器INV4的输出端与N型晶体管N8的栅极连接。

作为一种示例，当电容C3的初始电压为0时，比较器COMP1比较出信号CLKA为低电平，信号/CLKA为高电平，比较器COMP2比较出信号CLKB为低电平，信号/CLKB为高电平，即第一内部控制信号。此时信号CLKA控制P型晶体管P10开启，信号CLKB控制N型晶体管N9关闭，电流通过P型晶体管P8和P型晶体管P10对电容C3充电。电容C3的电压上升，当电压上升到电压VH时，比较器COMP1和比较器COMP2分别把信号CLKA、信号/CLKA、信号CLKB、信号/CLKB的置反，即第二内部控制信号，电流I通过N型晶体管N9和N型晶体管N7对电容C3放电，直到电容C3的电压降到电压VL。然后继续将第二内部控制信号转换为第一内部控制信号，重复电容C3的充电行为。

在本申请的一个实施例中，如图5所示为本申请实施例提供的鉴相器单元101的电路结构图。鉴相器单元101包括第一接触器D1、第二接触器D2以及第二逻辑单元NAND。第二逻辑单元NAND用于实现逻辑与非功能。第一接触器D1的输入端CLK用于接收输入时钟信号CLK_SYSCLK_SYS，第二接触器D2的输入端CLK用于接收反馈时钟信号CLK_VCOCLK_VCO。第一接触器D1的第一输出端Q和第二接触器D2的第一输出端Q连接第二逻辑单元NAND的输入端，第二逻辑单元NAND的输出端连接第一接触器D1的控制端RB和第二接触器D2的控制端RB。第一接触器D1的第一输出端Q用于输出第一脉冲信号UP，第二输出端QB用于输出第二脉冲信号/UP。第二接触器D2的第一输出端Q用于输出第三脉冲信号DN，第二输出端QB用于输出第四脉冲信号/DN。第一脉冲信号UP、第二脉冲信号/UP、第三脉冲信号DN以及第四脉冲信号/DN属于脉冲信号。

其中，第一接触器D1的电源端D和第二接触器D2的电源端D连接供电电源VDD。

在本申请的一个实施例中，电荷泵单元102包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第六晶体管。第一晶体管的第一极连接电源端，第二极连接第二晶体管的第一极和第三晶体管的第一极，第三极用于接收第一控制电压。第二晶体管的第二极接地，第三极用于接收第一脉冲信号。第三晶体管的第二极连接第六晶体管的第二极，第三极用于接收第二脉冲信号。第四晶体管的第一极接地，第二极连接第五晶体管的第一极和第六晶体管的第一极，第三极用于接收第二控制电压。第五晶体管的第二极连接电源端，第三极用于接收第四脉冲信号。第六晶体管的第三极用于接收第三脉冲信号。第三晶体管的第二极和第六晶体管的第二极的共接点作为电荷泵单元102的输出端。

其中，第一晶体管、第二晶体管和第三晶体管为第一类型的晶体管，第四晶体管、第五晶体管和第六晶体管为第二类型的晶体管。第一类型和第二类型不同。比如，第一类型的晶体管为P型晶体管，第二类型的晶体管为N型晶体管，或者是第一类型的晶体管为N型晶体管，第二类型的晶体管为P型晶体管，本申请实施例不做限定。

在本申请实施例中，晶体管的第一极为源极，第二极为漏极，第三极为栅极。

作为一种示例，以第一晶体管、第二晶体管和第三晶体管为P型晶体管，第四晶体管、第五晶体管和第六晶体管为N型晶体管为例。如图6所示为本申请实施例提供的电荷泵单元的电路结构图。P型晶体管P1(第一晶体管)、P型晶体管P2(第二晶体管)、P型晶体管P3(第三晶体管)、N型晶体管N1(第四晶体管)、N型晶体管N2(第五晶体管)以及N型晶体管N3(第六晶体管)。P型晶体管P1的源极连接电源端VDD，漏极连接P型晶体管P2的源极和P型晶体管P3的源极，栅极用于接收第一控制电压VBP。P型晶体管P2的漏极接地，栅极用于接收第一脉冲信号UP。P型晶体管P3的漏极连接N型晶体管N3的漏极，栅极用于接收第二脉冲信号/UP。N型晶体管N1的源极接地，漏极连接N型晶体管N2的源极和N型晶体管N3的源极，栅极用于接收第二控制电压VBN。N型晶体管N2的漏极连接电源端VDD，栅极用于接收第四脉冲信号/DN。N型晶体管N3的栅极用于接收第三脉冲信号DN。P型晶体管P3的漏极和N型晶体管N3的漏极的共接点作为电荷泵单元102的输出端。

可选的，电荷泵单元102还包括第二电阻(电阻R1)和第三电阻(电阻R2)，如图7所示。电阻R1连接在第二P型晶体管(P型晶体管P2)的漏极与地之间，电阻R2连接在第二N型晶体管(N型晶体管N2)供电电源VDD之间。

在本申请的一个实施例中，如图7所示，三角波信号产生电路还包括环路滤波器103。环路滤波器103的输入端连接电荷泵单元102的输出端，环路滤波器103的输出端连接振荡器单元104的第一输入端。环路滤波器103用于将误差电压VCO中的干扰信号滤除。

在本申请的一个可能的实现方式中，如图8所示为本申请实施例提供的环路滤波器103的电路结构图。环路滤波器103包括第一电阻(电阻R3)、第一电容(电容C1)以及第二电容(电容C2)。电阻R3的第一端作为环路滤波器103的输入端连接电荷泵单元102的输出端，以及连接电容C2的第一端。电阻R3的第二端连接电容C1的第一端，电容C1的第二端接地。电容C2的第一端作为环路滤波器103的输出端连接振荡器单元104的第一输入端，电容C2的第二端接地。

其中，电阻R3的第一端作为环路滤波器103的输入端与电荷泵单元102的输出端连接(比如，电荷泵单元102中的P型晶体管P3的漏极和N型晶体管N3的漏极的共接电)。电容C2的第一端作为环路滤波器103的输出端与振荡器单元的输入端连接(比如，振荡器单元104中的运算放大器OP的正相输入端)。

其中，环路滤波器103用于消除误差电压VCO中带有的干扰噪声信号，并将误差电压VCO传输至振荡器单元104。可以实现整个三角波信号产生电路的快速响应，增强了电路的稳定性。

图9为本申请实施例提供的一种三角波信号产生电路，电路中的电子器件包括触发器D1、触发器D2，与非门NAND、N型晶体管N1、N型晶体管N2、N型晶体管N3、P型晶体管P1、P型晶体管P2、P型晶体管P3、电阻R1、电阻R2、电阻R3、电容C1、电容C2、运算放大器OP、N型晶体管N4、N型晶体管N5、N型晶体管N6、N型晶体管N7、N型晶体管N8、N型晶体管N9、P型晶体管P4、P型晶体管N5、P型晶体管N6、P型晶体管P7、P型晶体管P8、P型晶体管P9、P型晶体管P10、P型晶体管P11、电阻R5、电阻R6、电容C3、比较器COMP1、比较器COMP2、或非门NOR1、或非门NOR2、反相器INV1、反相器INV2、反相器INV3以及反相器INV4。其中，触发器D1的第一输出端连接P型晶体管P2的栅极，第二输出端连接P型晶体管P3的栅极。触发器D2的第一输出端连接N型晶体管N3的栅极，第二输出端连接N型晶体管N2的栅极。P型晶体管P3的漏极和P型晶体管P2的漏极的共接电连接电阻R3的第一端，电容C2的第一端连接运算放大器OP的正相输入端。其余各个单元中的电子器件的连接关系参考上述实施例，在此处不做赘述。

输入时钟信号CLK_SYS与反馈时钟信号CLK_VCO传输至触发器D1、触发器D2，触发器D1和触发器D2产生带有相位差信号的第一脉冲信号UP、第二脉冲信号/UP、第三脉冲信号DN以及第四脉冲信号/DN，分别作用于P型晶体管P2的栅极、P型晶体管P3的栅极、N型晶体管N3的栅极以及N型晶体管N2的栅极。P型晶体管P3的漏极和N型晶体管N3的漏极的共接点输出误差电压VCO。误差电压VCO经过电阻R3、电容C1和电容C2滤除高频信号以及干扰噪声，传输至环路滤波器运算放大器OP的正相输入端。

当使能信号EN为低电平信号时，P型晶体管P11导通，向电容C3充电的电流由误差电流I1和固定电流I2共同提供，误差电流I1由误差电压VCO确定，因此三角波信号TRI_VCO的频率与输入时钟信号CLK_SYS的频率相同。当使能信号EN为高电平信号时，P型晶体管P11截止，向电容C3充电的电流只由固定电流I2提供，三角波信号TRI_VCO的频率为固定的第一频率，该频率由P型晶体管P6的栅极接收的控制电压VBP确定。

开始时，电容C3的电压为0，第一内部控制信号，即信号CLKA为低电平，信号/CLKA为高电平，信号CLKB为低电平，信号/CLKB为高电平，此时信号CLKA控制P型晶体管P10导通，信号CLKB控制N型晶体管N9截止，电流通过P型晶体管P8和P型晶体管P10对电容C3充电。当电容C3的电压上升至电压VH时，经过比较器COMP1、比较器COMP2、或非门NOR1、或非门NOR2、反相器INV1、反相器INV2、反相器INV3以及反相器INV4，分别把信号CLKA、信号/CLKA、信号CLKB、信号/CLKB的置反，即信号CLKA为高电平、信号CLKB为高低电平，P型晶体管P10截止，N型晶体管N9导通，电流通过N型晶体管N9和N型晶体管N7对电容C3进行放电，直到电容C3的电压下降至电压VL，继续将信号CLKA和信号CLKB的状态转换，重复充电。在持续反复充放电的过程中，形成了三角波信号TRI_VCO。

其中，或非门NOR2的输出端还将反馈时钟信号CLK_VCO传输至接触器D2的输入端。

本申请实施例提供了一种电子设备，该电子设备包括上述实施例三角波信号产生电路。该三角波信号产生电路用于为该电子设备(比如，雷达、通信等领域的电子设备)提供需要线性度好的三角波信号TRI_VCO作为调制信号或者基准信号。或者该三角波信号产生电路用于为电子设备提供三角波信号。比如电子设备为D类音频功率放大器。

可以理解的是，本申请实施例中的电子设备为需要三角波信号TRI_VCO的电子设备。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种三角波信号产生电路，其特征在于，所述电路包括鉴相器单元、电荷泵单元以及振荡器单元，

所述鉴相器单元的输出端连接所述电荷泵单元的输入端，所述电荷泵单元的输出端连接所述振荡器单元的第一输入端；

所述鉴相器单元用于接收输入时钟信号和所述振荡器单元输出的反馈时钟信号，以及输出带有相位差的脉冲信号；

所述电荷泵单元用于将所述脉冲信号转换为带有相位差的误差电压；

所述振荡器单元包括电流转换模块、充放电模块以及控制模块，所述电流转换模块用于接收使能信号，并将所述误差电压转化为误差电流，以及用于产生固定电流，

在所述使能信号为第一电平信号的情况下，所述电流转换模块用于将所述误差电流和所述固定电流传输至所述充放电模块，

在所述使能信号为第二电平信号的情况下，所述电流转换模块用于将所述固定电流传输至所述充放电模块；

所述充放电模块用于接收第一内部控制信号，所述第一内部控制信号用于控制所述充放电模块充电；

所述控制模块用于将所述第一内部控制信号转换为第二内部控制信号，所述第二内部控制信号用于控制所述充放电模块放电，所述充放电模块用于根据所述充放电模块充电和放电的状态输出所述三角波信号，所述控制模块还用于根据所述第一内部控制信号输出所述反馈时钟信号；

在所述使能信号为所述第一电平信号的情况下，所述三角波信号的频率与所述输入时钟信号的频率相同；

在所述使能信号为所述第二电平信号的情况下，所述三角波信号的频率为第一频率。

2.根据权利要求1所述的三角波信号产生电路，其特征在于，所述电流转换模块的第一输入端作为所述振荡器单元的第一输入端连接所述电荷泵单元的输出端，所述电流转换模块的输出端连接所述充放电模块的输入端，所述充放电模块的输出端连接所述控制模块的输入端，所述控制模块的输出端连接所述充放电模块的控制端；

所述电流转换模块还包括第二输入端，所述第二输入端用于接收所述使能信号。

3.根据权利要求2所述的三角波信号产生电路，其特征在于，所述电流转换模块包括误差电流模块和固定电流模块，

所述误差电流模块的第一输入端作为所述电流转换模块的第一输入端用于接收所述误差电压，所述误差电流模块的第二输入端作为所述电流转换模块的第二输入端用于接收所述使能信号，所述误差电流模块的输出端连接所述固定电流模块的输入端，所述误差电流模块用于将所述误差电压转换为所述误差电流；

所述固定电流模块的输出端作为所述电流转换模块的输出端连接所述充放电模块的输入端，所述固定电流模块包括控制端，用于接收第一控制电压，所述固定电流模块用于根据所述第一控制电压产生所述固定电流。

4.根据权利要求2所述的三角波信号产生电路，其特征在于，所述充放电模块包括电荷泵电路以及储能器件，

所述电荷泵电路的控制端作为所述充放电模块的控制端，用于接收所述第一内部控制信号和所述第二内部控制信号，所述电荷泵电路的输出端连接所述储能器件的第一端，所述储能器件的第二端接地，

所述储能器件的第一端作为所述充放电模块的输出端连接所述控制模块的输入端，以及连接所述三角波信号产生电路的输出端，所述储能器件还用于根据充电和放电状态通过所述三角波信号产生电路的输出端输出所述三角波信号。

5.根据权利要求2所述的三角波信号产生电路，其特征在于，所述控制模块包括比较单元、第一逻辑单元以及反相单元，

所述比较单元的输入端作为所述控制模块的输入端连接所述充放电模块的输出端；

所述比较单元的输出端连接所述第一逻辑单元的输入端，所述第一逻辑单元用于实现逻辑或非功能；

所述第一逻辑单元的输出端连接所述反相单元的输入端，所述第一逻辑单元的输出端还用于输出所述反馈时钟信号；

所述反相单元的输出端作为所述控制模块的输出端，用于输出所述第二内部控制信号。

6.根据权利要求1~5任一项所述的三角波信号产生电路，其特征在于，所述鉴相器单元包括第一接触器、第二接触器以及第二逻辑单元，

所述第一接触器的输入端用于接收所述输入时钟信号，所述第二接触器的输入端与所述振荡器单元的输出端连接，以接收所述反馈时钟信号；

所述第一接触器的第一输出端和所述第二接触器的第一输出端连接所述第二逻辑单元的输入端，所述第二逻辑单元的输出端连接所述第一接触器的控制端和所述第二接触器的控制端；

所述第一接触器的第一输出端用于输出第一脉冲信号，第二输出端用于输出第二脉冲信号；

所述第二接触器的第一输出端用于输出第三脉冲信号，第二输出端用于输出第四脉冲信号，

所述第一脉冲信号、所述第二脉冲信号、所述第三脉冲信号以及所述第四脉冲信号属于所述脉冲信号。

7.根据权利要求1~5任一项所述的三角波信号产生电路，其特征在于，所述电荷泵单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第六晶体管；

所述第一晶体管的第一极连接电源端，第二极连接所述第二晶体管的第一极和所述第三晶体管的第一极，第三极用于接收第二控制电压；

所述第二晶体管的第二极接地，第三极用于接收第一脉冲信号；

所述第三晶体管的第二极连接所述第六晶体管的第二极，第三极用于接收第二脉冲信号；

所述第四晶体管的第一极接地，第二极连接所述第五晶体管的第一极和所述第六晶体管的第一极，第三极用于接收第三控制电压；

所述第五晶体管的第二极连接所述电源端，第三极用于接收第四脉冲信号；

所述第六晶体管的第三极用于接收第三脉冲信号；

所述第三晶体管的第二极和所述第六晶体管的第二极的共接点作为所述电荷泵单元的输出端。

8.根据权利要求1~5任一项所述的三角波信号产生电路，其特征在于，所述三角波信号产生电路还包括环路滤波器，

所述环路滤波器的输入端连接所述电荷泵单元的输出端，所述环路滤波器的输出端连接所述振荡器单元的第一输入端；

所述环路滤波器用于将所述误差电压中的干扰信号滤除。

9.根据权利要求8所述的三角波信号产生电路，其特征在于，所述环路滤波器包括第一电阻、第一电容以及第二电容，

所述第一电阻的第一端作为所述环路滤波器的输入端连接所述电荷泵单元的输出端，以及连接所述第二电容的第一端，所述第一电阻的第二端连接所述第一电容的第一端，所述第一电容的第二端接地；

所述第二电容的第一端作为所述环路滤波器的输出端连接所述振荡器单元的第一输入端，所述第二电容的第二端接地。

10.一种电子设备，其特征在于，所述电子设备包括上述权利要求1~9任一项所述的三角波信号产生电路。