CN115939179B - 晶体管及其制备方法、电子装置 - Google Patents
晶体管及其制备方法、电子装置 Download PDFInfo
- Publication number
- CN115939179B CN115939179B CN202310244053.7A CN202310244053A CN115939179B CN 115939179 B CN115939179 B CN 115939179B CN 202310244053 A CN202310244053 A CN 202310244053A CN 115939179 B CN115939179 B CN 115939179B
- Authority
- CN
- China
- Prior art keywords
- doping
- layer
- epitaxial layer
- transistor
- control structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请提供一种晶体管及其制备方法、电子装置,晶体管包括沿第一方向层叠设置的漏极层和外延层,以及设置于外延层远离漏极层表面的源极和栅极;外延层设置有沿第二方向依次连接的第一掺杂部、第二掺杂部、控制结构和第三掺杂部;第一掺杂部电连接于源极,第三掺杂部远离控制结构的一端通过外延层电连接漏极层;控制结构电连接栅极,控制结构配置为:源极通入电流,且栅极处于导通状态时,控制结构处于导通状态,以使电流依次通过第一掺杂部、第二掺杂部、控制结构、第三掺杂部和外延层流动至漏极层。本申请能够解决晶体管的沟槽迁移率低,晶体管的性能差的问题。
Description
技术领域
本申请涉及半导体的领域,尤其涉及晶体管及其制备方法、电子装置。
背景技术
晶体管(transistor)是一种常见的半导体器件,广泛应用于放大器等电子装置。沟槽迁移率(channel mobility)是晶体管的重要参数,沟槽迁移率的大小影响着晶体管的导通电流等性能;然而,晶体管的沟槽迁移率低,晶体管的性能差。
发明内容
本申请实施例提供晶体管及其制备方法、电子装置,用以解决晶体管的沟槽迁移率低,晶体管的性能差的问题。
本申请实施例提供的晶体管,包括沿第一方向层叠设置的漏极层和外延层,以及设置于所述外延层远离所述漏极层表面的源极和栅极;
所述外延层设置有调节部,所述调节部设置有沿第二方向依次连接的第一掺杂部、第二掺杂部、控制结构和第三掺杂部,所述第二方向垂直设置于所述第一方向;所述第一掺杂部电连接于所述源极,所述第三掺杂部远离所述控制结构的一端通过所述外延层电连接所述漏极层;
所述控制结构电连接所述栅极,所述控制结构配置为:所述源极通入电流,且所述栅极处于导通状态时,所述控制结构处于导通状态,以使所述电流依次通过所述第一掺杂部、所述第二掺杂部、所述控制结构、所述第三掺杂部和所述外延层流动至所述漏极层。
通过采用上述技术方案,当晶体管处于导通状态时,向源极通入电流,并且,栅极处于导通状态,使得控制结构处于导通状态,来自源极的电流能够依次通过第一掺杂部、第二掺杂部、控制结构、第三掺杂部和外延层流动至漏极层,从而实现晶体管的导通;并且,通过将晶体管设置为垂直结构,并通过控制结构实现电流的导通过程,能够提高晶体管的沟槽迁移率,从而提高晶体管的性能。
在一些可能的实施方式中,在所述第二方向上,所述第二掺杂部和所述第三掺杂部设置有间隙;
所述调节部远离所述漏极层的表面连接所述第一掺杂部、所述第二掺杂部和所述第三掺杂部,所述调节部的至少部分设置于所述间隙内;
所述外延层还设置有金属层,所述金属层电连接设置于所述间隙内的部分所述调节部,所述金属层远离所述调节部的表面电连接所述栅极。
在一些可能的实施方式中,所述金属层与设置于所述间隙内的部分所述调节部构成肖特基接触部;所述肖特基接触部构成所述控制结构。
在一些可能的实施方式中,所述源极和所述栅极沿所述第二方向间隔设置;
所述外延层远离所述漏极层的表面设置有隔离层,所述隔离层沿所述第二方向的一端连接所述源极,所述隔离层远离所述源极的一端连接所述栅极,以通过所述隔离层分隔所述源极和所述栅极。
在一些可能的实施方式中,所述隔离层包括相连接的第一隔离部和第二隔离部,所述第一隔离部设置于所述第二掺杂部远离所述外延层的表面,所述第一隔离部连接所述金属层;
所述第二隔离部设置于所述第一掺杂部远离所述漏极层的表面;在所述第二方向上,所述第二隔离部的第一端连接所述源极,所述第二隔离部的第二端连接所述栅极。
在一些可能的实施方式中,所述外延层设置有沟槽,所述沟槽内设置有第四掺杂部,所述第四掺杂部电连接于所述源极,所述第四掺杂部至少部分电连接所述外延层。
在一些可能的实施方式中,所述外延层设置有沟槽,所述沟槽内设置有氧化层,所述氧化层连接所述外延层;
在一些可能的实施方式中,所述沟槽内还设置有相连接的控制部和绝缘连接部,所述源极通过所述绝缘连接部连接所述控制部,所述控制部远离所述绝缘连接部的表面连接所述氧化层。
在一些可能的实施方式中,所述控制部同层形成于所述金属层,所述控制部远离所述漏极层的表面齐平设置于所述第一掺杂部朝向所述漏极层的表面。
在一些可能的实施方式中,在所述容纳槽内,所述第一掺杂部的数量、所述第二掺杂部的数量和所述控制结构的数量均设置有两个;
两个所述第一掺杂部对称设置于所述源极沿所述第二方向的两侧,两个所述第二掺杂部对称设置于所述源极沿所述第二方向的两侧,各所述第二掺杂部分别连接一个所述第一掺杂部,各所述第二掺杂部远离所述第一掺杂部的一端均连接一个所述控制结构。
在一些可能的实施方式中,所述容纳槽的数量设置有多个,多个所述容纳槽沿所述第二方向间隔设置,各所述容纳槽均通过所述第三掺杂部连接相邻的所述容纳槽;
在所述第二方向上,所述第三掺杂部的第一端设置于其中一个所述容纳槽内,所述第三掺杂部的第二端设置于相邻的另一个所述容纳槽内,所述第三掺杂部的中部连接所述外延层。
在一些可能的实施方式中,所述第三掺杂部远离所述漏极层的表面设置有分隔层;在所述第二方向上,所述分隔层的第一端连接对应其中一个所述容纳槽的所述栅极,所述分隔层的第二端连接对应相邻所述容纳槽的所述栅极。
在一些可能的实施方式中,所述第一掺杂部配置为:向所述外延层远离所述漏极层的表面注入离子,以形成所述第一掺杂部;
和/或,所述第二掺杂部配置为:向所述外延层远离所述漏极层的表面注入离子,以形成所述第二掺杂部。
在一些可能的实施方式中,漏极层掺杂离子设置为铝离子,所述铝离子的掺杂浓度大于或等于1E15/cm3,小于或等于1E16/cm3;
所述外延层掺杂离子设置为氮离子,所述氮离子的掺杂浓度大于或等于1E17/cm3,小于或等于1E18/cm3;
所述第一掺杂部的掺杂离子设置为铝离子,所述第一掺杂部的掺杂浓度大于或等于1E15/cm3,小于或等于1E16/cm3。
在一些可能的实施方式中,所述第四掺杂部的掺杂离子设置为铝离子,所述第四掺杂部的掺杂浓度大于或等于5E18/cm3,小于或等于2E20/cm3。
在一些可能的实施方式中,所述金属层选用金属钼,或者,所述金属层选用金属钨制成。
本申请实施例还提供一种晶体管的制备方法,包括以下步骤:
在外延层沿第一方向远离漏极层的表面形成调节部;
在所述调节部远离所述漏极层的表面沿第二方向依次形成第一掺杂部、第二掺杂部和第三掺杂部,所述第一掺杂部和所述第二掺杂部接触,所述第二掺杂部与所述第三掺杂部间隔设置;
在所述调节部远离所述漏极层的表面形成控制结构,在所述第二方向上,所述控制结构的第一端连接所述第二掺杂部,所述控制结构的第二端连接所述第三掺杂部;
在所述第一掺杂部远离所述第二掺杂部表面形成源极;在所述控制结构远离所述漏极层的表面形成栅极。
通过采用上述技术方案,当晶体管处于导通状态时,向源极通入电流,并且,栅极处于导通状态,使得控制结构处于导通状态,来自源极的电流能够依次通过第一掺杂部、第二掺杂部、控制结构、第三掺杂部和外延层流动至漏极层,从而实现晶体管的导通;并且,通过将晶体管设置为垂直结构,并通过控制结构实现电流的导通过程,能够提高晶体管的沟槽迁移率,从而提高晶体管的性能。
在一些可能的实施方式中,在所述调节部远离所述漏极层的表面形成控制结构,包括以下步骤:
在所述调节部表面形成金属层,在所述第二方向上,所述金属层覆盖设置于所述第一掺杂部和所述第二掺杂部之间的部分所述调节部,以使所述金属层与部分所述调节部构成肖特基接触部;所述肖特基接触部构成所述控制结构。
在一些可能的实施方式中,在所述调节部远离所述漏极层的表面沿第二方向依次形成第一掺杂部、第二掺杂部和第三掺杂部,包括以下步骤:
向所述调节部远离所述漏极层的表面注入离子,以形成第二掺杂部基础和第三掺杂部,所述第三掺杂部间隔设置于所述第二掺杂部基础,所述第三掺杂部至少部分设置于所述调节部外侧;
向所述第二掺杂部基础的中部注入离子,以形成第一掺杂部基础和两个所述第二掺杂部,所述第一掺杂部基础设置于两个所述第二掺杂部之间;
在所述外延层形成沟槽,所述沟槽分隔所述第一掺杂部基础,以形成两个所述第一掺杂部。
在一些可能的实施方式中,在所述外延层形成沟槽之后,该制备方法还包括:
在沟槽的内壁注入离子,以形成第四掺杂部。
在一些可能的实施方式中,在所述外延层形成沟槽之后,该方法还包括:
在所述沟槽的内壁形成氧化层;
在所述氧化层的内侧形成控制部,所述控制部连接于所述氧化层;
在所述控制部远离所述漏极层的表面形成绝缘连接部,所述绝缘连接部远离所述控制部的表面用于连接所述源极。
在一些可能的实施方式中,在所述外延层形成沟槽之后,在所述调节部表面形成金属层,该方法包括以下步骤:
在所述外延层远离所述漏极层的表面形成金属层基础,所述金属层基础位于所述调节部表面的部分形成所述金属层,所述金属层基础位于所述氧化层的内侧的部分形成所述控制部。
本申请实施例还提供一种电子装置,包括上述任一项所述的晶体管。
通过采用上述技术方案,当晶体管处于导通状态时,向源极通入电流,并且,栅极处于导通状态,使得控制结构处于导通状态,来自源极的电流能够依次通过第一掺杂部、第二掺杂部、控制结构、第三掺杂部和外延层流动至漏极层,从而实现晶体管的导通;并且,通过将晶体管设置为垂直结构,并通过控制结构实现电流的导通过程,能够提高晶体管的沟槽迁移率,从而提高晶体管的性能。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。
图1为本申请实施例提供的晶体管的结构示意图;
图2为本申请实施例提供的图1中a处的局部放大图;
图3为本申请实施例提供的另一实施方式的晶体管的结构示意图;
图4为本申请实施例提供的晶体管的制备方法的流程示意图;
图5为本申请实施例提供的形成第一掺杂部、第二掺杂部和第三掺杂部的方法的流程示意图;
图6为本申请实施例提供的形成调节部的结构示意图;
图7为本申请实施例提供的形成第三掺杂部的结构示意图;
图8为本申请实施例提供的形成第一掺杂部基础的结构示意图;
图9为本申请实施例提供的形成沟槽的结构示意图;
图10为本申请实施例提供的形成第四掺杂部的结构示意图;
图11为本申请实施例提供的形成氧化层的结构示意图;
图12为本申请实施例提供的形成控制部的结构示意图;
图13为本申请实施例提供的形成绝缘连接部的结构示意图;
图14为本申请实施例提供的在图10的基础上形成金属层的结构示意图;
图15为本申请实施例提供的形成源极和栅极的结构示意图;
图16为本申请实施例提供的形成隔离层和分隔层的结构示意图。
附图标记说明:
100、漏极层;200、外延层;210、容纳槽;211、第一掺杂部;212、第二掺杂部;213、第三掺杂部;214、调节部;220、沟槽;221、第四掺杂部;222、氧化层;223、绝缘连接部;224、控制部;300、源极;400、栅极;500、控制结构;600、金属层;700、隔离层;710、第一隔离部;720、第二隔离部;800、分隔层。
通过上述附图,已示出本申请明确的实施例,后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围,而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
正如背景技术所述,在相关技术中,沟槽迁移率(channel mobility)是晶体管的重要参数,沟槽迁移率的大小影响着晶体管的导通电流等性能;以金属-氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field-Effect Transistor,简称为MOSFET)为例,其中,金属-氧化物半导体场效应晶体管通常包括有碳化硅(化学式为SiC)制成的外延层,并且,金属-氧化物半导体场效应晶体管的源极、栅极和漏极通常均设置于外延层,以实现金属-氧化物半导体场效应晶体管的通断过程,然而,金属-氧化物半导体场效应晶体管晶体管的沟槽迁移率通常大于或等于4平方厘米/(伏·秒),小于或等于30平方厘米/(伏·秒),使得金属-氧化物半导体场效应晶体管的性能很大程度上受到沟槽迁移率的影响,金属-氧化物半导体场效应晶体管的性能差。
为了解决上述技术问题,本申请实施例提供一种晶体管及其制备方法、电子装置,该晶体管包括沿第一方向层叠设置的漏极层和外延层,以及设置于外延层远离漏极层表面的源极和栅极;外延层设置有沿第二方向依次连接的第一掺杂部、第二掺杂部、控制结构和第三掺杂部;第一掺杂部电连接于源极,第三掺杂部远离控制结构的一端通过外延层电连接漏极层。当晶体管处于导通状态时,向源极通入电流,并且,栅极处于导通状态,使得控制结构处于导通状态,来自源极的电流能够依次通过第一掺杂部、第二掺杂部、控制结构、第三掺杂部和外延层流动至漏极层,从而实现晶体管的导通;并且,通过将晶体管设置为垂直结构,并通过控制结构实现电流的导通过程,能够提高晶体管的沟槽迁移率,从而提高晶体管的性能。
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反,它们仅是与所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合,对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图,对本申请的实施例进行描述。
参照图1和图2,本申请实施例提供一种晶体管,包括沿第一方向层叠设置的漏极层100和外延层200,以及设置于外延层200远离漏极层100表面的源极300和栅极400;外延层200设置有沿第二方向依次连接的第一掺杂部211、第二掺杂部212、控制结构500和第三掺杂部213,第一方向设置为漏极层100的厚度方向,第二方向垂直设置于第一方向。
示例性的,第一掺杂部211电连接于源极300,第一掺杂部211远离源极300的一端电连接第二掺杂部212;第二掺杂部212远离第一掺杂部211的一端电连接控制结构500,并且,第三掺杂部213远离控制结构500的一端通过外延层200电连接漏极层100。
控制结构500远离漏极层100的表面电连接栅极400,控制结构500配置为:当源极300通入电流,且栅极400处于导通状态时,控制结构500处于导通状态,以使电流依次通过第一掺杂部211、第二掺杂部212、控制结构500、第三掺杂部213和外延层200流动至漏极层100,从而使晶体管处于导通状态。
示例性的,外延层200可以选用碳化硅(化学式为SiC)制成,外延层200掺杂有氮离子(化学式为N),氮离子的掺杂浓度大于或等于1E17/cm3,小于或等于1E18/cm3;外延层200的表面接触漏极层100。并且,可以通过多种方式在外延层200形成漏极层100,例如,可以向衬底注入铝离子形成漏极层100,铝离子的掺杂浓度大于或等于1E15/cm3,小于或等于1E16/cm3。
参照图1和图2,在一些可能的实施方式中,在第二方向上,第二掺杂部212和第三掺杂部213设置有间隙;外延层200设置有调节部214,调节部214远离漏极层100的表面连接第一掺杂部211、第二掺杂部212和第三掺杂部213,并且,调节部214的至少部分设置于间隙内。调节部214可以设置为:向外延层200注入铝离子形成调节部214,铝离子的掺杂浓度大于或等于1E16/cm3,小于或等于5E17/cm3。
示例性的,第一掺杂部211配置为:向外延层200远离漏极层100的表面注入离子,以形成第一掺杂部211,第一掺杂部211的掺杂离子设置为铝离子,第一掺杂部211的掺杂浓度大于或等于1E15/cm3,小于或等于1E16/cm3;和/或,第二掺杂部212配置为:向外延层200远离漏极层100的表面注入离子,以形成第二掺杂部212,第二掺杂部212的掺杂离子设置为铝离子,第二掺杂部212的掺杂浓度大于或等于1E15/cm3,小于或等于1E16/cm3。第三掺杂部213的掺杂离子设置为铝离子。
示例性的,外延层200还设置有金属层600,金属层600电连接设置于间隙内的部分调节部214,金属层600远离调节部214的表面电连接栅极400。金属层600与设置于间隙内的部分调节部214构成肖特基接触部,并且,肖特基接触部构成控制结构500,从而能够利用肖特基接触部实现第二掺杂部212与第三掺杂部213的连接,以达到提高晶体管沟槽220迁移率的效果。
金属层600可以设置为肖特基金属,示例性的,金属层600可以选用镍、钼、钨,以及其他难熔金属(refractory metal)、难熔金属硅化物(refractory metal silicide)等材料中的一种或多种制成。在本申请实施例中,金属层600选用金属钨或金属钼制成,以能够与设置于间隙内的部分调节部214共同形成控制结构500。
容易理解的是,调节部214的掺杂浓度会对控制结构500的性能产生影响,从而对晶体管的沟槽220迁移率产生影响;调节部214的掺杂浓度越大,则晶体管的沟槽220迁移率越高,晶体管性能越好。
参照图1和图2,在一些可能的实施方式中,外延层200设置有容纳槽210,容纳槽210容置第一掺杂部211、第二掺杂部212和调节部214;第三掺杂部213至少部分设置于容纳槽210外,设置于容纳槽210外的部分第三掺杂部213电连接外延层200。
在容纳槽210内,第一掺杂部211的数量、第二掺杂部212的数量和控制结构500的数量均设置有两个;容易理解的是,第一掺杂部211、第二掺杂部212、控制结构500和源极300能够用于构成一个电流通路,在同一个容纳槽210内设置有两个电流通路,并且,两个电流通路共用一个源极300,从而使晶体管的结构更加紧凑。示例性的,两个第一掺杂部211对称设置于源极300沿第二方向的两侧,两个第二掺杂部212对称设置于源极300沿第二方向的两侧,各第二掺杂部212分别连接一个第一掺杂部211,各第二掺杂部212远离第一掺杂部211的一端均连接一个控制结构500。
容易理解的是,向源极300通入的电流类型可以设置为正向电流,正向电流自源极300流动至漏极层100,或者,向源极通入的电流类型还可以设置为反向电流,反向电流能够自漏极层100流动至源极300,本申请实施例对此不作进一步限制。
参照图1,电流通路A配置为:当源极300通入正向电流,且栅极400处于导通状态时,控制结构500处于导通状态,来自源极300的反向电流依次通过第一掺杂部211、第二掺杂部212、控制结构500、第三掺杂部213和外延层200流动至漏极层100,从而使晶体管处于导通状态。
参照图2,电流通路A配置为:当源极300通入反向电流,且栅极400处于导通状态时,控制结构500处于导通状态,来自源极300的反向电流依次通过第一掺杂部211、第二掺杂部212、控制结构500、第三掺杂部213和外延层200流动至漏极层100,从而使晶体管处于导通状态,进而能够通过一个源极300同时向两个电流通路输入电流,从而使两个电流通路并联设置,以增大晶体管处于导通状态时晶体管的电流。
参照图1和图2,示例性的,容纳槽210的数量设置有多个,多个容纳槽210沿第二方向间隔设置,各容纳槽210均通过第三掺杂部213连接相邻的容纳槽210;在第二方向上,第三掺杂部213的第一端设置于其中一个容纳槽210内,第三掺杂部213的第二端设置于相邻的另一个容纳槽210内,第三掺杂部213的中部连接外延层200,并与外延层200共同构成通道区(Channel),以使一个第三掺杂部213用于构成两个电流通路。
通过将容纳槽210的数量设置为多个,多个容纳槽210沿第二方向间隔设置,各容纳槽210均对应设置有两个电流通路,从而能够使多个容纳槽210对应的多个电流通路并联设置,以增大晶体管处于导通状态时晶体管的电流。
示例性的,外延层200设置有多个沟槽220,各沟槽220均对应设置于一个容纳槽210,沟槽220内设置有第四掺杂部221,第四掺杂部221电连接于源极300,第四掺杂部221至少部分电连接外延层200。第四掺杂部221的掺杂离子设置为铝离子,第四掺杂部221的掺杂浓度大于或等于5E18/cm3,小于或等于2E20/cm3。
值得一提的是,通过设置第四掺杂部221,当向漏极层100通入电流时,第四掺杂部221连接于源极300,从而能够通过第四掺杂部221增大浪涌电流(即IFSM),以减小晶体管反向导通的可能性。并且,当源极300通入电流,第四掺杂部221还能够保证通道区电流的稳定性,并能够降低晶体管米勒电容(即Miller capacition)的大小。
参照图3,在一些可能的实施方式中,外延层200设置有多个沟槽220,沟槽220内设置有氧化层222,氧化层222连接于外延层200;并且,沟槽220内还设置有相连接的控制部224和绝缘连接部223,源极300通过绝缘连接部223连接控制部224,控制部224远离绝缘连接部223的表面连接氧化层222,以使源极300能够依次通过绝缘连接部223、控制部224和氧化层222连通于外延层200。
示例性的,参照电流通路B,晶体管处于导通状态时,向源极300和控制部224通入反向电流,使得控制部224处于导通状态,来自源极300的反向电流能够依次通过绝缘连接部223、控制部224、氧化层222和外延层200流动至漏极层100,从而实现晶体管的导通。
参照图1和图2,源极300和栅极400沿第二方向间隔设置;外延层200远离漏极层100的表面设置有隔离层700,隔离层700沿第二方向的一端连接源极300,隔离层700远离源极300的一端连接栅极400,以通过隔离层700分隔源极300和栅极400。
示例性的,隔离层700包括相连接的第一隔离部710和第二隔离部720,第一隔离部710设置于第二掺杂部212远离外延层200的表面,第一隔离部710连接金属层600;第二隔离部720设置于第一掺杂部211远离漏极层100的表面;在第二方向上,第二隔离部720的第一端连接源极300,第二隔离部720的第二端连接栅极400。
第三掺杂部213远离漏极层100的表面设置有分隔层800;在第二方向上,分隔层800的第一端连接对应其中一个容纳槽210的栅极400,分隔层800的第二端连接对应相邻容纳槽210的栅极400。示例性的,分隔层800可以通过多种方式实现,本申请实施例对此不作进一步限制。
综上所述,本申请实施例提供一种晶体管及其制备方法、电子装置,该晶体管包括沿第一方向层叠设置的漏极层100和外延层200,以及设置于外延层200远离漏极层100表面的源极300和栅极400;外延层200设置有沿第二方向依次连接的第一掺杂部211、第二掺杂部212、控制结构500和第三掺杂部213;第一掺杂部211电连接于源极300,第三掺杂部213远离控制结构500的一端通过外延层200电连接漏极层100。当晶体管处于导通状态时,向源极300通入电流,并且,栅极400处于导通状态,使得控制结构500处于导通状态,来自源极300的电流能够依次通过第一掺杂部211、第二掺杂部212、控制结构500、第三掺杂部213和外延层200流动至漏极层100,从而实现晶体管的导通;并且,通过将晶体管设置为垂直结构,并通过控制结构500实现电流的导通过程,能够提高晶体管的沟槽220迁移率,从而提高晶体管的性能。
参照图1和图4,本申请实施例还提供一种晶体管的制备方法,包括以下步骤:在外延层200沿第一方向远离漏极层100的表面形成调节部214;在调节部214远离漏极层100的表面沿第二方向依次形成第一掺杂部211、第二掺杂部212和第三掺杂部213,第一掺杂部211和第二掺杂部212接触,第二掺杂部212与第三掺杂部213间隔设置;在调节部214远离漏极层100的表面形成控制结构500,在第二方向上,控制结构500的第一端连接第二掺杂部212,控制结构500的第二端连接第三掺杂部213;在第一掺杂部211远离第二掺杂部212表面形成源极300;在控制结构500远离漏极层100的表面形成栅极400。
S101、在外延层200沿第一方向远离漏极层100的表面形成调节部214;
参照图2-图4和图6,在一些可能的实施方式中,可以在外延层200远离漏极层100的表面通过沉积等方式形成调节部214。或者,还可以通过在外延层200远离漏极层100的表面注入离子,以在外延层200远离漏极层100的表面形成调节部214。
例如,可以向外延层200注入铝离子(化学式为Al)以在外延层200内形成调节部214,使得调节部214掺杂有铝离子,调节部214的掺杂浓度大于或等于1E16/cm3,且小于或等于5E17/cm3。
并且,可以向衬底注入铝离子形成漏极层100,漏极层100设置于外延层200远离调节层的表面,铝离子的掺杂浓度大于或等于1E15/cm3,小于或等于1E16/cm3。或者,还可以将成型后的漏极层100通过粘接等方式固定于外延层200远离调节部214的表面,以实现漏极层100的形成过程。
S102、在调节部214远离漏极层100的表面沿第二方向依次形成第一掺杂部211、第二掺杂部212和第三掺杂部213,第一掺杂部211和第二掺杂部212接触,第二掺杂部212与第三掺杂部213间隔设置;
参照图2-图5,和图6-图8,示例性的,在调节部214远离漏极层100的表面沿第二方向依次形成第一掺杂部211、第二掺杂部212和第三掺杂部213,包括以下步骤:
S1021、在调节部214远离漏极层100的表面注入离子,以形成第二掺杂部基础和第三掺杂部213,第三掺杂部213间隔设置于第二掺杂部基础,第三掺杂部213至少部分设置于调节部214外侧;
在一些可能的实施方式中,可以在调节部214远离漏极层100的表面通过沉积等方式形成第二掺杂部基础和第三掺杂部213。或者,还可以通过在调节部214远离漏极层100的表面注入离子,以在调节部214远离漏极层100的表面形成第二掺杂部基础和第三掺杂部213。
例如,可以向调节部214注入铝离子以在调节部214内形成第二掺杂部基础,使得第二掺杂部基础掺杂有铝离子,第二掺杂部基础的掺杂浓度大于或等于1E15/cm3,且小于或等于1E16/cm3。
并且,可以向调节部214注入铝离子以在调节部214内形成第三掺杂部213,使得第三掺杂部213掺杂有铝离子,第三掺杂部213的掺杂浓度大于或等于1E15/cm3,且小于或等于1E16/cm3。
S1022、向第二掺杂部基础的中部注入离子,以形成第一掺杂部基础和两个第二掺杂部212,第一掺杂部基础设置于两个第二掺杂部212之间;
示例性的,可以向第二掺杂部基础的中部注入离子,以形成第一掺杂部基础,使得第一掺杂部基础分隔第二掺杂部基础,以使第二掺杂部212形成两个第二掺杂部212;并且,第一掺杂部211的掺杂离子设置为铝离子,第一掺杂部211的掺杂浓度大于或等于1E15/cm3,小于或等于1E16/cm3。
S1023、在外延层200形成沟槽220,沟槽220分隔第一掺杂部基础,以形成两个第一掺杂部211;
参照图9,在一些可能的实施方式中,可以通过刻蚀等方式在外延层200形成沟槽220,使得沟槽220能够分隔第一掺杂部基础,以形成两个第一掺杂部211,各第一掺杂部211均连接一个第二掺杂部212。
参照图10,示例性的,在外延层200形成沟槽220之后,该方法还包括:在沟槽220的内壁注入离子,以形成第四掺杂部221。
例如,可以向沟槽220的内壁注入离子,以在沟槽220的内壁形成第四掺杂部221,并且,第四掺杂部221的掺杂离子设置为铝离子,第四掺杂部221的掺杂浓度大于或等于5E18/cm3,小于或等于2E20/cm3。
参照图11-图13,示例性的,或者,在外延层200形成沟槽220之后,该方法还可以包括:在沟槽220的内壁通过沉积等方式形成氧化层222;然后在氧化层222的内侧形成金属制成的控制部224,且控制部224连接于氧化层222;在控制部224远离漏极层100的表面形成绝缘连接部223,绝缘连接部223远离控制部224的表面用于连接源极300。
S103、在调节部214远离漏极层100的表面形成控制结构500,在第二方向上,控制结构500的第一端连接第二掺杂部212,控制结构500的第二端连接第三掺杂部213;
在一些可能的实施方式中,在调节部214远离漏极层100的表面形成控制结构500,包括以下步骤:
参照图14,在调节部214表面形成金属层600,在第二方向上,金属层600覆盖设置于第一掺杂部211和第二掺杂部212之间的部分调节部214,以使金属层600与设置于间隙内的部分调节部214构成肖特基接触部;肖特基接触部构成控制结构500。
示例性的,金属层600可以选用镍、钼、钨,以及其他难熔金属、难熔金属硅化物等材料中的一种或多种制成,以使金属层600能够与设置于间隙内的部分调节部214构成肖特基接触部,从而形成控制结构500。
应当注意的是,在外延层200形成沟槽220之后,在调节部214表面形成金属层600,该方法包括以下步骤:在外延层200远离漏极层100的表面形成金属层基础,金属层基础位于调节部214表面的部分形成金属层600,金属层基础位于位于氧化层222的内侧的部分形成控制部224。S104、在第一掺杂部211远离第二掺杂部212表面形成源极300;在控制结构500远离漏极层100的表面形成栅极400;
参照图10-图16,在一些可能的实施方式中,可以通过沉积等方式在第一掺杂部211远离第二掺杂部212表面形成源极300,以使源极300能够电连接于第一掺杂部211;可以通过沉积等方式在控制结构500远离漏极层100的表面形成栅极400,使得栅极400能够电连接于金属层600,以使栅极400能够通过控制结构500控制电流通路的通断。
容易理解的是,可以在形成第一掺杂部211后即实现源极300的形成过程,或者,还可以在形成控制结构500后在外延部形成极层基础,使得极层基础的部分覆盖于第一掺杂部211,极层基础的部分覆盖于控制结构500的金属层600;随后通过刻蚀等方式去除部分极层基础,以形成源极300和栅极400,且源极300覆盖于第一掺杂部211远离第二掺杂部212的表面,栅极400覆盖于控制结构500远离漏极层100的表面。
当形成源极300和栅极400后,可以通过化学气相沉积等方式在源极300和栅极400之间形成隔离层700,以通过隔离层700将源极300与栅极400分隔。
综上所述,通过上述制备方法所制备的晶体管,当晶体管处于导通状态时,向源极300通入电流,并且,栅极400处于导通状态,使得控制结构500处于导通状态,来自源极300的电流能够依次通过第一掺杂部211、第二掺杂部212、控制结构500、第三掺杂部213和外延层200流动至漏极层100,从而实现晶体管的导通;并且,通过将晶体管设置为垂直结构,并通过控制结构500实现电流的导通过程,能够提高晶体管的沟槽220迁移率,从而提高晶体管的性能。
本申请实施例还提供一种电子装置,包括上述任一实施方式所述的晶体管。本申请实施例所提供的电子装置,由于包括上述任一实施方式晶体管,因此,该电子装置也具有上述任一实施方式晶体管的优点,本申请实施例对此不再赘述。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本发明的描述中,需要理解的是,本文中使用的术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等应做广义理解,例如可以是固定连接,也可以是可拆卸连接,或成为一体;可以是直接相连,也可以通过中间媒介间接相连,可以使两个元件内部的相连或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。此外,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (22)
1.一种晶体管,其特征在于,包括沿第一方向层叠设置的漏极层和外延层,以及设置于所述外延层远离所述漏极层表面的源极和栅极;
所述外延层设置有调节部,所述调节部设置有沿第二方向依次连接的第一掺杂部、第二掺杂部、控制结构和第三掺杂部,所述第二方向垂直设置于所述第一方向;所述第一掺杂部电连接于所述源极,所述第三掺杂部远离所述控制结构的一端通过所述外延层电连接所述漏极层;
所述外延层还设置有金属层,所述金属层电连接所述调节部,所述金属层远离所述调节部的表面电连接所述栅极;
所述金属层与部分所述调节部构成肖特基接触部,所述肖特基接触部构成所述控制结构;所述控制结构电连接所述栅极,所述控制结构配置为:所述源极通入电流,且所述栅极处于导通状态时,所述控制结构处于导通状态,以使所述电流依次通过所述第一掺杂部、所述第二掺杂部、所述控制结构、所述第三掺杂部和所述外延层流动至所述漏极层。
2.根据权利要求1所述的晶体管,其特征在于,在所述第二方向上,所述第二掺杂部和所述第三掺杂部设置有间隙;
所述调节部远离所述漏极层的表面连接所述第一掺杂部、所述第二掺杂部和所述第三掺杂部,所述调节部的至少部分设置于所述间隙内;
所述金属层电连接设置于所述间隙内的部分所述调节部。
3.根据权利要求2所述的晶体管,其特征在于,所述金属层与设置于所述间隙内的部分所述调节部构成肖特基接触部。
4.根据权利要求2所述的晶体管,其特征在于,所述源极和所述栅极沿所述第二方向间隔设置;
所述外延层远离所述漏极层的表面设置有隔离层,所述隔离层沿所述第二方向的一端连接所述源极,所述隔离层远离所述源极的一端连接所述栅极,以通过所述隔离层分隔所述源极和所述栅极。
5.根据权利要求4所述的晶体管,其特征在于,所述隔离层包括相连接的第一隔离部和第二隔离部,所述第一隔离部设置于所述第二掺杂部远离所述外延层的表面,所述第一隔离部连接所述金属层;
所述第二隔离部设置于所述第一掺杂部远离所述漏极层的表面;在所述第二方向上,所述第二隔离部的第一端连接所述源极,所述第二隔离部的第二端连接所述栅极。
6.根据权利要求1所述的晶体管,其特征在于,所述外延层设置有沟槽,所述沟槽内设置有第四掺杂部,所述第四掺杂部电连接于所述源极,所述第四掺杂部至少部分电连接所述外延层。
7.根据权利要求2所述的晶体管,其特征在于,所述外延层设置有沟槽,所述沟槽内设置有氧化层,所述氧化层连接所述外延层;
所述沟槽内还设置有相连接的控制部和绝缘连接部,所述源极通过所述绝缘连接部连接所述控制部,所述控制部远离所述绝缘连接部的表面连接所述氧化层。
8.根据权利要求7所述的晶体管,其特征在于,所述控制部同层形成于所述金属层,所述控制部远离所述漏极层的表面齐平设置于所述第一掺杂部朝向所述漏极层的表面。
9.根据权利要求2所述的晶体管,其特征在于,所述外延层设置有容纳槽,所述容纳槽容置所述第一掺杂部、所述第二掺杂部和所述调节部;
所述第三掺杂部至少部分设置于所述容纳槽外,设置于所述容纳槽外的部分所述第三掺杂部电连接所述外延层。
10.根据权利要求9所述的晶体管,其特征在于,在所述容纳槽内,所述第一掺杂部的数量、所述第二掺杂部的数量和所述控制结构的数量均设置有两个;
两个所述第一掺杂部对称设置于所述源极沿所述第二方向的两侧,两个所述第二掺杂部对称设置于所述源极沿所述第二方向的两侧,各所述第二掺杂部分别连接一个所述第一掺杂部,各所述第二掺杂部远离所述第一掺杂部的一端均连接一个所述控制结构。
11.根据权利要求10所述的晶体管,其特征在于,所述容纳槽的数量设置有多个,多个所述容纳槽沿所述第二方向间隔设置,各所述容纳槽均通过所述第三掺杂部连接相邻的所述容纳槽;
在所述第二方向上,所述第三掺杂部的第一端设置于其中一个所述容纳槽内,所述第三掺杂部的第二端设置于相邻的另一个所述容纳槽内,所述第三掺杂部的中部连接所述外延层。
12.根据权利要求11所述的晶体管,其特征在于,所述第三掺杂部远离所述漏极层的表面设置有分隔层;在所述第二方向上,所述分隔层的第一端连接对应其中一个所述容纳槽的所述栅极,所述分隔层的第二端连接对应相邻所述容纳槽的所述栅极。
13.根据权利要求1-12任一项所述的晶体管,其特征在于,所述第一掺杂部配置为:向所述外延层远离所述漏极层的表面注入离子,以形成所述第一掺杂部;
和/或,所述第二掺杂部配置为:向所述外延层远离所述漏极层的表面注入离子,以形成所述第二掺杂部。
14.根据权利要求1所述的晶体管,其特征在于,所述漏极层掺杂离子设置为铝离子,所述铝离子的掺杂浓度大于或等于1E15/cm3,小于或等于1E16/cm3;
所述外延层掺杂离子设置为氮离子,所述氮离子的掺杂浓度大于或等于1E17/cm3,小于或等于1E18/cm3;
所述第一掺杂部的掺杂离子设置为铝离子,所述第一掺杂部的掺杂浓度大于或等于1E15/cm3,小于或等于1E16/cm3。
15.根据权利要求6所述的晶体管,其特征在于,所述第四掺杂部的掺杂离子设置为铝离子,所述第四掺杂部的掺杂浓度大于或等于5E18/cm3,小于或等于2E20/cm3。
16.根据权利要求2所述的晶体管,其特征在于,所述金属层选用金属钼,或者,所述金属层选用金属钨制成。
17.一种晶体管的制备方法,其特征在于,包括以下步骤:
在外延层沿第一方向远离漏极层的表面形成调节部;
在所述调节部远离所述漏极层的表面沿第二方向依次形成第一掺杂部、第二掺杂部和第三掺杂部,所述第一掺杂部和所述第二掺杂部接触,所述第二掺杂部与所述第三掺杂部间隔设置;
在所述外延层远离所述漏极层的表面形成控制结构,在所述第二方向上,所述控制结构的第一端连接所述第二掺杂部,所述控制结构的第二端连接所述第三掺杂部;
在所述第一掺杂部远离所述第二掺杂部表面形成源极;在所述控制结构远离所述漏极层的表面形成栅极;
其中,在所述调节部远离所述漏极层的表面形成控制结构,包括以下步骤:
在所述调节部表面形成金属层,在所述第二方向上,所述金属层覆盖设置于所述第一掺杂部和所述第二掺杂部之间的部分所述调节部,以使所述金属层与部分所述调节部构成肖特基接触部;所述肖特基接触部构成所述控制结构。
18.根据权利要求17所述的晶体管的制备方法,其特征在于,在所述调节部远离所述漏极层的表面沿第二方向依次形成第一掺杂部、第二掺杂部和第三掺杂部,包括以下步骤:
向所述调节部远离所述漏极层的表面注入离子,以形成第二掺杂部基础和第三掺杂部,所述第三掺杂部间隔设置于所述第二掺杂部基础,所述第三掺杂部至少部分设置于所述调节部外侧;
向所述第二掺杂部基础的中部注入离子,以形成第一掺杂部基础和两个所述第二掺杂部,所述第一掺杂部基础设置于两个所述第二掺杂部之间;
在所述外延层形成沟槽,所述沟槽分隔所述第一掺杂部基础,以形成两个所述第一掺杂部。
19.根据权利要求18所述的晶体管的制备方法,其特征在于,在所述外延层形成沟槽之后,该方法还包括:
在所述沟槽的内壁注入离子,以形成第四掺杂部。
20.根据权利要求18所述的晶体管的制备方法,其特征在于,在所述外延层形成沟槽之后,该方法还包括:
在所述沟槽的内壁形成氧化层;
在所述氧化层的内侧形成控制部,所述控制部连接于所述氧化层;
在所述控制部远离所述漏极层的表面形成绝缘连接部,所述绝缘连接部远离所述控制部的表面用于连接所述源极。
21.根据权利要求20所述的晶体管的制备方法,其特征在于,在所述外延层形成沟槽之后,在所述调节部表面形成金属层,该方法包括以下步骤:
在所述外延层远离所述漏极层的表面形成金属层基础,所述金属层基础位于所述调节部表面的部分形成所述金属层,所述金属层基础位于所述氧化层的内侧的部分形成所述控制部。
22.一种电子装置,其特征在于,包括如权利要求1-16任一项所述的晶体管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310244053.7A CN115939179B (zh) | 2023-03-15 | 2023-03-15 | 晶体管及其制备方法、电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310244053.7A CN115939179B (zh) | 2023-03-15 | 2023-03-15 | 晶体管及其制备方法、电子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115939179A CN115939179A (zh) | 2023-04-07 |
CN115939179B true CN115939179B (zh) | 2023-06-06 |
Family
ID=86556213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310244053.7A Active CN115939179B (zh) | 2023-03-15 | 2023-03-15 | 晶体管及其制备方法、电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115939179B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5543637A (en) * | 1994-11-14 | 1996-08-06 | North Carolina State University | Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein |
CN1586009A (zh) * | 2001-11-16 | 2005-02-23 | 皇家飞利浦电子股份有限公司 | 场效应晶体管半导体器件 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0005650D0 (en) * | 2000-03-10 | 2000-05-03 | Koninkl Philips Electronics Nv | Field-effect semiconductor devices |
US8878292B2 (en) * | 2008-03-02 | 2014-11-04 | Alpha And Omega Semiconductor Incorporated | Self-aligned slotted accumulation-mode field effect transistor (AccuFET) structure and method |
US8704292B2 (en) * | 2010-02-23 | 2014-04-22 | Donald R. Disney | Vertical capacitive depletion field effect transistor |
US20120037983A1 (en) * | 2010-08-10 | 2012-02-16 | Force Mos Technology Co., Ltd. | Trench mosfet with integrated schottky rectifier in same cell |
DE102015121566B4 (de) * | 2015-12-10 | 2021-12-09 | Infineon Technologies Ag | Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements |
WO2020026401A1 (ja) * | 2018-08-02 | 2020-02-06 | 三菱電機株式会社 | ワイドバンドギャップ半導体装置、および、電力変換装置 |
-
2023
- 2023-03-15 CN CN202310244053.7A patent/CN115939179B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5543637A (en) * | 1994-11-14 | 1996-08-06 | North Carolina State University | Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein |
US5681762A (en) * | 1994-11-14 | 1997-10-28 | North Carolina State University | Methods of forming silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein |
CN1586009A (zh) * | 2001-11-16 | 2005-02-23 | 皇家飞利浦电子股份有限公司 | 场效应晶体管半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
CN115939179A (zh) | 2023-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200152743A1 (en) | Method of Manufacturing Silicon Carbide Semiconductor Devices | |
US10008579B2 (en) | MOSFET with integrated schottky diode | |
US9117836B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
CN104157688B (zh) | 具有槽屏蔽电极结构的半导体器件 | |
US7462908B2 (en) | Dynamic deep depletion field effect transistor | |
US7868394B2 (en) | Metal-oxide-semiconductor transistor and method of manufacturing the same | |
CN101740622B (zh) | 用于半导体器件的屏蔽电极结构和方法 | |
US8519476B2 (en) | Method of forming a self-aligned charge balanced power DMOS | |
KR101267293B1 (ko) | 개선된 성능 및 방법을 가진 전력 반도체 디바이스 | |
JP4435847B2 (ja) | 半導体装置およびその製造方法 | |
WO2013114477A1 (ja) | 半導体装置及びその製造方法 | |
CN111092123A (zh) | 横向双扩散晶体管及其制造方法 | |
JP4842527B2 (ja) | 半導体装置の製造方法 | |
TW200903806A (en) | Power MOSFET structure and manufacturing method for the same | |
JP4774586B2 (ja) | 半導体素子の製造方法 | |
WO2014083771A1 (ja) | 半導体素子及びその製造方法 | |
JP2008108793A (ja) | 接合型fetおよびその製造方法 | |
JP2014508409A (ja) | 半導体素子及び関連する形成方法 | |
US9466734B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
CN115939179B (zh) | 晶体管及其制备方法、电子装置 | |
JP4692313B2 (ja) | 半導体装置 | |
JP2019033140A (ja) | 半導体装置および半導体装置の製造方法 | |
CN101958346B (zh) | 横向双扩散金属氧化物半导体场效应管及其制作方法 | |
US20080054348A1 (en) | Semiconductor device and a method of fabricating the same | |
US8072027B2 (en) | 3D channel architecture for semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |