CN115885369A - 蚀刻方法以及蚀刻装置 - Google Patents

蚀刻方法以及蚀刻装置 Download PDF

Info

Publication number
CN115885369A
CN115885369A CN202180052527.7A CN202180052527A CN115885369A CN 115885369 A CN115885369 A CN 115885369A CN 202180052527 A CN202180052527 A CN 202180052527A CN 115885369 A CN115885369 A CN 115885369A
Authority
CN
China
Prior art keywords
substrate
film
chamber
frequency
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180052527.7A
Other languages
English (en)
Inventor
须田隆太郎
大类贵俊
熊谷圭惠
户村幕树
木原嘉英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN115885369A publication Critical patent/CN115885369A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供在蚀刻中提高垂直性的技术。该蚀刻方法为在等离子体处理装置中对被蚀刻膜进行蚀刻的蚀刻方法，所述等离子体处理装置具备腔室和设置在所述腔室内且按照支撑所述基板的方式所构成的基板支撑器，所述蚀刻方法包含以下工序：将所述具有被蚀刻膜的基板配置在所述基板支撑器上的工序；将包含HF气体的处理气体供给至所述腔室内的工序；利用具有第一频率的高频在所述腔室内生成所述处理气体的等离子体的工序；以及利用比所述第一频率还低的第二频率将脉冲电压周期性地施加至所述基板支撑器的施加工序。

Description

蚀刻方法以及蚀刻装置
技术领域
本公开的示例实施方式涉及蚀刻方法以及蚀刻装置。
背景技术
专利文献1公开了作为等离子体蚀刻中使用的处理气体使用了包含烃气体以及氢氟碳气体的处理气体的蚀刻方法。
现有技术文献
专利文献
专利文献1:日本特开2016-39310号公报
发明内容
发明要解决的技术问题
本公开提供在蚀刻中提高垂直性的技术。
用于解决技术问题的手段
本公开的一个示例实施方式中，提供在蚀刻装置中对被蚀刻膜进行蚀刻的蚀刻方法。上述蚀刻装置具备腔室和设置在上述腔室内且按照支撑上述基板的方式所构成的基板支撑器，上述蚀刻方法包含以下工序：将上述具有被蚀刻膜的基板配置在上述基板支撑器中的工序；将包含HF气体的处理气体供给至上述腔室内的工序；利用具有第一频率的高频在上述腔室内生成上述处理气体的等离子体的工序；以及利用比上述第一频率还低的第二频率将脉冲电压周期性地施加至上述基板支撑器上的施加工序。
本公开的一个示例实施方式中，提供在蚀刻装置中对被蚀刻膜进行蚀刻的蚀刻方法。上述等离子体处理装置具备腔室和设置在上述腔室内且按照支撑上述基板的方式所构成的基板支撑器，上述蚀刻方法包含以下工序：将上述具有被蚀刻膜的基板配置在上述基板支撑器中的工序；将包含氢及氟的处理气体供给至上述腔室内的工序；利用具有第一频率的高频在上述腔室内由上述处理气体生成包含氟化氢的化学种的等离子体的工序；以及利用比上述第一频率还低的第二频率将脉冲电压周期性地施加至上述基板支撑器的施加工序。
本公开的一个示例实施方式中，提供对被蚀刻膜进行蚀刻的蚀刻装置。上述蚀刻装置具备腔室、将处理气体供给至上述腔室的气体供给部、以及控制部，上述控制部实施以下的控制：将上述具有被蚀刻膜的基板配置在上述基板支撑器上，将包含HF气体的处理气体供给至上述腔室内，利用具有第一频率的高频在上述腔室内生成上述处理气体的等离子体，利用比上述第一频率还低的第二频率将脉冲电压周期性地施加至上述基板支撑器。
发明效果
根据本公开的一个示例实施方式，可以提供垂直性高的蚀刻方法。
附图说明
图1为示意地表示一个示例实施方式的基板处理等离子体处理装置1的图。
图2为等离子体处理装置1所含的基板支撑器14的部分放大图。
图3为表示基板W的截面结构之一例的图。
图4为表示一个示例实施方式的蚀刻方法的流程图。
图5为表示高频功率HF以及电偏置之一例的时序图。
图6为表示构成电偏置(脉冲波)的电脉冲的脉冲电压之一例的时序图。
图7为示意地表示在实施例1的条件下对含硅膜SF进行蚀刻后的基板W的截面的图。
图8为示意地表示在参考例1的条件下对含硅膜SF进行蚀刻后的基板W的截面的图。
图9为用于说明凹部RC的截面形状的评价方法之一例的图。
图10为对于实施例1以及参考例1表示凹部RC的截面形状的弯曲程度的图表。
图11为对于实施例1以及参考例1表示凹部RC的宽度(CD)的表。
具体实施方式
以下，对本公开的各实施方式进行说明。
一个示例实施方式中，提供在蚀刻装置中对被蚀刻膜进行蚀刻的蚀刻方法。蚀刻装置具备腔室和设置在腔室内且按照支撑基板的方式所构成的基板支撑器，蚀刻方法包含以下工序：将具有被蚀刻膜的基板配置在基板支撑器上的工序；将包含HF气体的处理气体供给至腔室内的工序；利用具有第一频率的高频在腔室内生成处理气体的等离子体的工序；以及利用比上述第一频率还低的第二频率将脉冲电压周期性地施加至上述基板支撑器的施加工序。
一个示例实施方式中，处理气体进一步包含含磷气体。
一个示例实施方式中，含磷气体包含选自PF3、PCl3、PF5、PCl5、POCl3、PH3、PBr3以及PBr5中的至少一种。
一个示例实施方式中，处理气体进一步包含CxHyFz(x及z为1以上的整数，y为0以上的整数)。
一个示例实施方式中，处理气体进一步包含含卤素元素气体。
一个示例实施方式中，脉冲电压为负电压。
一个示例实施方式中，提供在蚀刻装置中对被蚀刻膜进行蚀刻的蚀刻方法。蚀刻装置具备腔室和设置在腔室内且按照支撑基板的方式所构成的基板支撑器，蚀刻方法包含以下工序：将具有被蚀刻膜的基板配置在基板支撑器上的工序；将包含氢及氟的处理气体供给至腔室内的工序；利用具有第一频率的高频在腔室内由处理气体生成包含氟化氢的化学种的等离子体的工序；以及利用比上述第一频率还低的第二频率将脉冲电压周期性地施加至上述基板支撑器的施加工序。
一个示例实施方式中，提供对被蚀刻膜进行蚀刻的蚀刻方法。蚀刻装置具备腔室、将处理气体供给至腔室的气体供给部、以及控制部，控制部实施以下的控制：将具有被蚀刻膜的基板配置在基板支撑器上，将包含HF气体的处理气体供给至腔室内，利用具有第一频率的高频在腔室内生成处理气体的等离子体，利用比上述第一频率还低的第二频率将脉冲电压周期性地施加至上述基板支撑器。
以下，参照附图对本公开的各实施方式详细地进行说明。此外，各附图中，相同或同样的要素带有相同的符号，将重复的说明省略。只要无特别限定，则根据附图所示的位置关系说明上下左右等的位置关系。附图的尺寸比率不表示实际的比率，另外实际的比率不限于图示的比率。
<等离子体处理装置1的构成>
图1为示意地表示一个示例实施方式的等离子体处理装置1的图。等离子体处理装置1例如可以进行蚀刻处理。另外，一个示例实施方式的蚀刻方法(以下称作“主处理方法”)可以使用等离子体处理装置1实施。
图1所示的等离子体处理装置1具备腔室10。腔室10在其中提供内部空间10s。腔室10包含腔室主体12。腔室主体12具有大致圆筒形状。腔室主体12例如由铝形成。在腔室主体12的内壁面上设有具有耐腐蚀性的膜。具有耐腐蚀性的膜可以由氧化铝、氧化钇等陶瓷形成。
在腔室主体12的侧壁上形成有通路12p。基板W通过通路12p在内部空间10s与腔室10的外部之间被搬运。通路12p通过闸阀12g被开关。闸阀12g沿着腔室主体12的侧壁进行设置。
在腔室主体12的底部上设有支撑部13。支撑部13由绝缘材料形成。支撑部13具有大致圆筒形状。支撑部13在内部空间10s中从腔室主体12的底部向上方延展。支撑部13对基板支撑器14进行支撑。基板支撑器14按照在内部空间10s中对基板W进行支撑的方式构成。
基板支撑器14具有下部电极18以及静电卡盘20。基板支撑器14可进一步具有电极板16。电极板16由铝等导体形成，具有大致圆盘形状。下部电极18设置在电极板16上。下部电极18由铝等导体形成，具有大致圆盘形状。下部电极18电连接于电极板16。
静电卡盘20设置在下部电极18上。将基板W载置于静电卡盘20的上表面上。静电卡盘20具有主体以及电极。静电卡盘20的主体具有大致圆盘形状，由电介质形成。静电卡盘20的电极是膜状的电极，设置在静电卡盘20的主体内。静电卡盘20的电极经由开关20s连接于直流电源20p。当对静电卡盘20的电极施加来自直流电源20p的电压时，在静电卡盘20与基板W之间产生静电引力。基板W通过该静电引力被吸引至静电卡盘20，被静电卡盘20保持。
在基板支撑器14上配置边缘环25。边缘环25是环状的构件。边缘环25可以由硅、碳化硅或石英等形成。将基板W配置于静电卡盘20上且被边缘环25包围的区域内。
在下部电极18的内部设有流路18f。将热交换介质(例如冷媒)从设置于腔室10外部的制冷单元经由配管22a供给至流路18f。将供给至流路18f的热交换介质经由配管22b返回至制冷单元。等离子体处理装置1中，载置于静电卡盘20上的基板W的温度通过热交换介质与下部电极18的热交换进行调整。
等离子体处理装置1中设置有气体供给线路24。气体供给线路24将来自传热气体供给机构的传热气体(例如He气体)供给至静电卡盘20的上表面与基板W的背面之间的空隙。
等离子体处理装置1进一步具备上部电极30。上部电极30设置在基板支撑器14的上方。上部电极30经由构件32被支撑在腔室主体12的上部。构件32由具有绝缘性的9材料形成。上部电极30与构件32将腔室主体12的上部开口关闭。
上部电极30可以包含顶板34以及支撑体36。顶板34的下表面是内部空间10s侧的下表面，划出内部空间10s。顶板34可以由产生的焦耳热少的低电阻导电体或半导体形成。顶板34具有在其板厚方向上贯穿顶板34的多个气体喷吐孔34a。
支撑体36装卸自由地对顶板34进行支撑。支撑体36由铝等导电性材料形成。在支撑体36的内部设有气体扩散室36a。支撑体36具有从气体扩散室36a向下方延伸的多个气孔36b。多个气孔36b分别连通于多个气体喷吐孔34a。支撑体36上形成有气体导入口36c。气体导入口36c连接于气体扩散室36a。气体导入口36c上连接有气体供给管38。
气体供给管38上经由流量控制器组41以及阀门组42连接有气体源组40。流量控制器组41以及阀门组42构成气体供给部。气体供给部可以进一步包含气体源组40。气体源组40包含多个气体源。多个气体源包含在方法MT中使用的处理气体的气体源。流量控制器组41包含多个流量控制器。流量控制器组41的多个流量控制器分别是质量流量控制器或压力控制式的流量控制器。阀门组42包含多个开关阀门。气体源组40的多个气体源分别经由流量控制器组41的对应的流量控制器以及阀门组42的对应的开关阀门连接于气体供给管38。
等离子体处理装置1中，沿着腔室主体12的内壁面以及支撑部13的外周装卸自由地设置有护罩46。护罩46防止反应副产物附着在腔室主体12上。护罩46例如通过在由铝所形成的母料的表面上形成具有耐腐蚀性的膜来构成。具有耐腐蚀性的膜可以由氧化钇等陶瓷形成。
在支撑部13与腔室主体12的侧壁之间设有缓冲板48。缓冲板48例如通过在由铝所形成的构件的表面上形成具有耐腐蚀性的膜(氧化钇等膜)来构成。缓冲板48上形成有多个贯穿孔。在缓冲板48的下方且腔室主体12的底部上设有排气口12e。排气口12e上经由排气管52连接有排气装置50。排气装置50包含压力调整阀及涡旋分子泵等真空泵。
等离子体处理装置1具备高频电源62以及偏置电源64。高频电源62是会产生高频功率HF的电源。高频功率HF具有适于等离子体生成的第一频率。第一频率例如是27MHz～100MHz范围内的频率。高频电源62经由整合器66以及电极板16连接于下部电极18。整合器66具有用于将高频电源62的负荷侧(下部电极18侧)的阻抗整合至高频电源62的输出阻抗中的电路。此外，高频电源62还可以经由整合器66连接于上部电极30。高频电源62构成一例的等离子体生成部。
偏置电源64是产生电偏置的电源。偏置电源64电连接于下部电极18。电偏置具有第二频率。第二频率比第一频率低。第二频率例如是400kHz～13.56MHz的范围内的频率。电偏置在与高频功率HF一起使用时，为了将离子吸引至基板W而被给与至基板支撑器14。一个例子中，将电偏置给与至下部电极18。当将电偏置给与至下部电极18时，载置于基板支撑器14上的基板W的电位在由第二频率规定的周期内进行变动。此外，电偏置也可以给与至设置于静电卡盘20内的偏置电极。
一个实施方式中，电偏置可以是具有第二频率的高频功率LF。高频功率LF在与高频功率HF一起使用时，作为用于将离子吸引至基板W的高频偏置电使用。按照产生高频功率LF的方式所构成的偏置电源64经由整合器68以及电极板16连接于下部电极18。整合器68具有用于将偏置电源64的负荷侧(下部电极18侧)的阻抗整合至偏置电源64的输出阻抗中的电路。
此外，也可以是不使用高频功率HF，而是使用高频功率LF，即仅使用单一的高频功率，生成等离子体。此时，高频功率LF的频率可以是比13.56MHz还大的频率，例如40MHz。另外，此时等离子体处理装置1也可不具备高频电源62以及整合器66。此时，偏置电源64构成一例的等离子体生成部。
一个实施方式中，电偏置还可以是脉冲状的电压(脉冲电压)(参照图6)。此时，偏置电源可以是直流电源。偏置电源可以按照电源自身供给脉冲电压的方式进行构成，也可以是按照在偏置电源的下游侧具备将电压脉冲化的设备的方式来构成。一个例子中，脉冲电压按照在基板W产生负电位的方式被给与至基板支撑器14(下部电极18或偏置电极118)。脉冲电压可以是矩形波，也可以是三角波，还可以是冲击波形，或者可以具有其它波形。
脉冲电压的周期由第二频率规定。脉冲电压的周期包含两个期间。两个期间中的一个期间的脉冲电压为负极性的电压。两个期间中的一个期间的电压电平(即绝对值)比两个期间中另一个期间的电压电平(即绝对值)高。另一个期间的电压可以是负极性、正极性的任一种。另一个期间的负极性的电压电平可以比0大，也可以是0。该实施方式中，偏置电源64经由低通滤波器以及电极板16连接于下部电极18。此外，偏置电源64也可以代替下部电极18连接于设置在静电卡盘20内的偏置电极118(参照图2)。
一个实施方式中，偏置电源64可以将电偏置的连续波给与至下部电极18。即，偏置电源64可以将电偏置连续地给与至下部电极18。
另一个实施方式中，偏置电源64可以将电偏置的脉冲波给与至下部电极18。电偏置的脉冲波可以周期性地给与至下部电极18。电偏置的脉冲波的周期由第三频率规定。第三频率比第二频率还低。第三频率例如为1Hz以上且200kHz以下。其它例子中，第三频率可以为5Hz以上且100kHz以下。
电偏置的脉冲波的周期包含两个期间，即H期间以及L期间(参照图5)。H期间的电偏置的电平(即，电偏置的脉冲的电平)比L期间的电偏置的电平还高。即，通过增减电偏置的电平，可以将电偏置的脉冲波给与至下部电极18。L期间的电偏置的电平可以比0大。或者，L期间的电偏置的电平可以是0。即，电偏置的脉冲波可以通过交替切换电偏置向下部电极18的供给和停止供给来给与至下部电极18。这里，电偏置为高频功率LF时，电偏置的电平是高频功率LF的功率电平。电偏置为高频功率LF时，电偏置的脉冲下的高频功率LF的电平可以是2kW以上。电偏置为负极性直流电压的脉冲波时，电偏置的电平是负极性直流电压的绝缘值的实效值。电偏置的脉冲波的占空比，即在电偏置的脉冲波的周期中、H期间所占的比例例如为1％以上且80％以下。另一个例子中，电偏置的脉冲波的占空比可以为5％以上且50％以下。或者，电偏置的脉冲波的占空比还可以为50％以上且99％以下。
一个实施方式中，高频电源62还可以供给高频功率HF的连续波。即，高频电源62可以连续地供给高频功率HF。
另一个实施方式中，高频电源62还可以供给高频功率HF的脉冲波。可以周期性地供给高频功率HF的脉冲波。高频功率HF的脉冲波的周期由第四频率规定。第四频率比第二频率还低。一个实施方式中，第四频率与第三频率相同。高频功率HF的脉冲波的周期包含两个期间，即H期间以及L期间。H期间的高频功率HF的功率电平比两个期间中L期间的高频功率HF的功率电平还高。L期间的高频功率HF的功率电平可以大于0，也可以是0。
此外，高频功率HF的脉冲波周期可以与电偏置的脉冲波周期是同期的。高频功率HF的脉冲波周期中的H期间可以与电偏置的脉冲波周期中的H期间是同期的。或者，高频功率HF的脉冲波周期中的H期间也可以不与电偏置的脉冲波周期中的H期间是同期的。高频功率HF的脉冲波周期中的H期间的时间长可以与电偏置的脉冲波周期中的H期间的时间长相同，也可以不同。
在等离子体处理装置1中进行等离子体处理时，将气体从气体供给部供给至内部空间10s。另外，通过供给高频功率HF及/或电偏置，在上部电极30与下部电极18之间生成高频功率场。所生成的高频功率场由内部空间10s中的气体生成等离子体。
等离子体处理装置1进一步具备控制部80。控制部80可以是具备处理器、存储器等记忆部、输入装置、显示装置、信号的输入输出接口等的计算机。控制部80对等离子体处理装置1的各部分进行控制。控制部80中，操作员可以使用输入装置进行指令的输入操作等以管理等离子体处理装置1。另外，控制部80可以利用显示装置将等离子体处理装置1的运转状况可视化，进行显示。进而，记忆部中储存有控制程序以及程式数据。控制程序为了在等离子体处理装置1中实施各种处理，由处理器实施。处理器实施控制程序，根据程式数据控制等离子体处理装置1的各部分。
此外，在等离子体处理空间中形成的等离子体除了电容耦合等离子体(CCP；Capacitively Coupled Plasma)之外，还可以是电感耦合等离子体(ICP；InductivelyCoupled Plasma)、ECR等离子体(Electron-Cyclotron-resonance plasma)、螺旋波等离子体(HWP：Helicon Wave Plasma)或表面波等离子体(SWP：Surface Wave Plasma)等。另外，还可以使用AC(Alternating Current)等离子体生成部以及DC(Direct Current)等离子体生成部等各种类型的等离子体生成部。一个实施方式中，在AC等离子体生成部中使用的AC信号(AC功率)具有100kHz～10GHz范围内的频率。因此，AC信号包含RF(Radio Frequency)信号以及微波信号。一个实施方式中，RF信号具有200kHz～150MHz范围内的频率。
图2为等离子体处理装置1所含基板支撑器14的另一个例子的部分放大图。基板支撑器14包含电极板16、下部电极18以及静电卡盘20。静电卡盘20的上表面具有作为用于支撑基板W的中央区域的基板支撑面111a和用于支撑边缘环25的环状区域111b。环状区域111b将基板支撑面111a包围。基板W配置于基板支撑面111a上，边缘环25按照将基板支撑面111a上的基板W包围的方式配置于环状区域111b上。静电卡盘20配置于下部电极18上。静电卡盘20的上表面具有支撑基板W的基板支撑面。
静电卡盘20在其内部包含卡盘电极120以及偏置电极118。卡盘电极120具有设置于基板支撑面111a与下部电极18之间的电极120a。电极120a可以是对应于基板支撑面111a形状的平面状电极。另外，卡盘电极120还可以具有设置于边缘环25与下部电极18之间的电极120b以及120c。电极120b以及120c可以是对应于环组件112的形状的环状电极。电极120c设置于电极120b的外侧。此外，电极120b以及120c还可以构成双极型的静电卡盘。另外，电极120a、120b以及120c还可以一体地构成。直流电源20p可以构成为对电极120a、120b以及120c分别施加不同的直流电压，也可以构成为施加相同直流电压。
偏置电极118具有设置于电极120a(或基板支撑面111a)与下部电极18之间的电极118a。电极118a可以是对应于基板支撑面111a及/或电极120a的形状的平面上的电极。另外，偏置电极118还可以具有设置于边缘环25与下部电极18之间的电极118b。另外，虽然图示省略，但基板支撑器14还可以包含按照将静电卡盘114、环组件112以及基板中的至少一者调节至靶标温度而构成的调温模块。调温模块还可以包含加热器、传热介质、流路或它们的组合。流路中流过盐水或气体等传热流体。另外，基板支撑器14还可以包含按照向基板W的背面与基板支撑面111a之间及/或边缘环25与环状区域111b之间供给传热气体的方式所构成的传热气体供给部。
<基板W的一个例子>
图3为表示基板W的截面结构之一例的图。基板W是可以适用主处理方法的基板的一例。基板W具有作为主处理方法中的被蚀刻膜之一例的含硅膜SF。基板W还可以具有基底膜UF以及掩膜MK。如图3所示，基板W可以是依次层叠基底膜UF、含硅膜SF以及掩膜MK来形成。
基底膜UF还可以是形成于硅晶片上的有机膜、电介质膜、金属膜、半导体膜等。另外，基底膜UF还可以是硅晶片。另外，基底膜UF还可以是层叠多个膜而构成。
含硅膜SF可以是含硅电介质膜。含硅电介质膜可以包含氧化硅膜或氮化硅膜。含硅电介质膜只要是含有硅的膜，则还可以是具有其它膜种的膜。另外，含硅膜SF还可以包含硅膜(例如多结晶硅膜)。另外，含硅膜SF还可以包含氮化硅膜、多结晶硅膜、含碳硅膜、以及低介电常数膜中的至少一者。含碳硅膜可以包含SiC膜及/或SiOC膜。低介电常数膜含有硅，可作为层间绝缘膜使用。另外，含硅膜SF还可以包含彼此不同的两个以上的含硅膜。两个以上的含硅膜还可以包含氧化硅膜以及氮化硅膜。含硅膜SF例如还可以是包含交替层叠的一个以上的氧化硅膜以及一个以上的氮化硅膜的多层膜。含硅膜SF还可以是包含交替层叠的多个氧化硅膜以及多个氮化硅膜的多层膜。或者，两个以上的含硅膜还可以包含氧化硅膜以及硅膜。含硅膜SF例如还可以是包含交替层叠的一个以上的氧化硅膜以及一个以上的硅膜的多层膜。含硅膜SF还可以是包含交替层叠的多个氧化硅膜以及多个多结晶硅膜的多层膜。或者，两个以上的含硅膜还可以包含氧化硅膜、氮化硅膜、以及硅膜。
掩膜MK设置于含硅膜SF上。掩膜MK由具有蚀刻速度在工序ST2中比含硅膜SF的蚀刻速度还低的材料形成。掩膜MK可以由有机材料形成。即，掩膜MK还可以含有碳。掩膜MK例如可以由无定形碳膜、光致抗蚀剂膜膜、或旋涂碳膜(SOC膜)形成。或者，掩膜MK还可以由含硅的防反射膜等含硅膜形成。或者，掩膜MK还可以是氮化钛、钨、碳化钨等含金属的材料所形成的含金属的掩模。
基板W在一个例子中作为含硅膜SF可以具有在基底膜UF上层叠有氧化硅膜和氮化硅膜的层叠膜。另外，基板W在一个例子中，在所述氮化硅膜上作为掩膜MK可以具有多结晶硅膜、硼化硅或碳化钨。另外，掩膜MK还可以是包含多结晶硅膜、硼化硅或碳化钨的多层抗蚀剂。所述多层抗蚀剂在一个例子中，在多晶硅膜上具有包含硬掩模的掩模。硬掩模在一个例子中具有氧化硅膜(TEOS膜)。所述层叠膜所含的氮化硅膜可将硬掩模作为掩模进行蚀刻，另外，所述层叠膜所含的氧化硅膜可将多结晶硅膜作为掩模进行蚀刻。
掩膜MK按照在含硅膜SF上规定至少1个开口OP的方式进行布图。即，掩膜MK在工序ST2中具有用于对含硅膜SF进行蚀刻的图案。根据由掩膜MK的图案规定的开口OP的形状，在含硅膜SF上形成孔或沟等凹部。工序ST2中形成于含硅膜SF上的凹部的长宽比可以为20以上，还可以为30以上、40以上、或50以上。此外，掩膜MK还可以具有线和空间图案。
图4为表示一个示例实施方式的蚀刻方法(以下也称作“主处理方法”)的流程图。主处理方法例如是使用图1以及图2所示的等离子体处理装置1对基板W实施的。
图5为表示高频功率HF以及电偏置之一例的时序图。图5是作为高频功率HF以及电偏置均使用脉冲波的例子。即，作为一个例子，高频功率HF是在H期间具有电脉冲的脉冲波。另外，电偏置是在H期间具有电脉冲的脉冲波。图5中，横轴表示时间。图5中，纵轴表示高频功率HF的功率电平(作为一例为高频功率HF的功率的实效值)以及电偏置的电压电平(作为一例为电偏置的电压绝对值的实效值)。高频功率HF的“L1”表示未供给高频功率HF或者比“H1”所示的功率电平还低。电偏置的“L2”表示未供给电偏置或者比“H2”所示的电压电平还低。
图6为表示构成电偏置(脉冲波)的电脉冲的脉冲电压之一例的时序图。图6中，横轴表示时间。图6中，纵轴表示构成电脉冲的脉冲电压的电压值。本实施方式中，H期间的电偏置的电压(即构成电偏置的脉冲电压)为负极性的电压。此外，图5的高频功率HF的功率电平以及电偏置的电压电平的大小并非表示两者的相对关系，也可以任意地设定。图5作为一例，高频功率HF的脉冲波周期与电偏置的脉冲波周期是同期的，且高频功率HF的脉冲波的H期间以及L期间的时间长与电偏置的脉冲波的H期间以及L期间的时间长是相同的。一个例子中，高频功率HF的脉冲波的H期间以及L期间的时间长与电偏置的脉冲波的H期间以及L期间的时间长还可以补偿(offset)。一个例子中，高频功率HF的脉冲波与电偏置的脉冲波还可以是反相位的。
以下参照各图说明对图3所示的基板W实施图4所示的主处理方法的例子。此外，以下的例子中，图1所示的控制部80控制等离子体处理装置1的各部分，实施主处理方法。
(工序ST1：基板的准备)
工序ST1中，在腔室10的内部空间10s内准备基板W。在内部空间10s内，将基板W配置在基板支撑器14的基板支撑面111a上，用静电卡盘114保持。形成基板W的各构成的工序的至少一部分可以在内部空间10s内进行。另外，还可以在等离子体处理装置1的外部装置或腔室中形成基板W的各构成的全部或一部分之后，将基板W搬入到内部空间10s内，配置于基板支撑面111a上。
(工序ST2：蚀刻的实施)
工序ST2中，对基板W的含硅膜SF进行蚀刻。工序ST2包含供给处理气体的工序(工序ST21)、供给高频功率的工序(工序ST22)、以及施加电偏置的工序。工序ST2中，利用由处理气体生成的等离子体中的化学种(离子、自由基等)将含硅膜SF蚀刻。作为一例，所述化学种是氟化氢的化学种(HF种)。此外，实施工序ST21～ST23的顺序并不限于该顺序。另外，工序ST21～ST23可以同时或并列地实施。
工序ST21中，将处理气体供给至腔室10内。处理气体是为了对形成于基板W上的被蚀刻膜进行蚀刻所使用的气体。处理气体的种类可以根据被蚀刻膜的材料、掩膜的材料、基底膜的材料、掩膜所具有的图案、蚀刻的深度等适当选择。
工序ST21中使用的处理气体包含生成HF种的气体种。处理气体作为生成HF种的气体种的一例，可以包含HF气体(氟化氢气体)。生成HF种的气体种在另一个例子中可以是H2以及CsHtFu(s及u为正整数、t为0以上的整数)、或CxHyFz(x、y及z为正整数)。另外，处理气体除了生成HF种的气体之外，还可以包含含氟等其它卤素元素的气体。处理气体可以包含至少1个的含卤素分子。处理气体作为至少1个的含卤素分子可以包含氟碳或氢氟碳中的至少一者。氟碳例如是CF4、C3F8、C4F6、或C4F8中的至少一者。氢氟碳例如是CH2F2、CHF3、或CH3F中的至少一者。氢氟碳可以包含2个以上的碳。另外，氢氟碳还可以包含3个碳或4个碳。氢氟碳例如可以是选自C2HF5、C2H2F4、C2H3F3、C2H4F2、C3HF7、C3H2F2、C3H2F6、C3H2F4、C3H3F5、C4H5F5、C4H2F6、C5H2F10以及c-C5H3F7中的至少1种。一个例子中，含碳气体是选自C4F8、C3H2F4以及C4H2F6中的至少1种。处理气体包含氟碳及/或氢氟碳时，在等离子体中会生成氟的化学种，与氟化氢的化学种一起促进含硅膜SF的蚀刻。另外，在等离子体中，由氟碳及/或氢氟碳生成的碳的化学种具有保护掩膜MK的效果。
另外，含卤素分子也可以不含碳。含卤素分子例如是三氟化氮气体(NF3气体)或六氟化硫气体(SF6气体)。另外，处理气体还可以进一步包含含氟以外的卤素元素的含卤素气体。含卤素气体例如为选自Cl2、SiH2Cl2、SiCl4、Si2Cl6、CHCl3、CCl4以及BCl3中的至少1种。另外，在一个例子中，含卤素气体还可以是HBr、NF3。
工序ST21中使用的处理气体可以进一步包含至少一个的含磷分子。含磷分子可以是十氧化四磷(P4O10)、八氧化四磷(P4O8)、六氧化四磷(P4O6)等氧化物。十氧化四磷有时被称作五氧化二磷(P2O5)。含磷分子还可以是三氟化磷(PF3)、五氟化磷(PF5)、三氯化磷(PCl3)、五氯化磷(PCl5)、三溴化磷(PBr3)、五溴化磷(PBr5)、碘化磷(PI3)等卤化物(卤化磷)。即，含磷的分子是氟化磷等，作为卤素元素可以含氟。或者，含磷的分子还可以包含氟以外的卤素元素作为卤素元素。含磷分子还可以是磷酰氟(POF3)、磷酰氯(POCl3)、磷酰溴(POBr3)等磷酰卤化物。含磷分子还可以是磷化氢(PH3)、磷化钙(Ca3P2等)、磷酸(H3PO4)、磷酸钠(Na3PO4)、六氟磷酸(HPF6)等。含磷分子还可以是氟膦类(HxPFy)。这里，x和y之和为3或5。作为氟膦类，示例HPF2、H2PF3。处理气体作为至少一个的含磷分子可以包含上述含磷分子中的一个以上的含磷分子。例如，处理气体作为至少一个的含磷分子可以包含PF3、PCl3、PF5、PCl5、POCl3、PH3、PBr3、或PBr5中的至少一者。此外，处理气体中所含的各含磷分子为液体或固体时，各含磷分子可通过加热等被气化、供给至腔室10内。
工序ST21中使用的处理气体还可以进一步包含碳及氢。处理气体作为含氢的分子，可以包含H2、烃(CxHy)、氢氟碳(CxHyFz)、或NH3中的至少一者。烃例如为CH4或C3H6。这里，x及y分别为正整数。处理气体作为含碳的分子，还可以包含氟碳或烃(例如CH4)。处理气体还可以进一步含氧。处理气体例如可以含O2。或者，处理气体也可以不含氧。
工序ST21中使用的处理气体还可以包含含磷气体，含氟气体，以及选自氟化氢、氢(H2)、氨及烃中的至少一者的含氢气体。含氟气体还可以是氟碳及/或氢氟碳。另外，处理气体还可以是含磷气体、含氟气体、氢氟碳气体、以及含有氟以外的卤素元素的含卤素气体。含氟气体例如是三氟化氮气体(NF3气体)或六氟化硫气体(SF6气体)。
工序ST22中，将高频功率HF供给至下部电极18。高频功率HF例如如图5所示是在H期间具有比L期间更高的功率电平、在H期间具有电脉冲的脉冲波。另外，构成高频功率HF(脉冲波)的各脉冲的高频具有例如27MHz～100MHz的频率。高频功率HF例如被供给至下部电极18时，由供给至腔室10内的处理气体形成等离子体。其它的实施方式中，也可以将高频功率HF供给至上部电极(喷淋头)30。
工序ST23中，将电偏置供给至偏置电极118。电偏置例如如图5所示是在H期间具有比L期间更高的电压电平、在H期间具有电脉冲的脉冲波。一个例子中，所述脉冲波的频率为5kHz～100kHz。另外，如图6所示，电脉冲由以规定的频率反复的脉冲状的电压(脉冲电压)形成。一个例子中，所述规定的频率为400kHz。脉冲电压可以是矩形波，也可以是三角波，还可以是冲击波形，或者可以具有其它的波形。此外，本实施方式中，脉冲电压在H期间具有负电压。另外，脉冲电压在L期间具有比H期间更高的电压。所述电压可以是正电压、负电压、零电压中的任一者。
H期间中，将高频功率HF供给至下部电极18生成等离子体，进而在向偏置电极118施加电偏置时，在正离子等等离子体中带正电的活性种被吸引至配置于基板支撑面111a的基板W。进而，所述活性种通过形成于掩膜MK的开口OP撞击到含硅膜SF。由此，在含硅膜SF中，将在开口OP中露出的部分蚀刻，在含硅膜SF中形成凹部或开口。
以下，对主处理方法的实施例进行说明。
<实施例1>
实施例1中，在以下的条件下蚀刻氧化硅膜与氮化硅膜的层叠膜10分钟。
处理气体：HF、PF3、Cl2、HBr、NF3、CH2F2
高频功率HF：40MHz、3300W
电偏置：400kHz、6000V
<参考例1>
另外，作为参考例，代替实施例1的电偏置使用高频功率LF，对氧化硅膜与氮化硅膜的层叠膜蚀刻10分钟。其它的条件与实施例1相同。
处理气体：HF、PF3、Cl2、HBr、NF3、CH2F2
高频功率HF：40MHz、3300W
高频功率LF：400kHz、14000W
图7为示意地表示在实施例1的条件下蚀刻含硅膜SF(氧化硅膜与氮化硅膜的层叠膜)之后的基板W的截面的图。另外，图8为示意地表示蚀刻参考例1的含硅膜SF(氧化硅膜与氮化硅膜的层叠膜)之后的基板W的截面的图。如图7所示，在实施例1中，可以获得凹部RC的垂直性良好(弯曲少)、即便是在凹部RC的下端也具有充分宽度的凹部。另一方面，如图8所示，参考例1的结果为，凹部RC的弯曲比实施例1大，另外存在未到达基底膜UF的凹部RC等，特别是在凹部RC的下端附近宽度变窄。利用具体的数值说明以上的结果。
图9为用于说明凹部RC的截面形状的评价方法之一例的图。图13中，中心基准线CL是通过掩膜MK的下表面或含硅膜SF的上表面的凹部RC的宽度中点MP的线。通过沿着凹部RC的深度方向测定中点MP从中心基准线CL的偏离量，可以评价凹部RC的形状。例如，通过所述偏离量，可以评价形成于含硅膜SF上的凹部RC的弯曲或扭曲。
图10是对实施例1以及参考例1表示凹部RC的截面形状的弯曲程度的图表。具体地说，图10为表示通过实施例1蚀刻含硅膜SF(氧化硅膜与氮化硅膜的层叠膜)所获得的凹部RC的宽度中点MP从中心基准线CL的偏离量和通过参考例1蚀刻含硅膜SF(氧化硅膜与氮化硅膜的层叠膜)所获得的凹部RC的宽度中点MP从中心基准线CL的偏离量的图表。图10中，纵轴表示含硅膜SF的凹部RC的深度。另外，横轴表示凹部RC的宽度中点MP从中心基准线CL的偏离量。如图10所示，实施例1中，中点MP相对于中心基准线CL的偏离最大为约5nm左右。另一方面，在参考例1中，特别是在深度约为3μm以后，中点MP从中心基准线CL大大地偏离，结果凹部RC的截面形状大大地弯曲。
图11为对实施例1以及参考例1表示凹部RC的宽度(CD)的表。如图11所示，实施例1中，比较掩膜MK附近(即凹部RC的上端附近)时，在基底膜UF附近(即凹部RC的下端附近)，抑制了凹部RC的宽度的减少。另一方面，参考例1中，比较掩膜MK附近(即凹部RC的上端附近)，在基底膜UF附近(即凹部RC的下端附近)中，凹部RC的宽度大大地减少。
<实施例2>
实施例2中，在以下的条件下，蚀刻氧化硅膜与氮化硅膜的层叠膜10分钟。
处理气体：HF、C4F8
高频功率HF：40MHz、5500W
电偏置：400kHz、6000V
<参考例2>
另外，作为参考例，代替实施例2的电偏置使用高频功率LF，对氧化硅膜与氮化硅膜的层叠膜蚀刻10分钟。其它的条件与实施例1相同。
处理气体：HF、C4F8
高频功率HF：40MHz、5500W
高频功率LF：400kHz、10000W
确认实施例2以及参考例2中蚀刻的含硅膜SF(氧化硅膜与氮化硅膜的层叠膜)的截面时，实施例2中，与实施例1(图7)同样，可以获得凹部RC的垂直性良好(弯曲少)、即便是在凹部RC的下端也具有充分宽度的凹部。另一方面，参考例2与参考例1(图8以及图10)同样，结果为随着凹部RC的深度加深，凹部RC的弯曲也增大。另外，参考例1的结果为，存在未到达基底膜UF的凹部RC等，特别是在凹部RC的下端附近凹部RC的宽度变窄。
以上的各实施方式以说明目的进行了说明，在不脱离本公开的范围以及主旨的情况下可进行各种变形。例如，主处理方法除了电容耦合型的等离子体处理装置1以外，还可以使用电感耦合型等离子体或微波等离子体等使用了任意等离子体源的等离子体处理装置实施。
符号说明
1等离子体处理装置、10腔室、10S内部空间、12腔室主体、14基板支撑器、16电极板、18下部电极、20静电卡盘、30上部电极、50排气装置、62高频电源、64偏置电源、80控制部、SF含硅膜、MK掩膜、OP开口、PF保护膜、RC凹部、UF基底膜、W基板

Claims (8)

1.一种蚀刻方法，其为在等离子体处理装置中对被蚀刻膜进行蚀刻的蚀刻方法，
所述等离子体处理装置具备腔室和设置在所述腔室内且按照支撑所述基板的方式所构成的基板支撑器，
所述蚀刻方法包含以下工序：
将所述具有被蚀刻膜的基板配置在所述基板支撑器上的工序；
将包含氟化氢气体的处理气体供给至所述腔室内的工序；
利用具有第一频率的高频在所述腔室内生成所述处理气体的等离子体的工序；以及
利用比所述第一频率还低的第二频率将脉冲电压周期性地施加至所述基板支撑器的施加工序。
2.根据权利要求1所述的蚀刻方法，其中，所述处理气体进一步包含含磷气体。
3.根据权利要求2所述的蚀刻方法，其中，所述含磷气体包含选自PF3、PCl3、PF5、PCl5、POCl3、PH3、PBr3以及PBr5中的至少一种。
4.根据权利要求1～3中任一项所述的蚀刻方法，其中，所述处理气体进一步包含CxHyFz，x及z为1以上的整数，y为0以上的整数。
5.根据权利要求1～4中任一项所述的蚀刻方法，其中，所述处理气体进一步包含含卤素元素气体。
6.根据权利要求1～7中任一项所述的蚀刻方法，其中，所述脉冲电压为负电压。
7.一种蚀刻方法，其为在等离子体处理装置中对被蚀刻膜进行蚀刻的蚀刻方法，
所述等离子体处理装置具备腔室和设置在所述腔室内且按照支撑所述基板的方式所构成的基板支撑器，
所述蚀刻方法包含以下工序：
将所述具有被蚀刻膜的基板配置在所述基板支撑器上的工序；
将包含氢及氟的处理气体供给至所述腔室内的工序；
利用具有第一频率的高频在所述腔室内由所述处理气体生成包含氟化氢的化学种的等离子体的工序；以及
利用比所述第一频率还低的第二频率将脉冲电压周期性地施加至所述基板支撑器的施加工序。
8.一种蚀刻装置，其为对被蚀刻膜进行蚀刻的蚀刻装置，
所述蚀刻装置具备：
腔室、
将处理气体供给至所述腔室的气体供给部、以及
控制部，
所述控制部实施以下的控制：
将所述具有被蚀刻膜的基板配置在所述基板支撑器上，
将包含氟化氢气体的处理气体供给至所述腔室内，
在所述基板支撑器中，利用具有第一频率的高频在所述腔室内生成所述处理气体的等离子体，
利用比所述第一频率还低的第二频率将脉冲电压周期性地施加至所述基板支撑器。
CN202180052527.7A 2021-05-07 2021-05-07 蚀刻方法以及蚀刻装置 Pending CN115885369A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/017481 WO2022234643A1 (ja) 2021-05-07 2021-05-07 エッチング方法及びエッチング装置

Publications (1)

Publication Number Publication Date
CN115885369A true CN115885369A (zh) 2023-03-31

Family

ID=83932686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180052527.7A Pending CN115885369A (zh) 2021-05-07 2021-05-07 蚀刻方法以及蚀刻装置

Country Status (5)

Country Link
US (1) US20230215691A1 (zh)
JP (1) JPWO2022234643A1 (zh)
KR (1) KR20240003432A (zh)
CN (1) CN115885369A (zh)
WO (1) WO2022234643A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181116A (ja) * 1994-12-26 1996-07-12 Mitsubishi Electric Corp ドライエッチング方法及びドライエッチング装置
JP2004356179A (ja) * 2003-05-27 2004-12-16 Sony Corp ドライエッチング方法及びその装置
JP6423643B2 (ja) 2014-08-08 2018-11-14 東京エレクトロン株式会社 多層膜をエッチングする方法
JP6449091B2 (ja) * 2015-04-20 2019-01-09 東京エレクトロン株式会社 スリップリング、支持機構及びプラズマ処理装置
JP6568822B2 (ja) * 2016-05-16 2019-08-28 東京エレクトロン株式会社 エッチング方法
JP6883495B2 (ja) * 2017-09-04 2021-06-09 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
JPWO2022234643A1 (zh) 2022-11-10
KR20240003432A (ko) 2024-01-09
WO2022234643A1 (ja) 2022-11-10
US20230215691A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
WO2021090516A1 (ja) エッチング方法
KR20210056241A (ko) 에칭 방법 및 플라즈마 처리 장치
TW202303724A (zh) 蝕刻方法及電漿處理系統
CN115885369A (zh) 蚀刻方法以及蚀刻装置
TW202245050A (zh) 蝕刻方法及蝕刻裝置
JP7343461B2 (ja) エッチング方法及びプラズマ処理装置
US20240063026A1 (en) Etching method
US20240212982A1 (en) Etching method and plasma processing apparatus
CN115312383A (zh) 基板处理方法和基板处理装置
US20230035021A1 (en) Plasma processing method and plasma processing apparatus
TW202244984A (zh) 蝕刻方法
KR20240103983A (ko) 에칭 방법 및 플라즈마 처리 장치
TW202407797A (zh) 電漿處理方法及電漿處理裝置
CN118263110A (zh) 蚀刻方法及等离子体处理装置
JP2024093205A (ja) エッチング方法及びプラズマ処理装置
CN116705601A (zh) 等离子体处理方法和等离子体处理装置
CN112786441A (zh) 蚀刻方法及等离子体处理装置
TW202301465A (zh) 蝕刻方法及電漿處理系統
CN116895564A (zh) 蚀刻方法以及等离子体处理***
CN116034454A (zh) 蚀刻方法
KR20240064532A (ko) 에칭 방법 및 플라즈마 처리 장치
JP2023127546A (ja) プラズマ処理方法及びプラズマ処理装置
CN116072539A (zh) 等离子体处理方法和等离子体处理***
JP2023020916A (ja) プラズマ処理方法及びプラズマ処理装置
TW202245051A (zh) 基板處理方法及基板處理裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination