CN115864914B - 一种任意正交脉冲分频输出方法、***、装置与存储介质 - Google Patents
一种任意正交脉冲分频输出方法、***、装置与存储介质 Download PDFInfo
- Publication number
- CN115864914B CN115864914B CN202310128372.1A CN202310128372A CN115864914B CN 115864914 B CN115864914 B CN 115864914B CN 202310128372 A CN202310128372 A CN 202310128372A CN 115864914 B CN115864914 B CN 115864914B
- Authority
- CN
- China
- Prior art keywords
- pulse
- frequency division
- error
- period
- determining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Control Of Electric Motors In General (AREA)
- Control Of Stepping Motors (AREA)
Abstract
本申请公开了一种任意正交脉冲分频输出方法、***、装置和存储介质,其中方法包括以下步骤:获取电机的第一脉冲、脉冲方向以及第一分频总误差;所述第一脉冲用于表征当前分频周期的电机位置与上一个分频周期的电机位置的位置差;所述第一分频总误差用于表征当前分频周期之前所有分频周期的产生的分频误差的累加值;对所述第一脉冲进行分频,得到第二脉冲以及第一误差;根据所述第一误差与所述第一分频总误差,确定当前分频周期的脉冲增量;根据所述第二脉冲以及所述脉冲增量,确定当前分频周期的目标脉冲;根据所述目标脉冲以及脉冲方向,确定正交脉冲分频输出。本方法可以减少电机脉冲分频的误差。本申请可广泛应用于电机分频输出技术领域内。
Description
技术领域
本申请涉及电机分频输出技术领域,尤其是一种任意正交脉冲分频输出方法、***、装置与存储介质。
背景技术
随着绝对值编码器的应用越来越广泛,伺服驱动器与电机编码器的通讯采用非正交脉冲信号的接口进行通讯,为此在绝对值编码器应用的场景下,需要能够支持绝对值编码器的正交脉冲分频输出的模块,进行位置数据的转换。而目前较多的任意分频模块只支持正交脉冲信号的增量编码器。
在机床应用的场景下,脉冲分频往往是进行任意脉冲分频,该分频用于产生误差,造成脉冲分频后脉脉冲数的不准确或者实时性不足。因此,亟需一种新的任意正交脉冲分频输出方法。
发明内容
本申请的目的在于至少一定程度上解决现有技术中存在的技术问题之一。
为此,本申请实施例的一个目的在于提供一种任意正交脉冲分频输出方法、***、装置与存储介质,该方法可以根据可以减少脉冲分频时的误差。
为了达到上述技术目的,本申请实施例所采取的技术方案包括:一种任意正交脉冲分频输出方法,包括:获取电机的第一脉冲、脉冲方向以及第一分频总误差;所述第一脉冲用于表征当前分频周期的电机位置与上一个分频周期的电机位置的位置差;所述第一分频总误差用于表征当前分频周期之前所有分频周期的产生的分频误差的累加值;对所述第一脉冲进行分频,得到第二脉冲以及第一误差;所述第一误差用于表征当前分频周期产生的分频误差;根据所述第一误差与所述第一分频总误差,确定当前分频周期的脉冲增量;根据所述第二脉冲以及所述脉冲增量,确定当前分频周期的目标脉冲;根据所述目标脉冲以及脉冲方向,确定正交脉冲分频输出。
另外,根据本发明中上述实施例的一种任意正交脉冲分频输出的方法,还可以有以下附加的技术特征:
进一步地,本申请实施例中,所述根据所述第一误差与所述第一分频总误差,确定当前分频周期的脉冲增量这一步骤,具体包括:
确定所述第一误差与所述第一分频总误差的第一和值;以所述第一和值作为表征当前分频周期的第二分频总误差;
当所述第一和值大于等于预设阈值,确定当前分频周期的脉冲增量为1,并将第二分频总误差调整为所述第一和值与预设阈值之间的差值;
当所述第一误差与所述第一分频总误差之和小于预设阈值,确定当前分频周期的脉冲增量为0,并将所述第二分频总误差保持不变。
进一步地,本申请实施例中,所述根据所述第二脉冲以及所述脉冲增量,确定当前分频周期的目标脉冲这一步骤,具体包括:将所述第二脉冲以及所述脉冲增量进行和运算,得到第一和值;以第一和值为当前分频周期的目标脉冲。
进一步地,本申请实施例中,所述获取电机的第一脉冲、脉冲方向这一步骤,具体包括:
获取当前分频周期电机编码器的第一位置数据以及当前分频周期电机转子的第一速度参数,上一个分频周期电机编码器的第二位置数据以及上一个分频周期电机转子的第二速度参数;根据所述第一速度参数以及所述第二速度参数,确定脉冲方向;根据所述第一位置数据以及第二位置数据,确定第一脉冲。
进一步地,本申请实施例中,所述对所述第一脉冲进行分频,得到第二脉冲以及第一误差这一步骤,具体包括:根据所述第一脉冲以及预设分频比例,确定第二脉冲以及第一脉冲误差;根据所述第一脉冲误差以及预设的定点数周期,得到第一误差。
进一步地,本申请实施例中,所述根据所述第一脉冲以及预设分频比例,确定第二脉冲以及第一脉冲误差这一步骤,具体包括:将所述第一脉冲与所述预设分频比例作积运算,得到分频参数;以所述分频参数的整数值作为第二脉冲,以所述分频参数的浮点数值作为第一脉冲误差。
进一步地,本申请实施例中,所述根据所述第一脉冲误差以及预设的定点数周期,得到第一误差这一步骤,具体包括:将所述第一脉冲误差以及预设的定点数周期作积,得到第一误差参数;以所述第一误差参数的整数值作为第一误差。
另一方面,本申请实施例还提供一种任意正交脉冲分频输出***,包括:
获取单元,用于获取电机的第一脉冲、脉冲方向以及第一分频总误差,所述第一脉冲用于表征当前分频周期的电机位置与上一个分频周期的电机位置的位置差;所述第一分频总误差用于表征当前分频周期之前所有分频周期的产生的分频误差的累加值;
第一处理单元,用于对所述第一脉冲进行分频,得到第二脉冲以及第一误差;所述第一误差用于表征当前分频周期产生的分频误差;
第二处理单元,用于根据所述第一误差与所述第一分频总误差,确定当前分频周期的脉冲增量;
第三处理单元,用于根据所述第二脉冲以及所述脉冲增量,确定当前分频周期的目标脉冲;
第四处理单元,用于根据所述目标脉冲以及脉冲方向,确定正交脉冲分频输出。
另一方面,本申请还提供一种任意正交脉冲分频输出装置,包括:
至少一个处理器;
至少一个存储器,用于存储至少一个程序;
当所述至少一个程序被所述至少一个处理器执行,使得所述至少一个处理器实现如发明内容中任一项所述一种任意正交脉冲分频输出方法。
此外,本申请还提供一种存储介质,其中存储有处理器可执行的指令,所述处理器可执行的指令在由处理器执行时用于执行如上述任一项所述一种任意正交脉冲分频输出方法。
本申请的优点和有益效果将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到:
本申请可以根据电机的第一脉冲、脉冲方向以及第一分频总误差当前分频周期进行分频后的分频误差以及当前分频周期之前所有分频周期的产生的分频误差的累加值确定脉冲增量,可以通过脉冲增量和分频后的脉冲,确定当前分频周期的最终脉冲,最后完成正交脉冲分频输出,本申请可以将当前分频周期产生的分频误差与当前分频周期之前所有分频周期的产生的分频误差转化为脉冲增量,可以减少脉冲分频时的误差。
附图说明
图1为本发明中一种具体实施例中一种任意正交脉冲分频输出方法的步骤示意图;
图2为本发明中一种具体实施例中另一种任意正交脉冲分频输出方法的示意图;
图3为本发明中一种具体实施例中一种任意正交脉冲分频输出***的结构示意图;
图4为本发明中一种具体实施例中一种任意正交脉冲分频输出装置的结构示意图。
具体实施方式
下面结合附图详细描述本发明的实施例对本发明实施例中的任意正交脉冲分频输出方法、***、装置和存储介质的原理和过程作以下说明。
参照图1,本发明一种任意正交脉冲分频输出方法,包括以下步骤:
S1、获取电机的第一脉冲、脉冲方向以及第一分频总误差;
本步骤中,第一脉冲可以用于表征当前分频周期的电机位置与上一个分频周期的电机位置的位置差;第一分频总误差可以用于表征当前分频周期之前所有分频周期的产生的分频误差的累加值;脉冲方向可以用于表征当前周期脉冲的具体方向,通常方向有正反两个方向。
S2、对所述第一脉冲进行分频,得到第二脉冲以及第一误差;
在本步骤中,第一误差可以用于表征当前分频周期产生的分频误差;该误差可以是经过分频处理之后产生的误差,而第二脉冲可以是经过分频处理之后的第二脉冲,通常第二脉冲与第一误差的和值与第一脉冲呈现一定的比例关系。
S3、根据所述第一误差与所述第一分频总误差,确定当前分频周期的脉冲增量;
在本步骤中,可以通过当前分频周期的第一误差以及当前分频周期之前所有分频周期的产生的分频误差的累加值,可以确定前分频周期的脉冲增量,通常脉冲增量可以是1或者是0。
S4、根据所述第二脉冲以及所述脉冲增量,确定当前分频周期的目标脉冲;
在本步骤中,得到分频后的第二脉冲,以及确定脉冲分量后,可以将第二脉冲以及脉冲增量相加,得到当前分频周期的目标脉冲;目标脉冲为进行正交脉冲分频前的脉冲。
S5、根据所述目标脉冲以及脉冲方向,确定正交脉冲分频输出;
在本步骤中,可以通过现有的技术将目标脉冲进行正交的分频,最终得到三个相互正交的脉冲。
进一步地,在本申请的一些实施例中,所述根据所述第一误差与所述第一分频总误差,确定当前分频周期的脉冲增量这一步骤,具体可以包括:
S11、确定所述第一误差与所述第一分频总误差的第一和值;以所述第一和值作为表征当前分频周期的第二分频总误差;
S12、当所述第一和值大于等于预设阈值,确定当前分频周期的脉冲增量为1,并将第二分频总误差调整为所述第一和值与预设阈值之间的差值;
S13、当所述第一误差与所述第一分频总误差之和小于预设阈值,确定当前分频周期的脉冲增量为0,并将所述第二分频总误差保持不变;
在本实施例中,可以对当前分频周期的分频误差以及当前分频周期之前所有分频周期的产生的分频误差的累加值进行求和,得到当前分频周期的总分频误差,当当前分频周期的总分频误差大于预设的阈值的时候,可以确定当前分频周期的脉冲增量为1,此时需要调整当前分频周期的总分频误差为第一和值与预设阈值之间的差值,此时的当前分频周期的总分频误差用于下次的脉冲分频误差计算。当当前分频周期的总分频误差小于预设阈值,可以确定当前分频周期的脉冲增量为0,并保持当前分频周期的总分频误差不变,用于下一次的脉冲分频误差计算。
进一步地,在本申请一些实施例中,所述根据所述第二脉冲以及所述脉冲增量,确定当前分频周期的目标脉冲这一步骤,具体可以包括:
S21、将所述第二脉冲以及所述脉冲增量进行和运算,得到第一和值;
S22、以第一和值为当前分频周期的目标脉冲;
在本实施中,可以将比例分频得到第二脉冲与误差叠加得到脉冲增量进行求和,最终得到用于正交分频的目标脉冲。
进一步地,在本申请的一些实施例中,述获取电机的第一脉冲、脉冲方向这一步骤,具体包括:
S31、获取当前分频周期电机编码器的第一位置数据以及当前分频周期电机转子的第一速度参数,上一个分频周期电机编码器的第二位置数据以及上一个分频周期电机转子的第二速度参数;
S32、根据所述第一速度参数以及所述第二速度参数,确定脉冲方向;
S33、根据所述第一位置数据以及第二位置数据,确定第一脉冲。
在本步骤中,可以根据当前分频周期以及上一个分频周期的编码器的位置,通过两个参数的差值可以确定第一脉冲的数量,而对于脉冲方向,可以通过当前分频周期的速度参数以及上一个分频周期的速度参数确定,当当前分频周期的速度参数相比于上一个分频周期的速度参数为增大,则脉冲方向为正,当当前分频周期的速度参数相比于上一个分频周期的速度参数为减小,则脉冲方向为负。
进一步地,在本申请的一些实施例中,所述对所述第一脉冲进行分频,得到第二脉冲以及第一误差这一步骤,具体可以包括:
S41、根据所述第一脉冲以及预设分频比例,确定第二脉冲以及第一脉冲误差;
S42、根据所述第一脉冲误差以及预设的定点数周期,得到第一误差;
在本申请中,预设的分频比例可以是2/7,也可以是1/5等参数,通过第一脉冲与预设分频比例做乘法运算,可以得到分频之后的第二脉冲,以及产生的第一脉冲误差,由于分频后脉冲的数量不一定是整数,此时分频后的整数部分可以作为第二脉冲,小数部分可以作为第一脉冲误差,如第一脉冲为101,预设分频比例为2/7,则第二脉冲为101*2/7≈28.85714的整数部分,也就是28,而第一脉冲误差为0.85714,此时若预设的定点数周期为220,则第一误差898779。
进一步地,在本申请的一些实施例中,所述根据所述第一脉冲以及预设分频比例,确定第二脉冲以及第一脉冲误差这一步骤,具体包括:
将所述第一脉冲与所述预设分频比例作积运算,得到分频参数;
以所述分频参数的整数值作为第二脉冲,以所述分频参数的浮点数值作为第一脉冲误差;
在本步骤中,通过第一脉冲与预设分频比例做乘法运算,可以得到分频之后的第二脉冲,以及产生的第一脉冲误差,由于分频后脉冲的数量不一定是整数,此时分频后的整数部分可以作为第二脉冲,小数部分可以作为第一脉冲误差,如第一脉冲为101,预设分频比例为2/7,则第二脉冲为101*2/7≈28.85714的整数部分,也就是28,而第一脉冲误差为0.85714。
进一步地,在本申请的一些实施例中,所述根据所述第一脉冲误差以及预设的定点数周期,得到第一误差这一步骤,具体包括:
将所述第一脉冲误差以及预设的定点数周期作积,得到第一误差参数;
以所述第一误差参数的整数值作为第一误差。
在本步骤中,若预设的定点数周期为220,则第一脉冲误差为0.85714,而第一误差为220*0.85714≈898779.428571,此时第一误差为898779。
下面结合附图说明本申请的具体计算原理:
具体地,以预设分频比例为2/7,方向脉冲为正,以及第一脉冲为101,第一分频总误差为154710,预设阈值为220为例,说明本申请的具体计算过程:
参照图2,TBlock模块输出第一脉冲为101,方向脉冲为正,经过比例分频后得到整数的脉冲28,同时在比例分频后脉冲数量均为向上整数取值,所以在第一脉冲的计算过程中,每1个脉冲则会产生一次的向上整数误差E,那么每M个脉冲则会产生M * E的误差,而M*E为整数。
由于分频比例为2/7,则每一个脉冲的误差采用定点数表示为 220*2/7=299594(向上取整);由于101*299594=(101 * 299594)/220≈28.85714;第一脉冲为整数的28;而第一误差为220*2/7*101≈898866。而输入正交分频模块的当前分频周期的脉冲数,可以由比例分频后的整数部分,以及第一误差与第一分频总误差累加和决定,第一误差898866与经过误差自消除后的第一分频总误差为154710之和为1053576,而1053576大于220,则此时脉冲增量为1,则输入正交分频模块的脉冲数为29,此时当前分频周期的分频总误差可以更新为1053576与220的差值,为5000,5000可以作为下一个分频周期的分频总误差,当第一误差与第一分频总误差之和小于220,则第一误差与第一分频总误差之和为下一个分频周期的分频总误差,此时则输入正交分频模块的脉冲数为比例分频后的整数部分。
此外、参照图3,与图1的方法相对应,本申请的实施例中还提供一种任意正交脉冲分频输出***,包括:获取单元101,用于获取电机的第一脉冲、脉冲方向以及第一分频总误差,所述第一脉冲用于表征当前分频周期的电机位置与上一个分频周期的电机位置的位置差;所述第一分频总误差用于表征当前分频周期之前所有分频周期的产生的分频误差的累加;第一处理单元102,用于对所述第一脉冲进行分频,得到第二脉冲以及第一误差;所述第一误差用于表征当前分频周期产生的分频误差;第二处理单元103,用于根据所述第一误差与所述第一分频总误差,确定当前分频周期的脉冲增量;第三处理单元104,用于根据所述第二脉冲以及所述脉冲增量,确定当前分频周期的目标脉冲;第四处理单元105,用于根据所述目标脉冲以及脉冲方向,确定正交脉冲分频输出。
需要说明的是,上述的任意正交脉冲分频输出方法实施例中的内容均适用于本任意正交脉冲分频输出***实施例中,本任意正交脉冲分频输出***实施例所具体实现的功能与上述的任意正交脉冲分频输出方法实施例相同,并且达到的有益效果与上述的任意正交脉冲分频输出方法实施例所达到的有益效果也相同。
与图1的方法相对应,本申请实施例还提供了一种任意正交脉冲分频输出装置,其具体结构可参照图4,包括:
至少一个处理器;
至少一个存储器,用于存储至少一个程序;
当所述至少一个程序被所述至少一个处理器执行,使得所述至少一个处理器实现所述的任意正交脉冲分频输出方法。
上述方法实施例中的内容均适用于本装置实施例中,本装置实施例所具体实现的功能与上述方法实施例相同,并且达到的有益效果与上述方法实施例所达到的有益效果也相同。
与图1的方法相对应,本申请实施例还提供了一种存储介质,其中存储有处理器可执行的指令,所述处理器可执行的指令在由处理器执行时用于执行所述的任意正交脉冲分频输出方法。
上述任意正交脉冲分频输出方法实施例中的内容均适用于本存储介质实施例中,本存储介质实施例所具体实现的功能与上述的任意正交脉冲分频输出方法实施例相同,并且达到的有益效果与上述的任意正交脉冲分频输出方法实施例所达到的有益效果也相同。
在一些可选择的实施例中,在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如,取决于所涉及的功能/操作,连续示出的两个方框实际上可以被大体上同时地执行或所述方框有时能以相反顺序被执行。此外,在本申请的流程图中所呈现和描述的实施例以示例的方式被提供,目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的,其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
此外,虽然在功能性模块的背景下描述了本申请,但应当理解的是,除非另有相反说明,功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中,或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是,有关每个模块的实际实现的详细讨论对于理解本申请是不必要的。更确切地说,考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下,在工程师的常规技术内将会了解该模块的实际实现。因此,本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本申请。还可以理解的是,所公开的特定概念仅仅是说明性的,并不意在限制本申请的范围,本申请的范围由所附权利要求书及其等同方案的全部范围来决定。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干程序用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤,例如,可以被认为是用于实现逻辑功能的可执行程序的定序列表,可以具体实现在任何计算机可读介质中,以供程序执行***、装置或设备(如基于计算机的***、包括处理器的***或其他可以从程序执行***、装置或设备取程序并执行程序的***)使用,或结合这些程序执行***、装置或设备而使用。就本说明书而言,“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供程序执行***、装置或设备或结合这些程序执行***、装置或设备而使用的装置。
计算机可读介质的更具体的示例(非穷尽性列表)包括以下:具有一个或多个布线的电连接部(电子装置),便携式计算机盘盒(磁装置),随机存取存储器(RAM),只读存储器(ROM),可擦除可编辑只读存储器(EPROM或闪速存储器),光纤装置,以及便携式光盘只读存储器(CDROM)。另外,计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质,因为可以例如通过对纸或其他介质进行光学扫描,接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序,然后将其存储在计算机存储器中。
应当理解,本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的程序执行***执行的软件或固件来实现。例如,如果用硬件来实现,和在另一实施方式中一样,可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路,具有合适的组合逻辑门电路的专用集成电路,可编程门阵列(PGA),现场可编程门阵列(FPGA)等。
在本说明书的上述描述中,参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施方式,本领域的普通技术人员可以理解:在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型,本申请的范围由权利要求及其等同物限定。
以上是对本申请的较佳实施进行了具体说明,但本申请并不限于所述实施例,熟悉本领域的技术人员在不违背本申请精神的前提下还可做作出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (6)
1.一种任意正交脉冲分频输出方法,其特征在于,包括:
获取电机的第一脉冲、脉冲方向以及第一分频总误差;所述第一脉冲用于表征当前分频周期的电机位置与上一个分频周期的电机位置的位置差;所述第一分频总误差用于表征当前分频周期之前所有分频周期的产生的分频误差的累加值;
对所述第一脉冲进行分频,得到第二脉冲以及第一误差;所述第一误差用于表征当前分频周期产生的分频误差;
根据所述第一误差与所述第一分频总误差,确定当前分频周期的脉冲增量;其中,所述根据所述第一误差与所述第一分频总误差,确定当前分频周期的脉冲增量这一步骤,具体包括:
确定所述第一误差与所述第一分频总误差的第一和值;以所述第一和值作为表征当前分频周期的第二分频总误差;
当所述第一和值大于等于预设阈值,确定当前分频周期的脉冲增量为1,并将第二分频总误差调整为所述第一和值与预设阈值之间的差值;
当所述第一误差与所述第一分频总误差之和小于预设阈值,确定当前分频周期的脉冲增量为0,并将所述第二分频总误差保持不变;
根据所述第二脉冲以及所述脉冲增量,确定当前分频周期的目标脉冲;
根据所述目标脉冲以及脉冲方向,确定正交脉冲分频输出;所述对所述第一脉冲进行分频,得到第二脉冲以及第一误差这一步骤,具体包括:
根据所述第一脉冲以及预设分频比例,确定第二脉冲以及第一脉冲误差;
根据所述第一脉冲误差以及预设的定点数周期,得到第一误差;
所述根据所述第一脉冲以及预设分频比例,确定第二脉冲以及第一脉冲误差这一步骤,具体包括:
将所述第一脉冲与所述预设分频比例作积运算,得到分频参数;
以所述分频参数的整数值作为第二脉冲,以所述分频参数的浮点数值作为第一脉冲误差;
所述根据所述第一脉冲误差以及预设的定点数周期,得到第一误差这一步骤,具体包括:
将所述第一脉冲误差以及预设的定点数周期作积,得到第一误差参数;
以所述第一误差参数的整数值作为第一误差。
2.根据权利要求1所述一种任意正交脉冲分频输出方法,其特征在于,所述根据所述第二脉冲以及所述脉冲增量,确定当前分频周期的目标脉冲这一步骤,具体包括:
将所述第二脉冲以及所述脉冲增量进行和运算,得到第一和值;
以第一和值为当前分频周期的目标脉冲。
3.根据权利要求1所述一种任意正交脉冲分频输出方法,其特征在于,所述获取电机的第一脉冲、脉冲方向这一步骤,具体包括:
获取当前分频周期电机编码器的第一位置数据以及当前分频周期电机转子的第一速度参数,上一个分频周期电机编码器的第二位置数据以及上一个分频周期电机转子的第二速度参数;
根据所述第一速度参数以及所述第二速度参数,确定脉冲方向;
根据所述第一位置数据以及第二位置数据,确定第一脉冲。
4.一种任意正交脉冲分频输出***,其特征在于,包括:
获取单元,用于获取电机的第一脉冲、脉冲方向以及第一分频总误差,所述第一脉冲用于表征当前分频周期的电机位置与上一个分频周期的电机位置的位置差;所述第一分频总误差用于表征当前分频周期之前所有分频周期的产生的分频误差的累加值;
第一处理单元,用于对所述第一脉冲进行分频,得到第二脉冲以及第一误差;所述第一误差用于表征当前分频周期产生的分频误差;
第二处理单元,用于根据所述第一误差与所述第一分频总误差,确定当前分频周期的脉冲增量;其中,所述根据所述第一误差与所述第一分频总误差,确定当前分频周期的脉冲增量这一步骤,具体包括:
确定所述第一误差与所述第一分频总误差的第一和值;以所述第一和值作为表征当前分频周期的第二分频总误差;
当所述第一和值大于等于预设阈值,确定当前分频周期的脉冲增量为1,并将第二分频总误差调整为所述第一和值与预设阈值之间的差值;
当所述第一误差与所述第一分频总误差之和小于预设阈值,确定当前分频周期的脉冲增量为0,并将所述第二分频总误差保持不变;所述对所述第一脉冲进行分频,得到第二脉冲以及第一误差这一步骤,具体包括:
根据所述第一脉冲以及预设分频比例,确定第二脉冲以及第一脉冲误差;
根据所述第一脉冲误差以及预设的定点数周期,得到第一误差;
所述根据所述第一脉冲以及预设分频比例,确定第二脉冲以及第一脉冲误差这一步骤,具体包括:
将所述第一脉冲与所述预设分频比例作积运算,得到分频参数;
以所述分频参数的整数值作为第二脉冲,以所述分频参数的浮点数值作为第一脉冲误差;
所述根据所述第一脉冲误差以及预设的定点数周期,得到第一误差这一步骤,具体包括:
将所述第一脉冲误差以及预设的定点数周期作积,得到第一误差参数;
以所述第一误差参数的整数值作为第一误差;
第三处理单元,用于根据所述第二脉冲以及所述脉冲增量,确定当前分频周期的目标脉冲;
第四处理单元,用于根据所述目标脉冲以及脉冲方向,确定正交脉冲分频输出。
5.一种任意正交脉冲分频输出装置,其特征在于包括:
至少一个处理器;
至少一个存储器,用于存储至少一个程序;
当所述至少一个程序被所述至少一个处理器执行,使得所述至少一个处理器实现如权利要求1-3任一项所述一种任意正交脉冲分频输出方法。
6.一种存储介质,其中存储有处理器可执行的指令,其特征在于,所述处理器可执行的指令在由处理器执行时用于执行如权利要求1-3任一项所述一种任意正交脉冲分频输出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310128372.1A CN115864914B (zh) | 2023-02-17 | 2023-02-17 | 一种任意正交脉冲分频输出方法、***、装置与存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310128372.1A CN115864914B (zh) | 2023-02-17 | 2023-02-17 | 一种任意正交脉冲分频输出方法、***、装置与存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115864914A CN115864914A (zh) | 2023-03-28 |
CN115864914B true CN115864914B (zh) | 2023-07-21 |
Family
ID=85658347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310128372.1A Active CN115864914B (zh) | 2023-02-17 | 2023-02-17 | 一种任意正交脉冲分频输出方法、***、装置与存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115864914B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106941352A (zh) * | 2017-03-08 | 2017-07-11 | 上海顺久电子科技有限公司 | 一种振荡器输出频率信号的校准方法及其电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH064135A (ja) * | 1992-06-16 | 1994-01-14 | Yaskawa Electric Corp | 位置決め装置 |
JP3309875B2 (ja) * | 1993-06-29 | 2002-07-29 | 株式会社安川電機 | エンコーダ分周回路 |
CN100494907C (zh) * | 2006-11-24 | 2009-06-03 | 南京航空航天大学 | 基于正交编码信号的分频电路 |
CN110764439B (zh) * | 2018-07-25 | 2022-09-06 | 上海英威腾工业技术有限公司 | 伺服驱动脉冲输出分频器及其使用方法 |
CN113156839A (zh) * | 2020-01-22 | 2021-07-23 | 科德数控股份有限公司 | 一种伺服***电子齿轮 |
CN111865156B (zh) * | 2020-07-31 | 2022-01-07 | 深圳市海浦蒙特科技有限公司 | 一种伺服***任意分频倍频方法、***以及可编程器件 |
-
2023
- 2023-02-17 CN CN202310128372.1A patent/CN115864914B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106941352A (zh) * | 2017-03-08 | 2017-07-11 | 上海顺久电子科技有限公司 | 一种振荡器输出频率信号的校准方法及其电路 |
Also Published As
Publication number | Publication date |
---|---|
CN115864914A (zh) | 2023-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8091003B2 (en) | Position detection error correcting method | |
CN108777578B (zh) | 一种编码器信号采样方法及装置 | |
EP1804032A1 (en) | Encoder signal processor and processing method | |
JP2007208969A (ja) | ローカルクロック補正方法および回路 | |
EP0669517A2 (en) | Signal processing apparatus and displacement detecting apparatus using the same | |
DE10163504A1 (de) | Verfahren zur iterativen Fehlerkompensation von sin/cos-Lagemesssystemen nach Offset-, Amplituden- und Phasenfehler | |
JP4940411B2 (ja) | アナログ角度センサ精度補正プログラム、補正方法、記録媒体およびサーボドライバ | |
EP3529880B1 (en) | Correcting offset and gain drift related angle errors with motor position detectors | |
CN115864914B (zh) | 一种任意正交脉冲分频输出方法、***、装置与存储介质 | |
CN117705176B (zh) | 一种旋转角度脉冲校正方法、装置、设备和存储介质 | |
CN115388930A (zh) | 正余弦信号的误差补偿方法及存储介质 | |
DE112016001331T5 (de) | Detektorvorrichtung, Rotationswinkel-Detektorvorrichtung, Detektionsverfahren und Programm | |
US6759973B2 (en) | High resolution position sensor | |
CN109600092A (zh) | 一种永磁同步电机转子位置监测和修正方法、***及电机 | |
CN111245304A (zh) | 补偿方法、补偿装置、电机和存储介质 | |
JPH07229910A (ja) | パルスカウンタ回路 | |
CN112072967B (zh) | 一种电机驱动脉冲产生方法、装置及可读存储介质 | |
CN111628682B (zh) | 步进电机同步驱动方法、装置、终端及存储介质 | |
CN112328963A (zh) | 信号的有效值计算方法、装置 | |
CN111865156A (zh) | 一种伺服***任意分频倍频方法、***以及可编程器件 | |
CN113779077B (zh) | 时间段查询方法、装置、电子设备和存储介质 | |
CN111669104B (zh) | 电机驱动方法、装置、终端及存储介质 | |
CN116317780A (zh) | 一种正余弦编码器细分角度确定方法、装置及介质 | |
CN115967314A (zh) | 一种相电流补偿方法、装置、永磁同步电机和存储介质 | |
CN111459198B (zh) | 一种转速调整方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |