CN115863352A - 显示面板 - Google Patents
显示面板 Download PDFInfo
- Publication number
- CN115863352A CN115863352A CN202211407267.3A CN202211407267A CN115863352A CN 115863352 A CN115863352 A CN 115863352A CN 202211407267 A CN202211407267 A CN 202211407267A CN 115863352 A CN115863352 A CN 115863352A
- Authority
- CN
- China
- Prior art keywords
- opening
- layer
- substrate
- display panel
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims description 99
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 27
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 27
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000009194 climbing Effects 0.000 abstract description 6
- 238000012876 topography Methods 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 50
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请提供一种显示面板,该显示面板包括基板和层叠设置于基板上的第一导电层、第一绝缘层、第二导电层、第二绝缘层、公共电极和搭接电极,第一绝缘层上开设有第一开孔,第一开孔裸露出第一导电层,第二导电层通过第一开孔与第一导电层接触,第二绝缘层上开设有第二开孔,第二开孔裸露出第二导电层,通过使第二开孔与第一开孔在所述基板上的正投影交叠,可以改善第二开孔处的地形,并缩短搭接电极分别与第二导电层和公共电极接触需要爬坡的路径,从而可以降低公共电极与搭接电极发生断线的风险。
Description
技术领域
本申请涉及显示技术领域,尤其涉及一种显示面板。
背景技术
相对于目前主流的有源层为非晶硅(α-si)的液晶显示面板(liquidcrystaldisplay),有源层为氧化物半导体的显示面板具有高电子迁移率、高开关电流比、柔性显示的可实现性、良好的均一性及生产成本低等技术优势,得到了业界的广泛青睐。
有源层为氧化物半导体的显示面板的膜层结构较为复杂,通常包含有与有源层层叠的氮化硅和氧化硅两种不同的无机膜层,在干刻时极易在该无机膜层处造成底切的现象,所以在公共电极和搭接电极成膜时在该底切结构处极易造成搭接不良,导致公共电压信号无法传输至公共电极,造成显示不良的问题。
为避免公共电极和搭接电极发生搭接不良的情况,现有的技术方案为:将公共电极和搭接电极接触的开孔与导电层和搭接电极接触的开孔错开,以此降低公共电极与搭接电极发生搭接不良的风险,但是这样会压缩透光区的面积,使得显示面板的开口率降低。
故,有必要提供一种显示面板来改善这一缺陷。
发明内容
本申请实施例提供一种显示面板,通过将第一导电层和第二导电层接触的开孔与搭接电极和第二导电层接触的开孔合并,可以减小第一开孔和第二开孔占据的面积,提高显示面板的开口率。
本申请实施例提供一种显示面板,包括:
基板;
第一导电层,设置于所述基板上;
第一绝缘层,至少设置于所述第一导电层的背离所述基板的表面,所述第一绝缘层上开设有第一开孔,所述第一开孔裸露出所述第一导电层;
第二导电层,设置于所述第一绝缘层的背离所述基板的表面,所述第二导电层通过所述第一开孔与所述第一导电层接触;
第二绝缘层,至少设置于所述第二导电层的背离所述基板的表面,所述第二绝缘层上开设有第二开孔,所述第二开孔在所述基板上的正投影与所述第一开孔在所述基板上的正投影重叠,所述第二开孔裸露出所述第二导电层;
公共电极,设置于所述第二绝缘层的背离所述基板的表面;
搭接电极,至少设置于所述公共电极的背离所述基板的表面,所述搭接电极与所述公共电极接触,所述搭接电极通过所述第二开孔与所述第二导电层接触;以及
像素电极,与所述搭接电极同层设置。
根据本申请一实施例,所述第二开孔在所述基板上的正投影位于所述第一开孔在所述基板上的正投影内。
根据本申请一实施例,所述显示面板还包括有机绝缘膜层,所述有机绝缘膜层至少设置于所述第二绝缘层与所述公共电极之间;
其中,所述有机绝缘膜层上开设有第三开孔,所述第三开孔在所述基板上的正投影与所述第一开孔以及所述第二开孔在所述基板上的正投影重叠,所述第三开孔裸露出所述第二导电层。
根据本申请一实施例,所述第三开孔在所述基板上的正投影位于所述第一开孔在所述基板上的正投影内。
根据本申请一实施例,所述第二开孔在所述基板上的正投影位于所述第三开孔在所述基板上的正投影内。
根据本申请一实施例,所述公共电极上开设有第四开孔,所述第四开孔裸露出所述第二导电层;
其中,所述第四开孔在所述基板上的正投影位于所述第三开孔在所述基板上的正投影内。
根据本申请一实施例,所述第二开孔的边缘与所述第四开孔的边缘齐平。
根据本申请一实施例,所述显示面板还包括第三绝缘层,所述第三绝缘层至少设置于所述公共电极与所述搭接电极之间;
其中,所述第三绝缘层上开设有第五开孔,所述第五开孔裸露出所述公共电极和所述第二导电层。
根据本申请一实施例,所述第三开孔在所述基板上的正投影位于所述第五开孔在所述基板上的正投影内。
根据本申请一实施例,所述显示面板包括有源层,所述有源层的材料包括氧化物半导体材料,所述有源层设置于所述第一绝缘层与所述第二绝缘层之间;
其中,所述第一绝缘层包括第一氮化硅膜层和第一氧化硅膜层,所述第一氮化硅膜层与所述第一氧化硅膜层层叠设置,所述第一氧化硅膜层位于所述有源层与所述第一氮化硅膜层之间;
所述第二绝缘层包括第二氮化硅膜层和第二氧化硅膜层,所述第二氮化硅膜层与所述第二氧化硅膜层层叠设置,所述第二氧化硅膜层位于所述有源层与所述第二氮化硅膜层之间。
本申请实施例的有益效果:本申请实施例提供一种显示面板,所述显示面板包括基板和层叠设置于基板上的第一导电层、第一绝缘层、第二导电层、第二绝缘层、公共电极和搭接电极,第一绝缘层上开设有第一开孔,第一开孔裸露出第一导电层,第二导电层通过第一开孔与第一导电层接触,第二绝缘层上开设有第二开孔,第二开孔裸露出第二导电层,通过使第二开孔在基板上的正投影与第一开孔在基板上的正投影重叠,可以减小第一开孔和第二开孔所占据的面积,从而可以提高显示面板的开口率。
附图说明
图1为本申请实施例提供的显示面板的局部示意图;
图2为图1所示的显示面板的第一实施例沿A-A’方向的剖面图;
图3为图1所示的显示面板的第二实施例沿A-A’方向的剖面图;
图4a至图4g为本申请实施例提供的显示面板的制作方法的流程示意图。
具体实施方式
以下各实施例的说明是参考附加的图示,用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语,例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本申请,而非用以限制本申请。在图中,结构相似的单元是用以相同标号表示。
下面结合附图和具体实施例对本申请做进一步的说明。
本申请实施例提供一种显示面板,可以减小公共电极与导电层和搭接电极接触的开孔占据的透光区的面积,从而可以提高显示面板的开口率。
如图1所示,图1为本申请实施例提供的显示面板的局部示意图,所述显示面板可以包括显示区,所述显示区内可以设置多个呈阵列分布的子像素,每个所述子像素可以具有一个子像素电极161和至少一个薄膜晶体管,所述薄膜晶体管电连接于所述子像素电极161。
如图2所示,图2为图1所示的显示面板的第一实施例沿A-A’方向的剖面图,所述显示面板包括基板10、第一导电层110、第一绝缘层12、第二导电层130、第二绝缘层14、公共电极150和搭接电极160。
所述第一导电层110设置于所述基板10上,所述第一绝缘层12至少设置于所述第一导电层110的背离所述基板10的表面,所述第一绝缘层12上开设有第一开孔OH1,所述第一开孔OH1裸露出所述第一导电层110。
所述第二导电层130设置于所述第一绝缘层12的背离所述基板10的表面,所述第二导电层130通过所述第一开孔OH1与所述第一导电层110接触。
所述第二绝缘层14至少设置于所述第二导电层130的背离所述基板10的表面,所述第二绝缘层14上开设有第二开孔OH2,所述第二开孔OH2在所述基板10上的正投影与所述第一开孔OH1在所述基板10上的正投影重叠,所述第二开孔OH2裸露出所述第二导电层130。
所述公共电极150设置于所述第二绝缘层14的背离所述基板10的表面,所述搭接电极160至少设置于所述公共电极150的背离所述基板10的表面,所述搭接电极160与所述公共电极150接触,所述搭接电极160通过所述第二开孔OH2与所述第二导电层130接触。信号线中的公共电压信号可以通过第一导电层110、第二导电层130和搭接电极160,传递至所述公共电极150上。
如图1和图2所示,第一开孔OH1和第二开孔OH2对应的区域即为所述子像素的非透光区NTA,所述子像素电极161对应的区域为所述子像素的透光区TA。相较于现有技术将第一开孔OH1和第二开孔OH2错开设置,本申请实施例通过使所述第一开孔OH1和所述第二开孔OH2在所述基板10上的正投影重叠,可以缩小第一开孔OH1和第二开孔OH2占据的面积,以此减小非透光区NTA的面积,并增大透光区TA的面积,从而可以提高显示面板的开口率,同时还可以缩短搭接电极160分别与第二导电层130和公共电极150接触而在第一开孔OH1和第二开孔OH2的侧壁上成膜的长度,从而可以降低公共电极与搭接电极发生断线的风险。
在本申请实施例中,所述显示面板可以包括第一金属层11,所述第一金属层11可以包括多个图案化的栅极111以及多条沿横向延伸的扫描线112,所述扫描线112连接于所述栅极111,所述第一导电层110可以与所述栅极111设置于同一层中,并且可以与所述第一导电层110的材料相同。
所述第一绝缘层12也可以为栅极绝缘层,所述第一绝缘层12设置于所述基板10、所述第一导电层110以及所述第一金属层11上,并且可以覆盖所述栅极111以及未被所述第一开口OH1裸露出的所述第一导电层110。
所述显示面板还可以包括第二金属层13,所述第二金属层13设置于所述第一绝缘层12的背离所述基板10的表面上。所述第二金属层13可以包括多个图案化的源极131、漏极132以及多条沿竖直方向延伸的数据线133,所述第二导电层130可以与所述源极131和所述漏极132设置于同一层,并且可以与所述源极131和所述漏极132的材料相同。
所述显示面板还可以包括有源层17,所述有源层17设置于所述第二绝缘层14的背离所述基板10的表面。所述有源层17包括多个图案化的半导体结构170,所述半导体结构170与所述栅极111正对设置,源极131和漏极132分别与所述半导体结构170搭接。
在本申请实施例中,所述有源层17的材料包括氧化物半导体材料,所述氧化物半导体材料可以是但不限于铟镓锌氧化物(Indium Gallium Zinc Oxide,IGZO)。
所述第二绝缘层14也可以为第一钝化保护层,所述第二绝缘层14设置于所述第一绝缘层12上,并且覆盖第二金属层13、所述第二导电层130、以及所述有源层17。所述第二开孔OH2在所述显示面板的厚度方向上贯穿所述第二绝缘层14,并且裸露出所述第二导电层130。
在其中一个实施例中,所述第二开孔OH2在所述基板10上的正投影位于所述第一开孔OH1在所述基板10上的正投影内。
如图2所示,所述第一开孔OH1的形状的最小外接圆的直径D1大于所述第二开孔OH2的形状的最小外接圆的直径D2,所述第二开孔OH2在所述基板10上的正投影可以落入所述第一开孔OH1在所述基板10上的正投影内,所述搭接电极160可以通过所述第二开孔OH2直接与所述第二导电层130的背离所述基板10的表面接触。
需要说明的是,所述第一开孔OH1和所述第二开孔OH2以及后续其他开孔OH3的形状可以是圆形,也可以是除圆形以外的其他形状,例如椭圆形、四边形等。以所述第一开孔OH1为例,当所述第一开孔OH1为圆孔时,所述第一开孔OH1的形状的最小外接圆的直径D1即为所述第一开孔OH1的孔径。
在本申请实施例中,所述第一绝缘层12包括第一氮化硅膜层和第一氧化硅膜层,所述第二绝缘层14包括第二氮化硅膜层和第二氧化硅膜层。
如图2所示,所述有源层17设置于所述第一绝缘层12与所述第二绝缘层14之间,所述第一绝缘层12中的所述第一氮化硅膜层与所述第一氧化硅膜层层叠设置,所述第一氧化硅膜层位于所述有源层与所述第一氮化硅膜层之间,通过第一氧化硅膜层将所述第一氮化硅膜层和有源层17间隔开,可以减少第一氮化硅膜层中的氢元素对有源层17的电学性能的影响,同时利用第一氮化硅膜层将栅极111与有源层17间隔开,减少栅极111中的Cu离子对薄膜晶体管器件的电学性能的影响。
所述第二绝缘层14中的所述第二氮化硅膜层与所述第二氧化硅膜层层叠设置,所述第二氧化硅膜层位于所述有源层与所述第二氮化硅膜层之间,通过第二氧化硅膜层将所述第二氮化硅膜层和有源层17间隔开,可以减少第二氮化硅膜层中的氢元素对有源层17的电学性能的影响,同时还可以利用第二氮化硅膜层和第二氧化硅膜层阻挡外界的水汽。
需要说明的是,由于第一绝缘层12是由第一氮化硅膜层和第一氧化硅膜层叠加形成的双层结构,在干刻蚀时,极易在第一绝缘层12的第一开孔OH1的边缘形成底切结构,底切结构可能会导致第一导电层110和第二导电层130在第一开孔OH1的边缘处存在断开导致搭接不良的情况。在所述第一开口OH1处,第二导电层130与第一开口OH1所裸露出的第一导电层110的表面为整面接触,可以减少第二导电层130和第一导电层110在所述第一开口OH1的边缘处由于存在底切结构而导致断路的风险。
在本申请实施例中,所述显示面板可以包括第一电极层15,所述第一电极层15可以设置于所述第二绝缘层14的背离所述基板10的表面,所述第一电极层15可以包括多个图案化的公共电极150。
所述显示面板还包括阵列有机绝缘膜层(Polymer Film onArray,PFA)18,所述阵列有机绝缘膜层18至少设置于所述第二绝缘层14与所述公共电极150之间,所述阵列有机绝缘膜层18还可以整面覆盖所述第二绝缘层14。
在其中一个实施例中,所述阵列有机绝缘膜层18的材料可以为有机光阻,有机光阻材料具有流动性,在固化后可以使阵列有机绝缘膜层18背离基板10的表面为平整表面,从而可以提供平坦的地形。
如图2所示,所述阵列有机绝缘膜层18上开设有第三开孔OH3,所述第三开孔OH3在所述显示面板的厚度方向上可以贯穿所述阵列有机绝缘膜层18,所述第三开孔OH3在所述基板10上的正投影与所述第一开孔OH1以及所述第二开孔OH2在所述基板10上的正投影交叠,并且可以裸露出所述第二导电层130。
在其中一个实施例中,所述第三开孔OH3在所述基板10上的正投影位于所述第一开孔OH1在所述基板10上的正投影内。
如图2所示,所述第三开孔OH3的形状的最小外接圆的直径为D3,所述第三开孔OH3的形状的最小外接圆的直径D3小于所述第一开孔OH1的形状的最小外接圆的直径D1,所述第三开孔OH3在所述基板10上的正投影可以落入所述第一开孔OH1在所述基板10上的正投影内,利用阵列有机绝缘膜层18将第一开孔OH1与第三开孔OH3之间的复杂地形填平,如此可以避免在所述第三开孔OH3的侧壁以及第三开孔OH3与第一开孔OH1之间产生复杂的地形,使公共电极150和搭接电极160在所述第三开孔OH3处仅需要沿阵列有机绝缘膜层18进行爬坡,从而可以降低公共电极150和搭接电极160在所述第三开孔OH3处由于爬坡地形复杂导致断线的风险。
进一步的,所述第三开孔OH3的形状的最小外接圆的直径D3与所述第一开孔OH1的形状的最小外接圆的直径D1的比值介于1:1至1:3之间。例如,所述第三开孔OH3的形状的最小外接圆的直径D3与所述第一开孔OH1的形状的最小外接圆的直径D1的比值可以为1:1.1、1:1.5、1:2或者1:3等。
在其中一个实施例中,所述第二开孔OH2在所述基板10上的正投影位于所述第三开孔OH3在所述基板10上的正投影内。
如图3所示,所述第二开孔OH2的形状的最小外接圆的直径D2小于所述第三开孔OH3的形状的最小外接圆的直径D3,所述第二开孔OH2在所述基板10上的正投影可以落入所述第三开孔OH3在所述基板10上的正投影内。
需要说明的是,若第三开孔OH3的形状的最小外接圆的直径D3小于第二开孔OH2的形状的最小外接圆的直径D2,在刻蚀所述第二绝缘层14形成所述第二开孔OH2时,会对所述阵列有机绝缘膜层18造成刻蚀,导致第二开孔OH2和第三开孔OH3处的地形更加复杂,导致公共电极150和搭接电极160在所述第二开孔OH2和第三开孔OH3处发生断线的风险。利用阵列有机绝缘膜层18可以将第一开孔OH1与第二开孔OH2之间的复杂地形填平,可以降低公共电极150和搭接电极160发生断线的风险。
进一步的,所述公共电极150上开设有第四开孔OH4,所述第四开孔OH4裸露出所述第二导电层130。
如图2所示,所述第四开孔OH4在所述基板10上的正投影可以与所述第三开孔OH3在所述基板10上的正投影交叠,所述第四开孔OH4在所述显示面板的厚度方向上贯穿所述公共电极150,并且可以裸露出所述第二导电层130。
在其中一个实施例中,所述第四开孔OH4在所述基板10上的正投影位于所述第三开孔OH3在所述基板10上的正投影内。
如图2所示,所述第四开孔OH4的形状的最小外接圆的直径D4小于所述第三开孔OH3的形状的最小外接圆的直径D3,所述第四开孔OH4在所述基板10上的正投影可以落入所述第三开孔OH3在所述基板10上的正投影内。所述公共电极150可以沿着所述第三开孔OH3的侧壁延伸至所述第三开孔OH3裸露出的所述第二绝缘层14上。
需要说明的是,在制备过程中,可以先在所述公共电极150上刻蚀出所述第四开孔OH4,然后利用所述公共电极150作为掩模版对所述第二绝缘层14进行刻蚀形成所述第二开孔OH2,因此第二开孔OH2的形状的最小外接圆的直径D2与所述第四开孔OH4的形状的最小外接圆的直径相等,所述第二开孔OH2的边缘可以与所述第四开孔OH4的边缘齐平,如此可以改善所述第二开孔OH2和所述第四开孔OH4处地形的复杂程度。
进一步的,所述搭接电极160至少设置于所述公共电极150的背离所述基板10的表面,所述搭接电极160与所述公共电极150接触,所述搭接电极160通过所述第二开孔OH2与所述第二导电层130接触。
如图2所示,所述显示面板还包括第三绝缘层19,所述第三绝缘层19至少设置于所述公共电极150与所述搭接电极160之间。
所述第三绝缘层19上开设有第五开孔OH5,所述第三开孔OH3在所述基板10上的正投影与所述第五开孔OH5在所述基板10上的正投影交叠,所述第五开孔OH5裸露出所述公共电极150和所述第二导电层130。
在其中一个实施例中,所述第三开孔OH3在所述基板10上的正投影位于所述第五开孔OH5在所述基板10上的正投影内。
如图2所示,所述第三开孔OH3的形状的最小外接圆的直径D3小于所述第五开孔OH5的形状的最小外接圆的直径D5,使得所述第三开孔OH3在所述基板10上的正投影落入所述第五开孔OH5在所述基板10上的正投影内,所述第五开孔OH5可以裸露出所述公共电极150和所述第二导电层130。如此,可以减小搭接电极160在所述第三开孔OH3处爬坡的段差,避免搭接电极160在第三开孔OH3处沿所述公共电极150爬坡后立即沿所述第三绝缘层19爬坡,从而可以降低搭接电极160在第三开孔OH3和第五开孔OH5发生断线的风险。
进一步的,所述阵列有机绝缘膜层18的厚度介于1.2μm至1.8μm之间,所述第三开孔OH3的侧壁与所述基板10所在平面之间的夹角介于50°至60°之间,所述第五开孔OH5的形状的最小外接圆的直径D5与所述第三开孔OH3的形状的最小外接圆的直径D3的差值介于2.76μm至4.14μm之间,如此可以保证公共电极150与搭接电极160具有充分的接触面积,并且不会出现搭接电极160在所述第三开孔OH3的侧壁上成膜的同时在所述第五开孔OH5的侧壁上成膜,从而可以减少所述搭接电极160发生断线的风险。
在其中一个实施例中,所述显示面板可以包括第二电极层16,所述第二电极16上设置有多个图案化的像素电极161,所述搭接电极160可以与所述像素电极161同层设置,并且可以与所述像素电极161的材料相同。
如图3所示,图3为图1所示的显示面板的第二实施例沿A-A’方向的剖面图,其结构与图2所示的显示面板的结构大致相同,区别在于:所述第三开孔OH3的形状的最小外接圆的直径D3大于或者等于所述第一开孔OH1的形状的最小外接圆的直径D1,所述第三开孔OH3的形状的最小外接圆的直径D3大于所述第五开孔OH5的形状的最小外接圆的直径D5,虽然无法利用所述阵列有机绝缘膜层18将所述第二开孔OH2与所述第一开孔OH1之间的复杂地形填平,但是仍然可以缩短搭接电极160分别与所述公共电极150和第二导电层130接触所需爬坡的路径,从而可以降低搭接电极160和公共电极150发生断线的风险。
在其中一个实施例中,所述第三开孔OH3的形状的最小外接圆的直径D3与所述第一开孔OH1的形状的最小外接圆的直径D1的比值可以介于1:1至3:1之间。例如,所述第三开孔OH3的形状的最小外接圆的直径D3与所述第一开孔OH1的形状的最小外接圆的直径D1的比值为1:1、1:2或者1:3等。
在本申请实施例中,所述显示面板为液晶显示面板,所述显示面板还可以包括液晶层、对置基板以及背光模组(图中未示出),所述对置基板可以设置于所述第二电极层16的背离所述基板的表面,所述液晶层可以设置于所述对置基板与所述第二电极层16之间,所述背光模组可以设置于所述基板10的背离所述对置基板的表面,所述对置基板可以是传统的包含有彩色滤光片的基板,也可以是不包括彩色滤光片的基板。所述对置基板、所述液晶层以及所述背光模组的结构可以参考现有液晶显示面板中的对置基板、液晶层以及所述背光模组的结构,此处不做限制。
依据本申请实施例提供的显示面板,本申请实施例还提供一种显示面板的制作方法,所述显示面板的制作方法可以用于制作上述实施例提供的显示面板,如图4a至图4g所示,图4a至图4g为本申请实施例提供的显示面板的制作方法的流程示意图,所述显示面板的制作方法包括:
步骤S10:如图4a所示,在基板10上形成第一金属层11,对所述第一金属层11进行图案化处理,形成第一导电层110;
步骤S20:如图4b所示,在所述基板10上形成第一绝缘层12,对所述第二绝缘层14进行刻蚀,形成第一开孔OH1,所述第一开孔OH1裸露出所述第一导电层110;
步骤S30:如图4b所示,在所述第一绝缘层12上形成第二金属层13,对所述第二金属层13进行图案化处理,形成第二导电层130,所述第二导电层130通过所述第一开孔OH1与所述第一导电层110接触;
步骤S40:如图4c所示,在所述第二金属层13和所述第一绝缘层12上形成第二绝缘层14,在所述第二绝缘层14上形成阵列有机绝缘膜层18;
步骤S50:对所述阵列有机绝缘膜层18进行图案化处理,形成第三开孔OH3,所述第三开孔OH3裸露出所述第二绝缘层14;
步骤S60:如图4d所示,在所述阵列有机绝缘膜层18和所述第二绝缘层14上形成第一电极层15,对所述第一电极层15进行图案化处理,形成公共电极150和第四开孔OH4,所述第四开孔OH4裸露出所述第二绝缘层14;
步骤S60:如图4e所示,对所述第二绝缘层14进行刻蚀,形成第二开孔OH2,所述第二开孔OH2裸露出所述第二导电层130;
步骤S70:如图4f所示,在所述第二导电层130和所述阵列有机绝缘膜层18上形成第三绝缘层19,对所述第三绝缘层19进行刻蚀,形成第五开孔OH5,所述第五开孔OH5裸露出所述公共电极150和所述第二导电层130;
步骤S80:如图4g所示,在所述第三绝缘层19上形成第二电极层16,对所述第二电极层16进行图案化处理,形成搭接电极160,所述搭接电极160与所述公共电极150接触,所述搭接电极160通过所述第二开孔OH2和所述第四开孔OH4与所述第二导电层130接触。
本申请实施例的有益效果:本申请实施例提供一种显示面板,所述显示面板包括基板和层叠设置于基板上的第一导电层、第一绝缘层、第二导电层、第二绝缘层、公共电极和搭接电极,第一绝缘层上开设有第一开孔,第一开孔裸露出第一导电层,第二导电层通过第一开孔与第一导电层接触,第二绝缘层上开设有第二开孔,第二开孔裸露出第二导电层,通过使第二开孔在基板上的正投影与第一开孔在基板上的正投影重叠,可以减小第一开孔和第二开孔所占据的面积,从而可以提高显示面板的开口率。
综上所述,虽然本申请以优选实施例揭露如上,但上述优选实施例并非用以限制本申请,本领域的普通技术人员,在不脱离本申请的精神和范围内,均可作各种更动与润饰,因此本申请的保护范围以权利要求界定的范围为基准。
Claims (10)
1.一种显示面板,其特征在于,包括:
基板;
第一导电层,设置于所述基板上;
第一绝缘层,至少设置于所述第一导电层的背离所述基板的表面,所述第一绝缘层上开设有第一开孔,所述第一开孔裸露出所述第一导电层;
第二导电层,设置于所述第一绝缘层的背离所述基板的表面,所述第二导电层通过所述第一开孔与所述第一导电层接触;
第二绝缘层,至少设置于所述第二导电层的背离所述基板的表面,所述第二绝缘层上开设有第二开孔,所述第二开孔在所述基板上的正投影与所述第一开孔在所述基板上的正投影重叠,所述第二开孔裸露出所述第二导电层;
公共电极,设置于所述第二绝缘层的背离所述基板的表面;
搭接电极,至少设置于所述公共电极的背离所述基板的表面,所述搭接电极与所述公共电极接触,所述搭接电极通过所述第二开孔与所述第二导电层接触;以及
像素电极,与所述搭接电极同层设置。
2.如权利要求1所述的显示面板,其特征在于,所述第二开孔在所述基板上的正投影位于所述第一开孔在所述基板上的正投影内。
3.如权利要求2所述的显示面板,其特征在于,所述显示面板还包括有机绝缘膜层,所述有机绝缘膜层至少设置于所述第二绝缘层与所述公共电极之间;
其中,所述有机绝缘膜层上开设有第三开孔,所述第三开孔在所述基板上的正投影与所述第一开孔以及所述第二开孔在所述基板上的正投影重叠,所述第三开孔裸露出所述第二导电层。
4.如权利要求3所述的显示面板,其特征在于,所述第三开孔在所述基板上的正投影位于所述第一开孔在所述基板上的正投影内。
5.如权利要求4所述的显示面板,其特征在于,所述第二开孔在所述基板上的正投影位于所述第三开孔在所述基板上的正投影内。
6.如权利要求3所述的显示面板,其特征在于,所述公共电极上开设有第四开孔,所述第四开孔裸露出所述第二导电层;
其中,所述第四开孔在所述基板上的正投影位于所述第三开孔在所述基板上的正投影内。
7.如权利要求6所述的显示面板,其特征在于,所述第二开孔的边缘与所述第四开孔的边缘齐平。
8.如权利要求6所述的显示面板,其特征在于,所述显示面板还包括第三绝缘层,所述第三绝缘层至少设置于所述公共电极与所述搭接电极之间;
其中,所述第三绝缘层上开设有第五开孔,所述第五开孔裸露出所述公共电极和所述第二导电层。
9.如权利要求8所述的显示面板,其特征在于,所述第三开孔在所述基板上的正投影位于所述第五开孔在所述基板上的正投影内。
10.如权利要求1所述的显示面板,其特征在于,所述显示面板包括有源层,所述有源层的材料包括氧化物半导体材料,所述有源层设置于所述第一绝缘层与所述第二绝缘层之间;
其中,所述第一绝缘层包括第一氮化硅膜层和第一氧化硅膜层,所述第一氮化硅膜层与所述第一氧化硅膜层层叠设置,所述第一氧化硅膜层位于所述有源层与所述第一氮化硅膜层之间;
所述第二绝缘层包括第二氮化硅膜层和第二氧化硅膜层,所述第二氮化硅膜层与所述第二氧化硅膜层层叠设置,所述第二氧化硅膜层位于所述有源层与所述第二氮化硅膜层之间。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211407267.3A CN115863352A (zh) | 2022-11-10 | 2022-11-10 | 显示面板 |
US18/149,069 US20240162238A1 (en) | 2022-11-10 | 2022-12-30 | Display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211407267.3A CN115863352A (zh) | 2022-11-10 | 2022-11-10 | 显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115863352A true CN115863352A (zh) | 2023-03-28 |
Family
ID=85663034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211407267.3A Pending CN115863352A (zh) | 2022-11-10 | 2022-11-10 | 显示面板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20240162238A1 (zh) |
CN (1) | CN115863352A (zh) |
-
2022
- 2022-11-10 CN CN202211407267.3A patent/CN115863352A/zh active Pending
- 2022-12-30 US US18/149,069 patent/US20240162238A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20240162238A1 (en) | 2024-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7955908B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
KR100293760B1 (ko) | Ito 막 접촉 구조, tft 기판 및 그 제조방법 | |
US6057904A (en) | Insulating layer arrangements for liquid crystal display and fabricating method thereof | |
US7573538B2 (en) | Liquid crystal display device and method for manufacturing the same | |
EP1213602B1 (en) | Thin film transistor pixel cell for a display device | |
CN109494257B (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
JPH1090722A (ja) | 薄膜トランジスタ液晶表示装置及びその製造方法 | |
KR20110067765A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
US20120080677A1 (en) | Thin film transistor and manufacturing method thereof, thin film transistor array panel and manufacturing method thereof | |
CN112002636A (zh) | 阵列基板、其制备方法以及显示面板 | |
CN111785737A (zh) | 阵列基板、其制作方法及显示面板 | |
US5831284A (en) | Liquid crystal display unit having a capacitor and method of manufacturing same | |
US7575945B2 (en) | Method of forming a metal line and method of manufacturing a display substrate by using the same including etching and undercutting the channel layer | |
WO2023082350A1 (zh) | 阵列基板及其制造方法、显示面板 | |
KR100192507B1 (ko) | 티에프티-엘씨디의 구조 및 제조방법 | |
CN115863352A (zh) | 显示面板 | |
KR19990045079A (ko) | 액티브 매트릭스형 tft 소자 어레이 | |
US7268025B2 (en) | Pixel structure and fabricating method thereof | |
CN111446263A (zh) | 阵列基板及其制作方法 | |
KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
KR20010091686A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
US6462793B1 (en) | Liquid crystal display device and method of fabricating the same | |
JPH01282522A (ja) | アクティブマトリックス回路基板とその製造方法及びそれを用いた画像表示装置 | |
KR20070069388A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
KR100612987B1 (ko) | 박막 트랜지스터 액정 표시 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |