CN115863286A - 半导体装置用基板 - Google Patents
半导体装置用基板 Download PDFInfo
- Publication number
- CN115863286A CN115863286A CN202210983580.5A CN202210983580A CN115863286A CN 115863286 A CN115863286 A CN 115863286A CN 202210983580 A CN202210983580 A CN 202210983580A CN 115863286 A CN115863286 A CN 115863286A
- Authority
- CN
- China
- Prior art keywords
- external electrode
- main body
- body portion
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
本发明简化搭载焊盘主体部、外部电极主体部的构造,更低成本地提供具备不感应磁的搭载焊盘主体部和外部电极主体部的半导体装置用基板。本发明的半导体装置用基板在基板(16)的表面形成有外部电极(3)。外部电极(3)具备:第三表面层(7),其形成于基板(16)的表面;外部电极主体部(9),其形成于第三表面层(7)的表面;以及第四表面层(13),其形成于外部电极主体部(9)的表面。外部电极(3)的外部电极主体部(9)由非磁性的Ni‑P形成。
Description
技术领域
本发明涉及一种在基板上形成有搭载焊盘、外部电极的半导体装置用基板。
背景技术
在本发明的半导体装置用基板中由非磁性的Ni-P形成搭载焊盘和外部电极的主体部,但在专利文献1的半导体装置中公开了具备Ni-P层的搭载焊盘、外部电极。专利文献1的半导体装置将半导体元件和外部电极密封于树脂中,且由非磁性的Cu层形成搭载焊盘的搭载焊盘主体部及外部电极的电极主体部,并在Cu层与露出于半导体装置的安装面侧的表面层之间具备非磁性的Ni-P层。表面层通过在未被抗蚀剂体覆盖的基板上电铸Au而形成,且Ni-P层通过在Au层上实施非电解镀敷处理而形成。Cu层是在Ni-P层上电铸Cu并以超过抗蚀剂体的厚度的状态形成,且在其上部周缘形成有悬伸部。在Cu层的上表面通过触击镀敷处理形成Au层,再在Au层的上表面实施电铸处理而形成Ag层。
现有技术文献
专利文献
专利文献1:日本特开2010-40679号公报
发明内容
发明所要解决的课题
根据专利文献1的半导体装置,搭载焊盘的搭载焊盘主体部及外部电极的电极主体部分别由非磁性的Cu层和Ni-P层形成,因此即使在搭载焊盘固定有感应磁的半导体元件的情况下,也不会对半导体元件产生磁的不良影响。但是,由于依次实施电铸处理、非电解镀敷处理、电铸处理、触击镀敷处理、电铸处理来层叠形成Au层、Ni-P层、Cu层、Au层、Ag层,因此半导体装置的制造工时增加,无法避免制造成本相应地增加。
本发明的目的在于简化非磁性的搭载焊盘(搭载焊盘主体部)、外部电极(外部电极主体部)的构造,更低成本地提供不感应磁的半导体装置用基板、半导体装置。
用于解决课题的方案
在本发明的半导体装置用基板在基板16的表面形成有外部电极3,其特征在于,外部电极3具备:第三表面层7,其形成于基板16的表面;外部电极主体部9,其形成于第三表面层7的表面;以及第四表面层13,其形成于外部电极主体部9的表面,外部电极3的外部电极主体部9由非磁性的Ni-P形成。
其中,外部电极3的外部电极主体部9与钕磁铁不反应。
其中,钕磁铁的磁通密度为4930G(高斯)。
其中,外部电极3的外部电极主体部9的磁通密度为10~20nT。
本发明的另一半导体装置用基板在基板16的表面形成有半导体元件1的搭载焊盘2和外部电极3,其特征在于,搭载焊盘2具备:第一表面层6,其形成于基板16的表面;搭载焊盘主体部8,其形成于第一表面层6的表面;以及第二表面层12,其形成于搭载焊盘主体部8的表面,外部电极3具备:第三表面层7,其形成于基板16的表面;外部电极主体部9,其形成于第三表面层7的表面;以及第四表面层13,其形成于外部电极主体部9的表面,搭载焊盘2的搭载焊盘主体部8和外部电极3的外部电极主体部9分别由非磁性的Ni-P形成。
其中,搭载焊盘2的搭载焊盘主体部8和外部电极3的外部电极主体部9与不钕磁铁反应。
其中,钕磁铁的磁通密度为4930G(高斯)。
搭载焊盘2的搭载焊盘主体部8和外部电极3的外部电极主体部9的磁通密度为10~20nT。
在基板16的表面形成有外部电极3的半导体装置用基板的制造方法包括:在基板16的表面形成图案抗蚀剂的抗蚀剂图案化工序;使用上述图案抗蚀剂在基板16的表面形成外部电极3的第三表面层7的第一金属层形成工序;在第三表面层7的表面形成外部电极主体部9的主体部形成工序;以及在外部电极主体部9的表面形成第四表面层13的第二金属层形成工序,在主体部形成工序中,对第三表面层7的表面实施Ni-P的电解镀敷处理,形成外部电极主体部9。
在基板16的表面形成有半导体元件1的搭载焊盘2和外部电极3的另一半导体装置用基板的制造方法包括:在基板16的表面形成图案抗蚀剂的抗蚀剂图案化工序;使用上述图案抗蚀剂在基板16的表面形成搭载焊盘2的第一表面层6和外部电极3的第三表面层7的第一金属层形成工序;在第一表面层6和第三表面层7的各表面形成搭载焊盘主体部8和外部电极主体部9的主体部形成工序;以及在搭载焊盘主体部8的表面形成第二表面层12、在外部电极主体部9的表面形成第四表面层13的第二金属层形成工序,在主体部形成工序中,对第一表面层6和第三表面层7的表面实施Ni-P的电解镀敷处理,形成搭载焊盘主体部8和外部电极主体部9。
在半导体装置中,半导体元件1和外部电极3电连接,且被密封于树脂5的内部。外部电极3具备:第三表面层7,其露出于半导体装置的安装面S;外部电极主体部9,其形成于第三表面层7的表面;以及第四表面层13,其形成于外部电极主体部9的表面。外部电极3的外部电极主体部9由非磁性的Ni-P形成。
外部电极3的外部电极主体部9由Ni-P的电解镀敷层形成。
外部电极3的外部电极主体部9的维氏硬度为400~600HV。
外部电极3的总厚度T1为20~100μm。
在另一半导体装置中,固定于搭载焊盘2的半导体元件1和外部电极3电连接,半导体元件1、搭载焊盘2以及外部电极3被密封于树脂5的内部。搭载焊盘2具备:第一表面层6,其露出于半导体装置的安装面S;搭载焊盘主体部8,其形成于第一表面层6的表面;以及第二表面层12,其形成于搭载焊盘主体部8的表面。外部电极3具备:第三表面层7,其露出于半导体装置的安装面S;外部电极主体部9,其形成于第三表面层7的表面;以及第四表面层13,其形成于外部电极主体部9的表面。搭载焊盘2的搭载焊盘主体部8以及外部电极3的外部电极主体部9由非磁性的Ni-P形成。
搭载焊盘2的搭载焊盘主体部8和外部电极3的外部电极主体部9分别由Ni-P的电解镀敷层形成。
搭载焊盘2的搭载焊盘主体部8和外部电极3的外部电极主体部9的维氏硬度为400~600HV。
搭载焊盘2和外部电极3各自的总厚度T1为20~100μm。
发明效果
在本发明的半导体装置用基板中,外部电极3具备:第三表面层7,其形成于基板16的表面;外部电极主体部9,其形成于第三表面层7的表面;以及第四表面层13,其形成于外部电极主体部9的表面。另外,外部电极3的外部电极主体部9由非磁性的Ni-P形成。根据这样的半导体装置用基板,相比在表面层形成薄的非磁性Ni-P层之后,在Ni-P层形成厚的Cu层,再在悬伸部形成薄的Au层的现有的半导体装置用基板,能够简化外部电极主体部9的构造。另外,由于外部电极主体部9整体由非磁性的Ni-P形成,因此能够使外部电极主体部9整体不感应磁。因此,在使用本发明的半导体装置用基板来构成具备感应磁的半导体元件1的半导体装置、例如磁传感器的情况下,能够提高半导体装置的磁稳定性,并且削减整体成本。
在此,若外部电极3的外部电极主体部9由Ni-P的电解镀敷层形成,则能够无需进行触击镀敷处理等基底处理而容易地形成外部电极主体部9。此外,在由Cu构成外部电极主体部的情况下,在基板的表面形成表面层后,需要实施触击镀敷处理,无法避免半导体装置的成本相应地变高。
另外,优选的是,外部电极3的外部电极主体部9的维氏硬度为400~600HV。这是因为,若外部电极主体部9的维氏硬度小于400HV,则在将基板16物理性地剥离去除时、或者在完成的半导体装置中,存在外部电极3脱落的担忧,若维氏硬度超过600HV,则在对外部电极3施加负载时容易产生破裂。
另外,优选的是,外部电极3的总厚度T1为20~100μm。这是因为,若外部电极3的总厚度T1小于20μm,则在将基板16物理性地剥离去除时、或者在完成的半导体装置中,存在外部电极3脱落的担忧,若外部电极3的总厚度T1超过100μm,则存在生产率(成本方面)变差的问题。
在本发明的另一半导体装置用基板中,搭载焊盘2具备:第一表面层6,其形成于基板16的表面;搭载焊盘主体部8,其形成于第一表面层6的表面;以及第二表面层12,其形成于搭载焊盘主体部8的表面。另外,外部电极3具备:第三表面层7,其形成于基板16的表面;外部电极主体部9,其形成于第三表面层7的表面;以及第四表面层13,其形成于外部电极主体部9的表面。另外,搭载焊盘2的搭载焊盘主体部8和外部电极3的外部电极主体部9分别由非磁性的Ni-P形成。根据这样的半导体装置用基板,与在表面层形成非磁性的薄Ni-P层之后,在Ni-P层形成厚的Cu层,再在悬伸部形成薄的Au层的现有的半导体装置用基板相比,能够简化搭载焊盘主体部8和外部电极主体部9的构造。另外,由于搭载焊盘主体部8及外部电极主体部9整体由非磁性的Ni-P形成,因此能够使搭载焊盘主体部8及外部电极主体部9整体不感应磁。因此,在使用本发明的半导体装置用基板构成具备感应磁的半导体元件1的半导体装置、例如磁传感器的情况下,能够提高半导体装置的磁稳定性,并且削减整体成本。
在此,若将搭载焊盘2的搭载焊盘主体部8和外部电极3的外部电极主体部9分别由Ni-P的电解镀敷层形成,则能够不需要进行触击镀敷处理等基底处理而容易地形成搭载焊盘主体部8和外部电极主体部9,因此能够相应地以低成本提供半导体装置。
另外,搭载焊盘2的搭载焊盘主体部8和外部电极3的外部电极主体部9的维氏硬度优选为400~600HV。这是因为,若搭载焊盘主体部8和外部电极主体部9的维氏硬度小于400HV,则在将基板16物理性地剥离去除时、或者在完成的半导体装置中,搭载焊盘2和外部电极3存在脱落的担忧,若维氏硬度超过600HV,则在对搭载焊盘2和外部电极3施加负载时容易产生破裂。
另外,优选的是,搭载焊盘2和外部电极3的总厚度T1为20~100μm。这是因为,若搭载焊盘2和外部电极3各自的总厚度T1小于20μm,则在将基板16物理性地剥离去除时、或者在完成的半导体装置中,搭载焊盘2和外部电极3存在脱落的担忧,若搭载焊盘2和外部电极3各自的总厚度T1超过100μm,则存在生产率(成本方面)变差的问题。
另外,在半导体装置用基板的制造方法中,经由抗蚀剂图案化工序、第一金属层形成工序、主体部形成工序、以及第二金属层形成工序形成外部电极3。另外,在主体部形成工序中,对第三表面层7的表面实施Ni-P的电解镀敷处理,形成外部电极主体部9。根据这样的半导体装置用基板的制造方法,仅对经过了第一金属层形成工序的基板16实施Ni-P的电解镀敷处理,就能够形成具备不感应磁的外部电极主体部9的半导体装置用基板。因此,与在表面层形成非磁性的薄Ni-P层之后,在Ni-P层形成具备悬伸部的厚的Cu层的现有的半导体装置用基板相比,能够以低成本形成具备不感应磁的外部电极主体部9的半导体装置用基板。
另外,在半导体装置用基板的另一制造方法中,经过与上述同样的抗蚀剂图案化工序、第一金属层形成工序、主体部形成工序以及第二金属层形成工序形成搭载焊盘2和外部电极3。另外,在主体部形成工序中,对第一表面层6和第三表面层7的表面实施Ni-P的电解镀敷处理,形成搭载焊盘主体部8和外部电极主体部9。根据这样的半导体装置用基板的制造方法,与上述同样地,仅对经过了第一金属层形成工序的基板16实施Ni-P的电解镀敷处理,就能够形成具备不感应磁的搭载焊盘主体部8和外部电极主体部9的半导体装置用基板。因此,与现有的半导体装置用基板相比,能够以低成本形成具备不感应磁的搭载焊盘主体部8和外部电极主体部9的半导体装置用基板。
另外,在半导体装置中,半导体元件1和外部电极3电连接,并被密封于树脂5的内部。外部电极3具备:第三表面层7,其露出于半导体装置的安装面S;外部电极主体部9,其形成于第三表面层7的表面;以及第四表面层13,其形成于外部电极主体部9的表面。另外,外部电极3的外部电极主体部9由非磁性的Ni-P形成。根据这样的半导体装置,与在表面层形成非磁性的薄Ni-P层之后,在Ni-P层形成厚的Cu层,再在悬伸部形成薄的Au层的现有的半导体装置相比,能够简化外部电极主体部9的构造。另外,由于外部电极主体部9整体由非磁性的Ni-P形成,因此能够使外部电极主体部9整体不感应磁。因此,在具备感应磁的半导体元件1的半导体装置、例如、磁传感器的情况下,能够提高半导体装置的磁稳定性,并且削减整体成本。此外,能够与省略搭载焊盘2相应地简化半导体装置的结构,并能削减其制造成本。
另外,若外部电极3的外部电极主体部9由Ni-P的电解镀敷层形成,则也能够无需进行触击镀敷处理等基底处理而容易地形成外部电极主体部9,相应地能够以更低成本提供半导体装置。
另外,外部电极3的外部电极主体部9的维氏硬度优选为400~600HV。在这样的半导体装置中,若外部电极主体部9的维氏硬度小于400HV,则在将基板16物理性地剥离去除时、或者在完成的半导体装置中,存在外部电极3脱落的担忧,若维氏硬度超过600HV,则在对外部电极3施加负载时容易产生破裂。
另外,外部电极3的总厚度T1优选为20~100μm。在这样的半导体装置中,若外部电极3的总厚度T1小于20μm,则在将基板16物理性地剥离去除时、或者在完成的半导体装置中,存在外部电极3脱落的担忧,若外部电极3的总厚度T1超过100μm,则存在生产率(成本方面)变差的担忧。
另外,在固定于搭载焊盘2的半导体元件1和外部电极3电连接,且这些各部件1、2、3被密封于树脂5的内部的另一半导体装置中,搭载焊盘2具备:第一表面层6;搭载焊盘主体部8,其形成于第一表面层6的表面;以及第二表面层12,其形成于搭载焊盘主体部8的表面。另外,外部电极3具备:第三表面层7,其露出于半导体装置的安装面S;外部电极主体部9,其形成于第三表面层7的表面;以及第四表面层13,其形成于外部电极主体部9的表面。而且,搭载焊盘主体部8和外部电极主体部9由非磁性的Ni-P形成。根据这样的半导体装置,与上述半导体装置同样地,与现有的半导体装置相比,能够简化搭载焊盘主体部8和外部电极主体部9的构造。另外,由于搭载焊盘主体部8和外部电极主体部9整体由非磁性的Ni-P形成,因此能够使搭载焊盘主体部8和外部电极主体部9整体不感应磁。因此,在具备感应磁性的半导体元件1的半导体装置、例如、磁性传感器的情况下,能够提高半导体装置的磁稳定性,并且削减整体成本。
另外,若搭载焊盘2的搭载焊盘主体部8和外部电极3的外部电极主体部9分别由Ni-P的电解镀敷层形成,则也能够不需要进行触击镀敷处理等基底处理而容易地形成搭载焊盘主体部8和外部电极主体部9,因此能够相应地以低成本提供半导体装置。
另外,搭载焊盘2的搭载焊盘主体部8和外部电极3的外部电极主体部9的维氏硬度优选为400~600HV。在这样的半导体装置中,若搭载焊盘主体部8和外部电极主体部9的维氏硬度小于400HV,则在将基板16物理性地剥离去除时、或者在完成的半导体装置中,存在搭载焊盘2和外部电极3脱落的担忧。另外,若维氏硬度超过600HV,则在对搭载焊盘2和外部电极3施加负载时容易产生破裂。
另外,搭载焊盘2和外部电极3各自的总厚度T1优选为20~100μm。在这样的半导体装置中,若搭载焊盘2和外部电极3各自的总厚度T1小于20μm,则在将基板16物理性地剥离去除时、或者在完成的半导体装置中,存在搭载焊盘2和外部电极3脱落的担忧,若搭载焊盘2和外部电极3各自的总厚度T1超过100μm,则存在生产率(成本方面)变差的担忧。
附图说明
图1是本发明的实施例1的半导体装置的纵剖主视图。
图2是从底面侧观察半导体装置的立体图。
图3的(a)~(f)是表示本发明的实施例1的半导体装置用基板的制造过程的说明图。
图4的(a)~(d)是表示本发明的实施例1的半导体装置的制造过程的说明图。
图5是本发明的实施例2的半导体装置的纵剖主视图。
图6是本发明的实施例3的半导体装置的纵剖主视图。
图中:
1—半导体装置,2—搭载焊盘,3—外部电极,4—引线,5—树脂,6—第一表面层,7—第三表面层,8—搭载焊盘主体部,9—外部电极主体部,10、11—悬伸部,12—第二表面层,13—第四表面层,16—基板,17—抗蚀剂层,S—安装面。
具体实施方式
(实施例1)
图1~图4表示本发明的实施例1的半导体装置用基板及其制造过程、以及在半导体装置用基板上安装有半导体元件1的半导体装置。如图1所示,半导体装置通过将感应磁(容易受到磁场的影响)的半导体元件1、在半导体装置的安装面S露出的搭载焊盘2及六个外部电极3、以及电连接半导体元件1和外部电极3的引线4密封于绝缘性的树脂(密封件)5的内部而构成,且被用作表面安装用的单元电子部件(半导体装置)。搭载焊盘2配置于半导体装置的安装面S的中央,外部电极3以在中间夹着搭载焊盘2的状态呈直线列状地配置各三个。半导体装置形成为扁平的长方体状。
如图1所示,搭载焊盘2和外部电极3分别具备在半导体装置的安装面S露出的第一表面层6及第三表面层7、与第一表面层6连续的搭载焊盘主体部8、与第三表面层7连续的外部电极主体部9、以及覆盖两主体部8、9的表面的第二表面层12及第四表面层13。搭载焊盘主体部8和外部电极主体部9分别由非磁性的Ni-P形成,各表面层6、7、12、13分别通过由金、银、钯、锡等任意一种非磁性的金属(贵金属)构成的单层、或者层叠了两种以上的金属(贵金属)的层构成。在该实施例中,由金形成露出于安装面S的第一表面层6及第三表面层7,覆盖两主体部8、9的表面的第二表面层12及第四表面层13由银形成。
半导体装置经由形成半导体装置用基板的过程和在半导体装置用基板安装半导体元件1的过程而形成。半导体装置用基板经由如下工序而形成:在基板16的表面形成图案抗蚀剂的抗蚀剂图案化工序;使用通过抗蚀剂图案化工序所形成的图案抗蚀剂在基板16的表面形成第一表面层6和第三表面层7的第一金属层形成工序;在第一表面层6及第三表面层7的表面形成搭载焊盘主体部8和外部电极主体部9的主体部形成工序;以及在搭载焊盘主体部8和外部电极主体部9的表面形成第二表面层12和第四表面层13的第二金属层形成工序。之后,经由半导体元件1的安装工序、使用了引线4的接合工序、树脂密封工序、基板剥离工序、切割工序,半导体装置完成。以下对半导体装置用基板和半导体装置的制造过程的概略进行说明。
如图3(a)所示,在抗蚀剂图案化工序中,在由导电性的金属板形成的基板16的表面层压感光性的抗蚀剂膜而形成抗蚀剂层17,使图案膜18紧贴该抗蚀剂层17的表面,并从紫外线光灯19照射紫外线光而进行曝光。此时,紫外线光照射面向形成于图案膜18的透光孔20的抗蚀剂层17,使曝光的抗蚀剂层17固化。被图案膜18遮蔽的抗蚀剂层17的未曝光部通过显影而被溶解除去,如图3(b)所示,仅曝光部分残留于基板16上,在曝光部分之间形成有具有用于形成搭载焊盘2及外部电极3的通孔的图案抗蚀剂。
如图3(c)所示,在第一金属层形成工序中,将实施了镀敷前处理(脱脂、酸浸渍、氧化膜除去、活化、化学蚀刻、电解处理、触击镀敷等)的基板16浸渍于电铸槽,在露出于先前的图案抗蚀剂的基板16电铸(镀敷)金而形成第一表面层6及第三表面层7。此时,调整电铸(镀敷)时间,以使第一表面层6及第三表面层7的厚度优选为0.04μm以上且1.0μm以下,在本实施例中为0.1μm。若第一表面层6及第三表面层7的厚度小于0.04μm,则半导体装置的安装时的焊料润湿性差。另外,Ni-P层(搭载焊盘主体部8及外部电极主体部9)与基板16的紧贴性变得过于牢固,存在难以剥离除去基板16的担忧。另外,若第一表面层6及第三表面层7的厚度超过1.0μm,则存在使安装上的半导体装置的焊料接合强度恶化的担忧。
在接下来的主体部形成工序中,如图3(d)所示,将基板16再次浸渍于电铸槽,在表面层6、7的表面侧实施Ni-P的电解镀敷处理,形成搭载焊盘主体部8和外部电极主体部9。此时,通过调整电铸(镀敷)处理时间,能够在搭载焊盘主体部8(搭载焊盘2)和外部电极主体部9(外部电极3)的上部形成悬伸部10、11。悬伸部10、11在主体部形成工序中通过超过抗蚀剂层17的厚度地电铸(镀敷)各主体部8、9而形成,悬伸部10、11的周缘部分(前端部分)向先前的固化了的抗蚀剂层17侧伸出而形成。另外,在不形成第一表面层6、第三表面层7而在基板16的表面直接形成Ni-P层的情况下,Ni-P层和基板16牢固地紧贴,因此难以剥离除去基板16。
由Ni-P层形成的搭载焊盘2的搭载焊盘主体部8和外部电极3的外部电极主体部9的表面粗糙度(算术平均粗糙度Ra)为0.2~0.3μm,通过将形成于各主体部8、9的表面的第二表面层12及第四表面层13的厚度形成得较薄,能够使各表面层12、13的表面状态效仿各主体部8、9的表面而呈现。此外,若第二表面层12和第四表面层13的表面过于平滑,则虽然半导体元件1相对于搭载焊盘2的搭载性变得良好,但与树脂5的紧贴性变差。另外,若第二表面层12和第四表面层13的表面过于粗糙,则电连接半导体元件1的电极和外部电极3时的接合性变差。另外,搭载焊盘主体部和外部电极主体部由Ni形成的情况下的各表面层的表面粗糙度(算术平均粗糙度Ra)为0.3~0.5μm,由Ni-P层形成的搭载焊盘2和外部电极3的表面形成得稍微有些平滑。
在接下来的第二金属层形成工序中,如图3(e)所示,在各主体部8、9的表面电铸(镀敷)银,形成第二表面层12和第四表面层13。此时,调整电铸(镀敷)时间,以使各表面层12、13的厚度优选为1.5μm以上且6.0μm以下,在本实施例中为2μm。若各表面层12、13的厚度小于1.5μm,则接合性变差,若各表面层12、13的厚度超过6.0μm,则存在成本增加的缺点。另外,在各表面层12、13难以紧贴形成于各主体部8、9的表面的情况下,优选在各表面层12、13的电铸(镀敷)前,对各主体部8、9的表面进行镀覆前处理,提高各表面层12、13相对于各主体部8、9的紧贴性。搭载焊盘主体部8和外部电极主体部9优选使搭载焊盘2和外部电极3各自的总厚度T1在20~100μm的范围内,在本实施例中形成为,搭载焊盘2和外部电极3各自的总厚度T1为40μm。若第二表面层12和第四表面层13的厚度薄,则对磁传感器(半导体元件1)的影响变少。但是,也有时根据半导体元件1的特性、各表面层12、13的厚度、面积,对磁传感器(半导体元件1)的影响的程度发生变化。
如图3(f)所示,通过去除残留于经由第二金属层形成工序所得到的半导体装置用基板的坯体的抗蚀剂层17,能够得到在基板16上形成有搭载焊盘2和外部电极3的半导体装置用基板。对上述半导体装置用基板的多个各主体部8、9进行硬度测量,其结果,搭载焊盘主体部8及外部电极主体部9的维氏硬度为400~600HV。另外,对于除去了抗蚀剂层17的状态的半导体装置用基板,进行搭载焊盘2及外部电极3的剪切强度试验,确认了搭载焊盘2及外部电极3与基板16的紧贴程度。在剪切强度试验中,在将基板16固定之后,将剪切工具贴在搭载焊盘2及外部电极3的周侧面,使剪切工具作用与基板16平行的力,并计测搭载焊盘2及外部电极3从基板16脱落时的载荷。本实施例的半导体装置用基板的剪切强度的目标值为100~500g,测量结果的平均载荷为297g。关于搭载焊盘主体部及外部电极主体部由Ni形成的现有的半导体装置用基板的剪切强度,平均载荷为324g,因此能够发挥大致同等的剪切强度。此外,若搭载焊盘2及外部电极3与基板16的紧贴强度较小,则在安装半导体元件1时,在进行接合处理时,在进行树脂密封处理等的情况下,存在搭载焊盘2及外部电极3从基板16脱落的担忧。另外,若搭载焊盘2及外部电极3与基板16的紧贴强度过大,则难以剥离除去基板16。
在半导体元件1相对于通过以上所得到的半导体装置用基板的安装工序中,如图4(a)所示,将半导体元件1经由接合件(焊料、膏、带、芯片贴装膜等)固定于搭载焊盘2上,并如图4(b)所示,将半导体元件1的上表面的电极和外部电极3利用由金、铜等的细线构成的引线4连接。在进行半导体元件1与外部电极3的电连接而接合工序结束后,转移至树脂密封工序。在树脂密封工序中,将基板16的表面侧安装于成为上模的成型用模具,使基板16承担下模的作用,将热固性的环氧树脂注入成型用模具内并加热使其固化。此时,如图4(c)所示,在基板16上,成为一个半导体装置的搭载焊盘2与多个外部电极3的组合在排列多个的状态下被同样地密封,成为多个半导体装置相连的状态。
接着,如图4(d)所示,通过去除基板16,成为在各半导体装置的底部(安装面S)露出搭载焊盘2(第一表面层6)、外部电极3(第三表面层7)的背面侧的状态。为了除去基板16,例如使用从半导体装置侧将基板16物理性地剥下除去(剥离)的方法。通过使用强度及剥离性优异的不锈钢件作为基板16,能够从半导体装置侧剥下基板16而将其迅速地剥离除去。此外,在基板16为其它金属材料、例如铜材的情况下,作为除去基板16的方法,也可以使用将基板16浸渍于蚀刻液而使其溶解的方法。然后,通过进行切割处理(切断处理),能够得到半导体装置。
如以上所说明地,在上述实施例的半导体装置中,将搭载焊盘2的搭载焊盘主体部8和外部电极3的外部电极主体部9分别由非磁性的Ni-P形成,因此与在通过非电解镀敷在表面层形成非磁性的Ni-P层之后,在Ni-P层形成具备悬伸部的Cu层,再在Cu层形成薄的Au层的现有的半导体装置相比,能够简化搭载焊盘主体部8和外部电极主体部9的构造。另外,由于将搭载焊盘主体部8和外部电极主体部9的整体由非磁性的Ni-P形成,能够消除(非磁性化)两者(搭载焊盘主体部8和外部电极主体部9)感应磁的情况,因此即使在构成具备感应磁的半导体元件1的半导体装置、例如、磁传感器的情况下,也能够防止产生磁影响,能够有助于半导体装置的可靠性提高。
由于将搭载焊盘2的搭载焊盘主体部8和外部电极3的外部电极主体部9分别由Ni-P的电解镀敷层形成,因此与现有的半导体装置相比,能够削减用于形成搭载焊盘2和外部电极3的镀敷工序数,相应地能够更低成本地提供半导体装置。
搭载焊盘2的搭载焊盘主体部8和外部电极3的外部电极主体部9的维氏硬度优选为400~600HV。通过将搭载焊盘主体部8和外部电极主体部9的维氏硬度形成于400~600HV的范围,能够确保搭载焊盘2和外部电极3的强度(刚性),与现有产品相比,即使在将搭载焊盘2、外部电极3的厚度形成得较薄的情况下,也能够防止搭载焊盘2、外部电极3的脱落。另外,搭载焊盘2和外部电极3各自的总厚度T1优选为20~100μm。若搭载焊盘2和外部电极3各自的总厚度T1小于20μm,则与树脂5的接触面积小,在将基板16物理性地剥离除去时、或者在完成的半导体装置中,存在搭载焊盘2、外部电极3脱落的担忧,若搭载焊盘2和外部电极3各自的总厚度T1超过100μm,则形成搭载焊盘2和外部电极3耗费时间,生产率(成本方面)变差。
本实施方式的半导体装置用基板能够期待有助于实现***提倡的可持续发展目标(SDGs:Sustainable Development Goals)的目标9(建造产业和技术革新的基础_发展强大的基础设施,推进包容性且可持续的工业化,并且实现技术革新的扩大)、以及目标12(创造责任、使用责任_确保可持续的消费和生产的模式)。
(实施例2)
图5示出了本发明的实施例2的半导体装置。在实施例2中,对省略了搭载焊盘2的半导体装置用基板实施半导体元件1的安装工序,形成半导体装置。半导体元件1通过易剥离性的接合件固定于基板16上的预定位置。在本实施例的半导体装置中,以半导体元件1的底面和外部电极3的第三表面层7露出于半导体装置的安装面S的状态将半导体元件1密封于树脂5的内部,并利用引线4电连接半导体元件1和外部电极3。与实施例1同样地,外部电极3由第三表面层7、外部电极主体部9以及第四表面层13构成。外部电极主体部9通过对第三表面层7的表面实施Ni-P的电解镀敷处理而形成。其它与实施例1的半导体装置相同,因此对相同的部件标注相同的符号,并省略其说明。在后述的实施例3中也同样。根据这样的半导体装置,能够与能够省略搭载焊盘2相应地简化半导体装置的构造,降低其制造成本。
(实施例3)
图6示出了本发明的实施例3的半导体装置。在实施例3中,相对于省略了搭载焊盘2的半导体装置用基板,半导体元件1以跨越成对的外部电极3的状态经由接合件而固定。在本实施例的半导体装置中,以外部电极3的第三表面层7在半导体装置的安装面S露出的状态将半导体元件1密封于树脂5的内部,并利用引线4电连接半导体元件1和外部电极3。外部电极主体部9通过对第三表面层7的表面实施Ni-P的电解镀敷处理而形成。在实施例3的半导体装置中,也能够省略支撑半导体元件1的搭载焊盘2。根据这样的半导体装置,与实施例2的半导体装置同样地,能够与能够省略搭载焊盘2相应地简化半导体装置的构造,减低其制造成本。此外,半导体元件1和外部电极3也可以通过倒装芯片结合(倒装芯片接合)代替引线接合(引线接合)而电连接,在该情况下,能够省略接合件。
对于上述各实施方式中的搭载焊盘2(搭载焊盘主体部8)和外部电极3(外部电极主体部9),为了确认磁性的有无而进行了测定(检查)。具体而言,准备由Ni-P形成的各种尺寸(5mm见方×厚度80μm、30mm见方×厚度40μm,共计两种)的样品以及由Au/Ni-P形成(在Au层上层叠形成Ni-P层)的各种尺寸(长度10mm×宽度4mm×厚度19μm、长度10mm×宽度4mm×厚度22μm、长度10mm×宽度4mm×厚度23μm、长度10mm×宽度4mm×厚度24μm、长度10mm×宽度4mm×厚度29μm、1mm见方×厚度26μm,共计六种)的样品,确认是否与钕磁铁反应(吸引、附着)。若详细说明磁性的有无的测定(检查)方法,则在塑料制的台上放置样品,使钕磁铁从该样品的上方垂直地接触,确认在缓慢地抬起钕磁铁时样品是否抬起,将样品抬起的情况设为“有磁性”,将样品不抬起的情况设为“无磁性”。在该测定中使用的钕磁铁的规格为,尺寸为直径8mm×厚度8mm,磁通密度(磁场的强度、磁场强度)为4930G(高斯),480mT(特斯拉),吸附力为2.18kgf。通过上述测定(检查)方法测定的结果,能够确认所有样品为“无磁性”。此外,通过由Ni形成的样品(将由上述的由Ni-P形成的样品两种和由Au/Ni-P形成的样品六种各自的Ni-P置换成用Ni的样品(由Ni形成的样品))进行测定的结果,确认为“有磁性”。
除此之外,使用磁场强度测定器(磁场测定器、特斯拉计)进行磁通密度的测定。具体而言,准备由Ni-P形成的各种尺寸(1mm见方×厚度10μm、1cm见方×厚度10μm)的样品,使用非鲁斯特公司(フェルスター社)制造的“MAGNETOSCOP(注册商标)”测定磁通密度。若详细说明磁通密度的测定方法,则通过面对面设置的探针(使用非鲁斯特公司制造的“PROBEPFD-100”)获取磁通密度的零点,在探针之间放置样品测定磁通密度的位移,由此测定磁通密度(数值)。通过上述测定方法测定出的结果,能够确认全部样品的磁通密度(磁场的强度、磁场强度)为10~20nT(特斯拉)。此外,通过由Ni形成的样品(1cm见方×厚度10μm)进行测定的结果,确认了磁通密度(磁场的强度、磁场强度)为301nT(特斯拉)。
Claims (8)
1.一种半导体装置用基板,其在基板的表面形成有外部电极,该半导体装置用基板的特征在于,
外部电极具备:第三表面层,其形成于基板的表面;外部电极主体部,其形成于第三表面层的表面;以及第四表面层,其形成于外部电极主体部的表面,
外部电极的外部电极主体部由非磁性的Ni-P形成。
2.根据权利要求1所述的半导体装置用基板,其特征在于,
外部电极的外部电极主体部与钕磁铁不反应。
3.根据权利要求2所述的半导体装置用基板,其特征在于,
钕磁铁的磁通密度为4930G以下。
4.根据权利要求1至3中任一项所述的半导体装置用基板,其特征在于,
外部电极的外部电极主体部的磁通密度为10~20nT。
5.一种半导体装置用基板,其在基板的表面形成有半导体元件的搭载焊盘和外部电极,该半导体装置用基板的特征在于,
搭载焊盘具备:第一表面层,其形成于基板的表面;搭载焊盘主体部,其形成于第一表面层的表面;以及第二表面层,其形成于搭载焊盘主体部的表面,
外部电极具备:第三表面层,其形成于基板的表面;外部电极主体部,其形成于第三表面层的表面;以及第四表面层,其形成于外部电极主体部的表面,
搭载焊盘的搭载焊盘主体部和外部电极的外部电极主体部分别由非磁性的Ni-P形成。
6.根据权利要求5所述的半导体装置用基板,其特征在于,
搭载焊盘的搭载焊盘主体部和外部电极的外部电极主体部与钕磁铁不反应。
7.根据权利要求6所述的半导体装置用基板,其特征在于,
钕磁铁的磁通密度为4930G以下。
8.根据权利要求5至7中任一项所述的半导体装置用基板,其特征在于,
搭载焊盘的搭载焊盘主体部和外部电极的外部电极主体部的磁通密度为10~20nT。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021154516A JP2023045901A (ja) | 2021-09-22 | 2021-09-22 | 半導体装置用基板 |
JP2021-154516 | 2021-09-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115863286A true CN115863286A (zh) | 2023-03-28 |
Family
ID=85660538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210983580.5A Pending CN115863286A (zh) | 2021-09-22 | 2022-08-16 | 半导体装置用基板 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2023045901A (zh) |
CN (1) | CN115863286A (zh) |
-
2021
- 2021-09-22 JP JP2021154516A patent/JP2023045901A/ja active Pending
-
2022
- 2022-08-16 CN CN202210983580.5A patent/CN115863286A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2023045901A (ja) | 2023-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3781596A (en) | Semiconductor chip carriers and strips thereof | |
US4806409A (en) | Process for providing an improved electroplated tape automated bonding tape and the product produced thereby | |
JP2024096242A (ja) | 半導体装置用基板、および半導体装置 | |
JP3963655B2 (ja) | 回路装置の製造方法 | |
KR920000076B1 (ko) | 반도체장치 | |
JP2003155591A (ja) | 板状体の製造方法およびそれを用いた回路装置の製造方法 | |
KR20040023776A (ko) | 전자 디바이스 검사용 콘택트시트 및 그 제조방법 | |
CN115863286A (zh) | 半导体装置用基板 | |
JP4679000B2 (ja) | 板状体 | |
JP3246841B2 (ja) | プローブ構造 | |
JP3204102B2 (ja) | コンタクトプローブ | |
JP5058032B2 (ja) | コンタクトプローブの製造方法 | |
US20210132112A1 (en) | Probe, inspection jig, inspection device, and method for manufacturing probe | |
JP2002198635A (ja) | 配線板及びその製造方法 | |
JPH01208847A (ja) | 集積回路装置 | |
CN110178181B (zh) | 布线电路基板及其制造方法 | |
JP4342157B2 (ja) | 回路装置の製造方法 | |
JP2004101410A (ja) | 電子デバイス検査用コンタクトシートおよびその製造方法 | |
JP2023056787A (ja) | コンタクトプローブ及びコンタクトプローブの製造方法 | |
CN117054698A (zh) | 探针尖端的制备方法及通过其制备的探针尖端 | |
JPH0793402B2 (ja) | 半導体装置 | |
KR20160140245A (ko) | 프로브 기판 및 그 제조 방법 | |
JP2005241362A (ja) | プローブ針及びその製造方法 | |
KR20120110290A (ko) | 일체형 프로브 블록의 제조 방법 및 그 프로브 블록을 포함하는 전기신호 검사 장치 | |
JP5203136B2 (ja) | コンタクトプローブの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |