CN115857612B

CN115857612B - 带隙基准源及其低温漂控制方法、***和芯片

Info

Publication number: CN115857612B
Application number: CN202310189747.5A
Authority: CN
Inventors: 樊茂
Original assignee: Yingli Semiconductor Shanghai Co ltd
Current assignee: Yingli Semiconductor Shanghai Co ltd
Priority date: 2023-03-02
Filing date: 2023-03-02
Publication date: 2023-05-09
Anticipated expiration: 2043-03-02
Also published as: CN115857612A

Abstract

一种带隙基准源及其低温漂控制方法、***和芯片，其中带隙基准源包括带隙基准模块和漏电流补偿模块。带隙基准模块中，第一BJT管和第二BJT管用于输出基准电压；第一电流镜连接第一BJT管和第二BJT管，用于向第二BJT管提供偏置电流。漏电流补偿模块中，BJT管组用于向第二BJT管提供漏电流补偿；第二电流镜用于将BJT管组产生的漏电流镜像至第二BJT管；开关控制单元用于控制BJT管组中每个BJT管的开关。通过接通BJT管组中的至少一个BJT管，能够有效补偿第二BJT管集电极对芯片衬底的漏电，降低带隙基准源的温度系数，有助于确保整体电路的精度和性能，而不需调整BJT管自身的设计和制程，且结构简单、灵活可调，便于实施。

Description

带隙基准源及其低温漂控制方法、***和芯片

技术领域

本申请涉及集成电路技术领域，特别是涉及一种带隙基准源及其低温漂控制方法、***和芯片。

背景技术

带隙基准源广泛应用于各类集成电路中，用以提供对温度变化基本恒定的基准电压。其原理在于，两个具有不同电流密度的BJT管（Bipolar Junction Transistor，双极结型晶体管）的基极-发射极压差ΔVbe具有正温度系数，通过合适的系数加权，在一定范围内抵消Vbe的温度漂移特性，从而得到近似零温度漂移的基准电压Vref。

然而实际中，由于高温下BJT管的集电极对芯片衬底漏电，使得基准电压升高，从而影响整体电路的精度和性能。相关技术中，需要BJT管生产厂家通过改变设计、制程等减少该漏电，但这需要加大器件面积，且生产成本高。

发明内容

为了解决上述技术问题中的至少一个，本申请的目的在于提供一种带隙基准源及其低温漂控制方法、***和芯片，通过接通BJT管组中的至少一个BJT管，能够有效补偿第二BJT管集电极对芯片衬底的漏电，降低带隙基准源的温度系数，有助于确保整体电路的精度和性能，而不需调整BJT管自身的设计和制程，且结构简单、灵活可调，便于实施。

为实现上述目的，本申请提供的一种带隙基准源，包括：带隙基准模块和漏电流补偿模块；其中，

所述带隙基准模块包括，

第一电阻和第二电阻；

第一BJT管和第二BJT管，所述第一BJT管的发射极通过所述第一电阻接地，所述第二BJT管的发射极通过所述第二电阻连接所述第一BJT管的发射极；二者的基极相连并连接电压输出端，用于输出基准电压；

第一电流镜，连接所述第一BJT管和所述第二BJT管，用于向所述第二BJT管提供偏置电流；

所述漏电流补偿模块包括，

BJT管组，用于向所述第二BJT管提供漏电流补偿；

第二电流镜，用于将所述BJT管组产生的漏电流镜像至所述第二BJT管；

开关控制单元，用于控制所述BJT管组中每个BJT管的开关。

进一步地，所述第二电流镜包括，共栅共源连接的第一MOS管和第二MOS管；二者的源极连接电源电压端；二者的栅极连接所述第一MOS管的漏极和所述BJT管组；

所述第二MOS管的漏极连接所述第二BJT管的集电极。

更进一步地，所述BJT管组包括，共集电极共发射极连接的多个BJT管；

所述多个BJT管，其集电极均连接所述第二电流镜；其发射极均连接所述第一BJT管的发射极；其基极分别连接所述开关控制单元的对应开关。

更进一步地，其特征在于，所述开关控制单元，包括多个开关；

所述多个开关，其一端对应连接所述多个BJT管的基极，另一端连接所述第一BJT管的发射极。

进一步地，所述第一电流镜包括，共栅共源连接的第三MOS管和第四MOS管；二者的源极连接电源电压端；二者的栅极连接所述第三MOS管的漏极和所述第一BJT管的集电极；

所述第四MOS管的漏极连接所述第二BJT管的集电极。

进一步地，所述带隙基准模块还包括，

补偿电阻；

补偿电容，其一端连接所述第二BJT管的集电极，另一端通过所述补偿电阻连接所述电压输出端。

更进一步地，所述带隙基准模块还包括，

第三电流镜，由共栅共源连接的所述第三MOS管和第五MOS管构成；所述第五MOS管的漏极连接第四电流镜中MOS管的栅极；

第四电流镜，由共栅共源连接的第六MOS管和第七MOS管构成；二者的栅极连接所述第六MOS管的漏极；二者的源极接地；所述第七MOS管的漏极连接第八MOS管的漏极；

第八MOS管，其栅极连接所述第二BJT管的集电极；其源极连接电源电压端。

更进一步地，所述带隙基准模块还包括，

第三电阻和第四电阻；

源随器，其栅极连接所述第八MOS管的漏极；其漏极通过所述第三电阻连接所述电源电压端；其源极通过所述第四电阻连接所述电压输出端；

第五电阻，其一端连接所述电压输出端，另一端接地。

进一步地，所述BJT管组中的BJT管与所述第二BJT管的生产批次相同。

为实现上述目的，本申请还提供的一种带隙基准源的低温漂控制方法，所述方法应用于如上所述的带隙基准源，包括，

基于预设配置，控制所述带隙基准源的BJT管组中不同BJT管打开，以进入对应的多个测试状态；

在每个测试状态中，获取所述带隙基准源的基准电压的温度系数，以得到与所述多个测试状态对应的多个温度系数；

获取所述多个温度系数中的最小温度系数；

根据所述最小温度系数对应的测试状态中BJT管组的打开状态，控制对应的BJT管打开，以输出具有最小温度系数的带隙基准电压。

为实现上述目的，本申请还提供的一种带隙基准源的低温漂控制***，包括，

如上所述的带隙基准源；

低温漂控制装置；其中包括，

控制模块，用于基于预设配置，控制所述带隙基准源的BJT管组中不同BJT管打开，以进入对应的多个测试状态；

获取模块，用于在每个测试状态中，获取所述带隙基准源的基准电压的温度系数，以得到与所述多个测试状态对应的多个温度系数，并获取所述多个温度系数中的最小温度系数；

所述控制模块，还用于根据所述最小温度系数对应的测试状态中BJT管组的打开状态，控制对应的BJT管打开，以输出具有最小温度系数的带隙基准电压。

为实现上述目的，本申请还提供的一种芯片，所述芯片包括，如上所述的带隙基准源。

为实现上述目的，本申请提供的计算机可读存储介质，其上存储有计算机指令，当计算机指令运行时执行如上所述的带隙基准源的低温漂控制方法的步骤。

本申请的带隙基准源及其低温漂控制方法、***和芯片，其带隙基准源通过带隙基准模块中的第一BJT管和第二BJT管输出基准电压，并通过第一电流镜向所述第二BJT管提供偏置电流，以及通过BJT管组向所述第二BJT管提供漏电流补偿，并通过第二电流镜将所述BJT管组产生的漏电流镜像至所述第二BJT管，以及通过开关控制单元控制所述BJT管组中每个BJT管的开关。由此，接通BJT管组中的至少一个BJT管，能够有效补偿第二BJT管集电极对芯片衬底的漏电，降低带隙基准源的温度系数，有助于确保整体电路的精度和性能，而不需调整BJT管自身的设计和制程，且结构简单、灵活可调，便于实施。

本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。

附图说明

附图用来提供对本申请的进一步理解，并且构成说明书的一部分，并与本申请的实施例一起，用于解释本申请，并不构成对本申请的限制。在附图中：

图1为根据本申请实施例的带隙基准源结构框图；

图2为根据本申请实施例的带隙基准源结构示意图；

图3为根据本申请实施例的不采用漏电流补偿模块的带隙基准源温度特性曲线图；

图4为根据本申请实施例的采用漏电流补偿模块的带隙基准源温度特性曲线图；

图5为根据本申请实施例的芯片结构框图；

图6为根据本申请实施例的带隙基准源的低温漂控制方法流程图；

图7为根据本申请实施例的带隙基准源的低温漂控制***结构框图。

具体实施方式

下面将参照附图更详细地描述本申请的实施例。虽然附图中显示了本申请的某些实施例，然而应当理解的是，本申请可以通过各种形式来实现，而且不应该被解释为限于这里阐述的实施例，相反提供这些实施例是为了更加透彻和完整地理解本申请。应当理解的是，本申请的附图及实施例仅用于示例性作用，并非用于限制本申请的保护范围。

应当理解，本申请的方法实施方式中记载的各个步骤可以按照不同的顺序执行，和/或并行执行。此外，方法实施方式可以包括附加的步骤和/或省略执行示出的步骤。本申请的范围在此方面不受限制。

本文使用的术语“包括”及其变形是开放性包括，即“包括但不限于”。术语“基于”是“至少部分的基于”。术语“一个实施例”表示“至少一个实施例”；术语“另一实施例”表示“至少一个另外的实施例”；术语“一些实施例”表示“至少一些实施例”。其他术语的相关定义将在下文描述中给出。

需要注意，本申请中提及的“第一”、“第二”等概念仅用于对不同的装置、模块、单元或数据进行区分，并非用于限定这些装置、模块、单元或数据所执行的功能的顺序或者相互依存关系。

需要注意，本申请中提及的“一个”、“多个”的修饰是示意性而非限制性的，本领域技术人员应当理解，除非在上下文另有明确指出，否则应该理解为“一个或多个”。“多个”应理解为两个或以上。

下面，将参考附图详细地说明本申请的实施例。

实施例1

图1为根据本申请实施例的带隙基准源结构框图，参考图1所示，带隙基准源10，包括带隙基准模块11和漏电流补偿模块12。

带隙基准模块11包括第一电流镜CM1、第一BJT管Q1、第二BJT管Q2、第一电阻R1和第二电阻R2。其中，第一BJT管Q1和第二BJT管Q2，用于输出基准电压；第一电流镜CM1，用于向第二BJT管Q2提供偏置电流。

漏电流补偿模块12包括第二电流镜CM2、BJT管组A和开关控制单元SC。其中，BJT管组A，用于向第二BJT管Q2提供漏电流补偿；第二电流镜CM2，用于将BJT管组A产生的漏电流镜像至第二BJT管Q2；开关控制单元SC，用于控制BJT管组A中每个BJT管的开关。

实施例2

图2为根据本申请实施例的带隙基准源结构示意图，下面将参考图2，对本申请实施例的带隙基准源进行详细描述。

在带隙基准模块11中，第一BJT管Q1的发射极通过第一电阻R1接地，第二BJT管Q2的发射极通过第二电阻R2连接第一BJT管Q1的发射极；第一BJT管Q1和第二BJT管Q2的基极相连并连接电压输出端Vref。

需要说明的是，第一BJT管Q1的基极-发射极电压为Vbe1，第二BJT管Q2的基极-发射极电压为Vbe2，二者的基极-发射极压差ΔVbe具有正温度系数。带隙基准源10通过第一BJT管Q1和第二BJT管Q2输出基准电压。

第一电流镜CM1连接第一BJT管Q1和第二BJT管Q2。本申请实施例中，第一电流镜CM1，包括共栅共源连接的第三MOS管M3和第四MOS管M4。第三MOS管M3和第四MOS管M4的源极连接电源电压端VDD，二者的栅极连接第三MOS管M3的漏极和第一BJT管Q1的集电极，第四MOS管M4的漏极连接第二BJT管Q2的集电极。第一电流镜CM1用于向第二BJT管Q2提供偏置电流。

在漏电流补偿模块12中，第二电流镜CM2，包括共栅共源连接的第一MOS管M1和第二MOS管M2。第一MOS管M1和第二MOS管M2的源极连接电源电压端VDD，二者的栅极连接第一MOS管M1的漏极和BJT管组A，第二MOS管M2的漏极连接第二BJT管Q2的集电极。漏电流补偿模块12通过第二电流镜CM2将BJT管组A产生的漏电流镜像至第二BJT管Q2。

BJT管组A，包括共集电极-共发射极连接的多个BJT管。多个BJT管的集电极均连接第二电流镜CM2中第一MOS管M1的漏极；多个BJT管的发射极均连接第一BJT管Q1的发射极；多个BJT管的基极分别连接开关控制单元SC的对应开关。漏电流补偿模块12通过BJT管组A向第二BJT管Q2提供漏电流补偿。

在具体示例中，BJT管组A中包括至少三个BJT管，放大系数可以是相同的，比例为1:1:1，也可以是递增的，比例为1:2:4。

作为优选，BJT管组A中的BJT管与第二BJT管Q2的生产批次相同。由此确保二者采用相同的衬底硅片和相同的制程工艺，从而有助于形成相同的漏电流系数，以达到更佳的补偿效果。

开关控制单元SC，包括多个开关。该多个开关的一端对应连接BJT管组A中多个BJT管的基极，另一端连接第一BJT管Q1的发射极。漏电流补偿模块12通过开关控制单元SC控制BJT管组A中每个BJT管的开关。

本申请实施例中，带隙基准模块11，还包括补偿电阻R6和补偿电容C。其中，补偿电容C的一端连接第二BJT管Q2的集电极，另一端通过补偿电阻R6连接电压输出端Vref。该补偿结构用于将主极点和次主极点分开，在具体示例中，可以使环路相位裕度大于45°。

进一步地，带隙基准模块11，还包括第三电流镜CM3、第四电流镜CM4和第八MOS管M8。

其中，第三电流镜CM3，由共栅共源连接的第三MOS管M3和第五MOS管M5构成。第五MOS管M5的漏极连接第四电流镜CM4中MOS管的栅极。第四电流镜CM4，由共栅共源连接的第六MOS管M6和第七MOS管M7构成。第六MOS管M6和第七MOS管M7的栅极连接第六MOS管M6的漏极，二者的源极接地。第七MOS管M7的漏极连接第八MOS管M8的漏极。第八MOS管M8，其栅极连接第二BJT管Q2的集电极；其源极连接电源电压端VDD。第八MOS管M8用于放大信号，第三电流镜CM3和第四电流镜CM4用于向第八MOS管M8提供偏置电流。

可以理解的是，上述实施例中第一电流镜CM1、第二电流镜CM2、第三电流镜CM3、第四电流镜CM4中的MOS管，还可以是BJT管，本申请对此不作具体限制。

更进一步地，带隙基准模块11，还包括源随器S、第三电阻R3、第四电阻R4和第五电阻R5。

其中，源随器S的栅极连接第八MOS管M8的漏极；源随器S的漏极通过第三电阻R3连接电源电压端VDD；源随器S的源极通过第四电阻R4连接电压输出端Vref。第五电阻R5的一端连接电压输出端Vref，另一端接地。该第三电阻R3用于保护源随器S的漏极电压；第四电阻R4和第五电阻R5用于构成分压，分压后反馈至第二BJT管Q2的基极，形成反馈回路。

可以理解的是，该源随器S可以是MOS管，也可以是BJT管。

需要说明的是，若不采用图2中的漏电流补偿模块12，由于高温下第二BJT管Q2的集电极对芯片衬底漏电，导致第八MOS管M8的栅极电压降低，从而使得源随器S的栅极电压和源极电压升高，进而导致基准电压升高，此时带隙基准源10的温度特性曲线如图3所示。

而若采用图2中的漏电流补偿模块12，由于高温下BJT管组A中BJT管（处于工作状态下的）的集电极对芯片衬底同样漏电，其漏电流使第二电流镜CM2中第一MOS管M1的电流增加，并使第二MOS管M2的电流增加，而第二MOS管M2的电流注入至第二BJT管Q2，实现补偿第二BJT管Q2自身的漏电。而BJT管组A用于适配漏电流的补偿幅度，通过控制逻辑，能够对BJT管组A中多个BJT管的通断进行调节，从而可以得到不同的温度曲线。

具体来说，对于图2的带隙基准源10，可以根据产线上的测试结果，通过开关控制单元SC进行相应的调节。示例性地，参考图4所示，曲线1为 BJT管组A中一个BJT管打开时的温度特性曲线，其正温度系数较明显；曲线2为BJT管组A中两个BJT管打开时的温度特性曲线；曲线3为BJT管组A中三个BJT管均打开时的温度特性曲线，其负温度系数较明显。因此，控制BJT管组A中与曲线2对应的两个BJT管打开，相比于不采用漏电流补偿模块12的情况，能够有效补偿第二BJT管Q2集电极对芯片衬底的漏电，将带隙基准源10的温度系数降低至30ppm/℃。

可以理解的是，对于漏电流补偿的修调（trimming），可以是人工调整操作，也可以是自动化配置，本申请对此不作具体限制。

综上所述，根据本申请实施例的带隙基准源，通过带隙基准模块中的第一BJT管和第二BJT管输出基准电压，并通过第一电流镜向第二BJT管提供偏置电流，以及通过BJT管组向第二BJT管提供漏电流补偿，并通过第二电流镜将BJT管组产生的漏电流镜像至第二BJT管，以及通过开关控制单元控制BJT管组中每个BJT管的开关。由此，接通BJT管组中的至少一个BJT管，能够有效补偿第二BJT管集电极对芯片衬底的漏电，降低带隙基准源的温度系数，有助于确保整体电路的精度和性能，而不需调整BJT管自身的设计和制程，且结构简单、灵活可调，便于实施。

实施例3

图5为根据本申请实施例的芯片结构框图。参考图5所示，芯片100包括上述实施例的带隙基准源10。

实施例4

图6为根据本申请实施例的带隙基准源的低温漂控制方法流程图。该带隙基准源的低温漂控制方法应用于上述实施例中的带隙基准源，参考图6所示，该方法包括以下步骤：

在步骤301，基于预设配置，控制带隙基准源的BJT管组中不同BJT管打开，以进入对应的多个测试状态。

也就是说，基于预设的BJT管组的多种开关组合方式，形成多个测试状态。从而在不同的测试状态中，向带隙基准模块提供不同大小的漏电流补偿。

在步骤302，在每个测试状态中，获取带隙基准源的基准电压的温度系数，以得到与多个测试状态对应的多个温度系数。

具体地，可以获取基准电压最大值Vmax、基准电压最小值Vmin、基准电压平均值Vmean和温度变化范围（Tmax-Tmin），并通过以下方式获取基准电压的温度系数：

由此，依次获得每个测试状态对应的温度系数，得到多个温度系数。

在步骤303，获取多个温度系数中的最小温度系数。

在步骤304，根据最小温度系数对应的测试状态中BJT管组的打开状态，控制对应的BJT管打开，以输出具有最小温度系数的带隙基准电压。

根据本申请实施例的带隙基准源的低温漂控制方法，基于预设配置，控制带隙基准源的BJT管组中不同BJT管打开，以进入对应的多个测试状态，并通过在每个测试状态中，获取带隙基准源的基准电压的温度系数，以及通过获取多个温度系数中的最小温度系数，并根据最小温度系数对应的测试状态中BJT管组的打开状态，控制对应的BJT管打开，由此能够实现自动、有效地补偿第二BJT管集电极对芯片衬底的漏电，将带隙基准源的温度系数降至最低。

实施例5

图7为根据本申请实施例的带隙基准源的低温漂控制***结构框图。参考图7所示，带隙基准源的低温漂控制***1000包括上述实施例中的带隙基准源10和低温漂控制装置20。

其中，低温漂控制装置20，包括控制模块21和获取模块22。控制模块21，基于预设配置，控制带隙基准源10的BJT管组中不同BJT管打开，以进入对应的多个测试状态。获取模块22，用于在每个测试状态中，获取带隙基准源10的基准电压的温度系数，以得到与多个测试状态对应的多个温度系数，并获取多个温度系数中的最小温度系数。

并且，控制模块21还根据最小温度系数对应的测试状态中BJT管组的打开状态，控制对应的BJT管打开，以输出具有最小温度系数的带隙基准电压。

需要说明的是，上述实施例中对带隙基准源的低温漂控制方法的解释说明，也适用于本实施例中的带隙基准源的低温漂控制***，此处不再进行赘述。

实施例6

本申请一个实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质可以是上述实施例中描述的***中所包含的；也可以是单独存在，而未装配入该***中。上述计算机可读存储介质承载有一个或者多个计算机指令，当上述一个或者多个计算机指令被执行时，实现上述实施例的车载网关测试方法的步骤。

本申请的实施例，计算机可读存储介质可以是非易失性的计算机可读存储介质，例如可以包括但不限于：便携式计算机磁盘、硬盘、随机访问存储器（RAM）、只读存储器（ROM）、可擦式可编程只读存储器（EPROM或闪存）、便携式紧凑磁盘只读存储器（CD-ROM）、光存储器件、磁存储器件，或者上述的任意合适的组合。在本申请中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行***、装置或者器件使用或者与其结合使用。

本领域普通技术人员可以理解：以上仅为本申请的优选实施例而已，并不用于限制本申请，尽管参照前述实施例对本申请进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims

1.一种带隙基准源，其特征在于，包括带隙基准模块和漏电流补偿模块；其中，

所述带隙基准模块包括，

第一电阻和第二电阻；

所述第一电流镜包括，共栅共源连接的第三MOS管和第四MOS管；二者的源极连接电源电压端；二者的栅极连接所述第三MOS管的漏极和所述第一BJT管的集电极；所述第四MOS管的漏极连接所述第二BJT管的集电极；

补偿电阻；

补偿电容，其一端连接所述第二BJT管的集电极，另一端通过所述补偿电阻连接所述电压输出端；

第八MOS管，其栅极连接所述第二BJT管的集电极；其源极连接电源电压端；

所述漏电流补偿模块包括，

BJT管组，用于向所述第二BJT管提供漏电流补偿；

开关控制单元，用于控制所述BJT管组中每个BJT管的开关。

2.根据权利要求1所述的带隙基准源，其特征在于，所述第二电流镜包括，共栅共源连接的第一MOS管和第二MOS管；二者的源极连接电源电压端；二者的栅极连接所述第一MOS管的漏极和所述BJT管组；

所述第二MOS管的漏极连接所述第二BJT管的集电极。

3.根据权利要求2所述的带隙基准源，其特征在于，所述BJT管组包括，共集电极共发射极连接的多个BJT管；

4.根据权利要求3所述的带隙基准源，其特征在于，所述开关控制单元，包括多个开关；

5.根据权利要求1所述的带隙基准源，其特征在于，所述带隙基准模块还包括，

第三电阻和第四电阻；

第五电阻，其一端连接所述电压输出端，另一端接地。

6.根据权利要求1-5任一项所述的带隙基准源，其特征在于，所述BJT管组中的BJT管与所述第二BJT管的生产批次相同。

7.一种带隙基准源的低温漂控制方法，其特征在于，应用于权利要求1所述的带隙基准源，所述方法包括，

获取所述多个温度系数中的最小温度系数；

8.一种带隙基准源的低温漂控制***，其特征在于，包括，

权利要求1所述的带隙基准源；

低温漂控制装置；其中包括，

9.一种芯片，其特征在于，包括，权利要求1至6中任一项所述的带隙基准源。

10.一种计算机可读存储介质，其特征在于，其上存储有计算机指令，当计算机指令运行时执行权利要求7所述的带隙基准源的低温漂控制方法的步骤。