CN115831988A - 用于图像传感器的深沟槽隔离结构 - Google Patents

用于图像传感器的深沟槽隔离结构 Download PDF

Info

Publication number
CN115831988A
CN115831988A CN202211101744.3A CN202211101744A CN115831988A CN 115831988 A CN115831988 A CN 115831988A CN 202211101744 A CN202211101744 A CN 202211101744A CN 115831988 A CN115831988 A CN 115831988A
Authority
CN
China
Prior art keywords
substrate
trench
layer
depositing
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211101744.3A
Other languages
English (en)
Other versions
CN115831988B (zh
Inventor
陈刚
彭进宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Hongtu Semiconductor Co ltd
Original Assignee
Beijing Hongtu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Hongtu Semiconductor Co ltd filed Critical Beijing Hongtu Semiconductor Co ltd
Publication of CN115831988A publication Critical patent/CN115831988A/zh
Application granted granted Critical
Publication of CN115831988B publication Critical patent/CN115831988B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本申请为用于图像传感器的深沟槽隔离结构，实施例公开了一种图像传感器装置。该图像传感器装置包括具有多个像素区的衬底。两个相邻的像素区通过隔离结构光学隔离。示例性形成隔离结构的方法包括：接收具有第一衬底的工件；蚀刻第一衬底的前侧以形成第一沟槽；在第一沟槽中沉积填充层；从第一衬底的背侧去除部分填充层，以形成被填充层围绕的第二沟槽；以及，在第二沟槽中沉积金属层，以形成隔离结构。

Description

用于图像传感器的深沟槽隔离结构
技术领域
本申请涉及半导体技术领域，特别涉及一种用于图像传感器的深沟槽隔离结构。
背景技术
图像传感器的应用已经无处不在。图像传感器可以包括以二维方式排列的像素阵列。每个像素包括光电二极管或其他合适的光电元件、以及微透镜。微透镜将光线聚焦到光电二极管上，光电二极管将光线转换为电信号。电信号从图像传感器输出到主机电子设备(例如，数码相机、手机、计算机、安全摄像头、汽车产品、医疗配件或其他电子设备)的其他组件，以形成一个图像。
半导体集成电路(IC)行业经历了指数级增长。IC材料和设计的技术进步已经产生了几代IC，每一代的IC都比上一代更小、更复杂。用于制造图像传感器的技术，例如，互补金属氧化物半导体(CMOS)图像传感器技术，也在不断进步。对更高分辨率和更低功耗的需求推动了图像传感器进一步小型化和集成化的趋势。图像传感器中的相应像素因此缩小化。这种缩小化工艺通常通过提高生产效率和降低相关成本来提供益处。这种缩小化也增加了处理和制造IC的复杂性。例如，随着像素尺寸的不断减小，像素之间的光串扰和干扰可能会更频繁地发生。已提出深沟槽隔离(DTI)结构来将像素彼此隔离。尽管现有的DTI结构通常足以满足其预期目的，但是它们不是在所有方面都已完全令人满意。
发明内容
本申请实施例提供一种形成图像传感器的方法及图像传感器装置，以实现图像传感器中相邻像素的电隔离和光学隔离，进而提高量子效率，并减少光串扰。因此，可以提高信噪比，并且可以提高图像完整性。
第一方面，本申请实施例提供一种形成图像传感器的方法，包括：
接收具有第一衬底的工件；
蚀刻第一衬底的前侧以形成第一沟槽；
在第一沟槽中沉积填充层；
从第一衬底的背侧去除部分填充层，以形成被填充层围绕的第二沟槽；以及，
在第二沟槽中沉积金属层，以形成包括金属层和填充层的隔离结构，其中，隔离结构将图像传感器的相邻像素区分隔开。
在一些实施例中，沉积填充层包括：
在第一沟槽中沉积多晶硅；以及，
掺杂多晶硅。
在一些实施例中，沉积金属层包括：
采用化学气相沉积工艺沉积金属材料。
在一些实施例中，还包括：
在去除部分填充层之前，减薄第一衬底的背侧，以使密封在填充层中的缝隙从第一衬底的背侧暴露，其中，缝隙是在第一沟槽中沉积填充层期间形成的。
在一些实施例中，去除部分填充层包括：
使用湿蚀刻剂，从暴露的缝隙蚀刻填充层的中心部分。
在一些实施例中，还包括：
在沉积填充层之前，在第一沟槽中形成电介质衬层，其中，电介质衬层将填充层与第一衬底分隔开。
在一些实施例中，第一衬底包括形成于第一衬底的前侧中的隔离部件，其中，第一沟槽延伸穿过隔离部件。
在一些实施例中，还包括：
在去除部分填充层之前，将第二衬底接合到第一衬底的前侧。
在一些实施例中，在第二沟槽中沉积金属层，包括：
在第二沟槽之中以及在第一衬底的背侧之上沉积金属层；以及，
平坦化工件，以暴露第一衬底的背侧。
在一些实施例中，在第二沟槽中沉积金属层，包括：
在第二沟槽之中以及在第一衬底的背侧之上沉积金属层；以及，
图案化金属层，以在隔离结构的上方形成金属网格。
第二方面，本申请实施例提供一种形成图像传感器的方法，包括：
接收包括隔离结构的衬底，隔离结构形成于衬底的前侧中；
形成延伸穿过隔离结构并进入部分衬底的第一沟槽；
以第一导电材料填充第一沟槽；
去除衬底的底部，以使第一导电材料从衬底的背侧暴露；
从衬底的背侧去除第一导电材料的中心部分，以形成第二沟槽；
以第二导电材料填充第二沟槽；以及，
从衬底的背侧去除部分第二导电材料。
在一些实施例中，第一导电材料包括掺杂多晶硅，第二导电材料包括铝。
在一些实施例中，还包括：
在去除衬底的底部之前，在衬底的被多个第一沟槽包围的区域中形成光电二极管。
在一些实施例中，利用第一导电材料填充第一沟槽，包括：
形成被密封在第一导电材料中的气隙。
在一些实施例中，形成第二沟槽，包括：
在湿蚀刻工艺中扩大气隙的宽度。
在一些实施例中，去除部分第二导电材料，包括：
图案化第二导电材料，以形成电极，其中，电极被配置为将偏置电压耦接到第二沟槽中的第二导电材料。
第三方面，本申请实施例提供一种图像传感器装置，包括：
具有前侧和背侧的衬底；
设置于衬底内的第一感光元件和第二感光元件；以及，
隔离结构，隔离结构延伸穿过衬底，并设置于第一感光元件和第二感光元件之间；
其中，隔离结构包括上部和下部，上部靠近前侧，下部靠近背侧，且其中，下部包括：
包覆层，包覆层从上部垂直延伸至背侧；以及，
金属层，金属层被包覆层围绕，并延伸至背侧。
在一些实施例中，包覆层包括：
电介质衬层；以及，
被电介质衬层围绕的掺杂多晶硅层。
在一些实施例中，还包括：
气隙，气隙被包覆层围绕，并从上部垂直延伸至金属层。
在一些实施例中，金属层耦接到偏置电压。
本申请实施例提供的形成图像传感器的方法及图像传感器装置，通过形成混合DTI结构，可以实现图像传感器中相邻像素的电隔离和光学隔离，从而提高了量子效率，并减少了光串扰。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明。应该强调，根据工业中的标准实践，各个部件未按比例绘制，并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1是根据本申请的各个方面的用于制造具有深沟槽隔离(DTI)结构的半导体器件的示例性方法的流程图。
图2至图18是根据本申请的各个方面显示工件在根据图1所示方法实施例的制造过程中的局部截面图。
具体实施方式
以下公开提供了许多用于实现本发明的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，为了便于本发明描述一个部件与另一部件的关系，使用空间相对术语，例如“下部”、“上部”、“水平”、“垂直”、“之上”、“上方”、“下方”、“下面”、“向上”、“向下”、“顶部”、“底部”等及其衍生词(例如，“水平地”、“向下地”、“向上地”等)。空间相对术语旨在涵盖包括部件的器件的不同取向。
此外，当用“约”、“近似”等来描述数值或数值范围时，考虑如本领域的普通技术人员所理解的在制造期间固有地出现的变化，该术语旨在涵盖合理范围内的数值。例如，基于与制造具有与该数值相关联的特性的部件相关联的已知制造公差，数值或数值范围涵盖包括所描述的数值的合理范围，诸如在所描述的数值的+/-15％内。例如，具有“约5纳米”厚度的材料层可以涵盖从4.25纳米到5.75纳米的尺寸范围，其中与沉积材料层相关的制造公差被本领域的普通技术人员已知为+/-15％。更进一步地，本申请可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的个实施例和/或配置之间的关系。
本申请总体上涉及图像传感器，并且更具体地涉及具有深沟槽隔离(DTI)结构的互补金属氧化物半导体(CMOS)图像传感器，深沟槽隔离(DTI)结构定义像素区阵列，用于让像素的组件驻留在其中。深沟槽隔离(DTI)结构，例如，BDTI(背侧DTI)结构和FDTI(前侧DTI或称为全深度DTI)结构，已被选为一种有前途的CMOS图像传感器的像素间隔离方法。通常，DTI结构定义出单位大小的单元，每个单元提供一个像素区以容纳一个像素的元件。然而，随着缩小化的激进步伐，两个相邻像素之间的光串扰变得越来越严重。
在一些实施例中，所公开的DTI结构是一个延伸穿过衬底的混合结构，其包括被一个包覆层围绕的一个金属层。该金属层具有高反射率，可将入射光大部分或全反射回相关的像素区。该金属层通过该包覆层与该衬底分隔开。在一些实施例中，该包覆层包括被掺杂成具有一定导电性的半导体层，且通过该半导体层可以施加偏置电压到这个混合DTI结构以引起载流子积聚并因此减少暗电流。在进一步的实施例中，该半导体层通过诸如氧化物层的介电层与衬底隔开。通过形成上述混合DTI结构，可以实现相邻像素的电隔离和光学隔离，可以提高量子效率，并且可以减少光串扰。
现在将参考附图更详细地描述本申请的各个方面。在这方面，图1是根据本申请实施例的形成具有前侧深沟槽隔离(FDTI)结构的半导体器件的方法100的流程图。下面结合图2至图17描述方法100。图2至图17是根据方法100的实施例在不同制造阶段的工件200的局部截面图。方法100仅是示例并且不旨在将本申请内容限制于其中明确示出的内容。可以在方法100之前、期间和之后提供附加步骤，并且对于该方法的其他实施例，可以替换、去除或移动所描述的一些步骤。为简单起见，本文并未详细描述所有步骤。由于工件200在本制造工艺结束时将被制造成半导体器件或图像传感器，因此根据上下文的需要，工件200可被称为半导体器件200或图像传感器200。方法100可用于在堆叠硅CMOS图像传感器、非堆叠图像传感器和其他合适的结构中形成深沟槽隔离结构。为免生疑问，图中X、Y、Z方向相互垂直，且各图一致。贯穿本申请，除非另有说明，否则相同的附图标记表示相同的特征。
参照图1和图2，方法100包括接收工件200的步骤102。工件200包括第一衬底202。在一个实施例中，第一衬底202是量产硅衬底(即，包括量产单晶硅)。在各种实施例中，第一衬底202可以包括其他半导体材料，例如锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟、SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或它们的组合。在一些替代实施例中，第一衬底202可以是绝缘体上半导体衬底，例如绝缘体上硅(SOI)衬底、绝缘体上硅锗(SGOI)衬底或绝缘体上锗(GOI)衬底，且包括载体、位于载体上的绝缘体和位于绝缘体上的半导体层。第一衬底202包括彼此相对的第一表面202a和第二表面202b。在图2所示的实施例中，第一表面202a为第一衬底202的顶面或前侧(front side)表面，而第二表面202b为第一衬底202的底面或背侧(back side)表面。第一衬底202包括用于形成像素的多个像素区1000和用于形成隔离结构的多个隔离区2000。隔离区2000中将形成隔离结构以隔离相邻的像素区1000。隔离区2000可形成在每个像素区1000的边缘，使得每个像素区1000可以定义为俯视时有待形成的隔离结构(例如，图16中所示的隔离结构250)的壁围成的封闭空间。
工件200包括形成在隔离区2000中的多个第一隔离结构204。参照图2，工件200还包括形成在每个像素区1000中的一个或多个第二隔离结构206，以隔离同一像素区1000中的相邻组件(例如，光电二极管和相关晶体管)。需要注意的是，在像素包括连续有源区的替代实施例中，工件200可以不包括该像素区1000中的第二隔离结构206。第一隔离结构204和第二隔离结构206也可以分别称为第一浅沟槽隔离(STI)结构204和第二STI结构206。在一些实施例中，第一STI结构204和第二STI结构206可以包括氧化硅、氮氧化硅、掺氟硅酸盐玻璃(FSG)、低k介电材料、它们的组合和/或其他合适的材料。第一STI结构204和第二STI结构206可以同时或以任意顺序依次形成。
在一个实施例中，第一STI结构204和第二STI结构206的形成包括但不限于：在第一衬底202的第一表面202a上形成保护层203；通过图案化工艺形成多个开口以暴露第一衬底202的部分；去除被开口暴露的第一衬底202的部分以形成多个沟槽；在第一衬底202上方形成一个或多个介电层以填充沟槽，并执行平坦化工艺(例如，化学机械抛光(CMP)工艺)以去除保护层203上的多余材料而形成第一STI结构204和第二STI结构206。在一些实施例中，保护层203用于在平坦化工艺中保护第一衬底202，且平坦化工艺可以在到达保护层203的顶面时停止。图案化工艺可以包括多个工艺，例如，可以包括：在保护层203上方形成光刻胶层(未示出)，并使光刻胶层透过图案化掩模暴露于辐射源，随后对光刻胶层进行显影以形成图案化的光刻胶层。然后可以使用图案化的光刻胶层作为蚀刻掩模来蚀刻保护层203和第一衬底202以形成多个开口。保护层203可以包括氮化硅、碳氮化硅、碳氧化硅、氮氧化硅、碳氮氧化硅、其他合适的材料或者它们的组合，并且可以通过化学气相沉积(CVD)、物理气相沉积(PVD)、其他合适的方法或它们的组合形成。
参考图1、图3和图4，方法100包括去除部分第一STI结构204以及位于第一STI结构204正下方的部分第一衬底202以形成第一沟槽212的步骤104。如图3所示，第一沟槽212的形成包括在工件200上方形成图案化硬掩模层208。图案化硬掩模层208包括暴露部分第一STI结构204的开口210。在图3所示的实施例中，开口210沿Y方向跨越的宽度小于第一STI结构204的宽度。在一些其他实施例中，代替使用图案化硬掩模层208，可以使用其他合适的掩模膜来促进第一沟槽212的形成。现在参考图4，以图案化硬掩膜层208为蚀刻掩模，进行蚀刻工艺以垂直向下延伸开口210，而形成第一沟槽212。更具体地，蚀刻工艺去除开口210所暴露的部分第一STI结构204以及位于该部分第一STI结构204正下方的部分第一衬底202，以形成第一沟槽212。在图4所示的实施例中，第一沟槽212延伸穿过第一STI结构204并垂直向下延伸超出第一衬底202的第一表面202a。第一沟槽212可以是如图4所示的锥形沟槽，或者可以是具有基本垂直的侧壁的沟槽。蚀刻工艺可以是使用合适蚀刻剂的干蚀刻工艺、湿蚀刻工艺或它们的组合。在一些其他实施方式中，可以在不使用图案化硬掩模层208的情况下形成第一沟槽212。在一个实施例中，在形成第一沟槽212之后，选择性去除图案化硬掩模层208。在另一个实施例中，代替在形成第一沟槽212之后立即去除图案化硬掩模层208，可以通过后续蚀刻工艺224(图8)去除图案化硬掩模层208。
参考图1和图5(图5示出了不使用图案化硬掩模层208的实施例)，方法100包括沿着第一沟槽212的侧壁和底表面形成掺杂区214的步骤106。可以执行等离子体掺杂工艺(例如，等离子体浸入离子注入)以形成掺杂区214。离子注入工艺将注入物质注入位于未被第一STI结构204覆盖的第一沟槽212的侧壁和底表面周围的部分第一衬底202。在一些实施例中，第一STI结构204也包括注入物质。掺杂区214的掺杂极性与第一衬底202的掺杂极性相同，即与像素区1000中将形成的感光元件相反，但掺杂区214的掺杂浓度高于第一衬底202的掺杂浓度。在第一衬底202是具有第一掺杂浓度的p型衬底的实施例中，掺杂区214是具有更高掺杂浓度的p型掺杂区，使得空穴将在第一沟槽212的侧壁处积聚，从而隔离第一衬底202和第一沟槽212之间的界面处的悬空键和/或缺陷，以减少暗电流和白色像素。例如，p型注入物质可以包括硼。在第一衬底202是n型衬底的实施例中，掺杂区214是n型掺杂区214，并且注入物质可以包括例如磷。
参考图1和图6，方法100包括在第一沟槽212中形成电介质衬层216以电隔离待形成于第一沟槽212中的其他导电层与第一衬底202接触的步骤108。在一些实施例中，电介质衬层216可以包括氧化硅、氮化硅、氮氧化硅、碳氮化硅、氮氧化硅、其他合适的材料或它们的组合。电介质衬层216可以使用合适的方法形成，例如原子层沉积(ALD)、化学气相沉积(CVD)、热氧化或其他合适的方法。在图6所示的实施例中，电介质衬层216是通过热氧化形成的，因此仅形成在由第一沟槽212暴露的第一衬底202的表面上。也就是说，电介质衬层216不沿着由第一沟槽212暴露的第一STI结构204的侧壁面延伸。在第一衬底202包括硅的实施例中，电介质衬层216包括氧化硅。电介质衬层216部分填充第一沟槽212。在电介质衬层216通过沉积工艺形成的实施例中，电介质衬层216可以形成在工件200之上，包括形成在第一沟槽212的侧壁和底表面之上、第一STI结构204的侧壁和顶表面以及第二STI结构206和保护层203的顶面之上。
参考图1和图7，方法100包括在工件200上方形成填充第一沟槽212的填充层218的步骤110。在一些实施例中，填充层218是导电的，并且可以被称为导电填充层218。在进一步的实施例中，填充层218包括掺杂多晶硅。填充层218可以使用诸如CVD、ALD或其他合适的工艺来沉积。在一个示例中，多晶硅层使用CVD与硅烷(SiH4)前体或其他基于硅的前体在升高的温度(例如，高于约400℃的温度)下形成。随着填充层218沉积在第一沟槽212的表面上，第一沟槽212的宽度变小，并且在沉积材料中形成缝隙(气隙)220。进一步说明，第一沟槽212中相对狭窄空间的高深宽比以及第一沟槽212开口处比第一沟槽212内部略高的沉积速率导致沉积材料在第一沟槽212内部被完全填满之前会封闭第一沟槽212的开口，而导致缝隙220被填充层218密封。缝隙220沿Z方向纵向延伸。在图示的实施例中，缝隙220的最顶部延伸至第一表面202a上方。或者，缝隙220的最顶部可停留在第一表面202a下方。填充层218在沉积期间被原位掺杂。填充层218的掺杂极性与第一衬底202的掺杂极性相同。例如，当第一衬底202为p型衬底时，填充层218也为p型掺杂，但具有更高的掺杂浓度。在一个示例中，填充层218中的掺杂浓度也高于第一衬底202中掺杂区214的掺杂浓度。
填充层218中的多晶硅可以吸收入射光，导致量子效率降低和光串扰增加。在像素和DTI结构很小以达到所需密度的实施例中，多晶硅的厚度将非常小以致入射光可以穿透多晶硅并进入相邻的像素区，导致光串扰。为了在保证电学性能的同时提高DTI结构的光学性能，随后在第一沟槽212中形成具有高反射率的金属层，以将光线反射回对应的像素区，下面将进一步详细说明。
参考图1和图8，方法100包括执行蚀刻工艺224以回蚀填充层218的步骤112。在一个实施例中，蚀刻工艺224选择性地蚀刻第一沟槽212上部中的填充层218以形成第二沟槽226，而基本上不蚀刻保护层203和电介质衬层216。蚀刻工艺224可以是使用合适蚀刻剂的干蚀刻工艺、湿蚀刻工艺或它们的组合。第二沟槽226的深度可由蚀刻工艺224的持续时间控制。在图8所示的实施例中，第二沟槽226的深度大于第一STI结构204的高度，使得第一STI结构204的底面位于凹陷的填充层218的顶面之上，且电介质衬层216的顶部暴露于第二沟槽226中。或者，第一STI结构204的底面可以与凹陷的填充层218的顶面基本共面。或者，凹陷的填充层218的顶面可保持在第一STI结构204的底面上方以避免暴露和可能会损坏电介质衬层216。在STI结构204/206和填充层218之间存在低蚀刻选择比(etch selectivity)的实施例中，如图8所示，第一STI结构204和第二STI结构206也可以通过蚀刻工艺224被轻微蚀刻。
参考图1和图9，方法100包括在工件200之上沉积介电层230以重新填充第二沟槽226的步骤114。介电层230可以被称为再填充层230。在形成第二沟槽226之后，使用合适的方法，例如原子层沉积(ALD)、化学气相沉积(CVD)或其他合适的方法，在工件200之上和第二沟槽226之中沉积介电材料。介电材料可包括氧化硅、氮化硅、碳氧化硅、碳氧化硅、碳氮化硅、金属氮化物或合适的介电材料。在一些实施例中，介电材料的成分可以与第一STI结构204的成分相同。例如，第一STI结构204和介电材料都可以包括氧化硅。在一些实施例中，介电材料的成分可以不同于第一STI结构204的成分。例如，第一STI结构204可以包括氧化硅，并且介电材料可以包括氮化硅。在第一STI结构204和第二STI结构206被蚀刻工艺224轻微回蚀的实施例中，如图9所示，再填充层230也形成在凹陷的第一STI结构204和第二STI结构206上，从而覆盖第一STI结构204和第二STI结构206。步骤114的操作可包括执行平坦化工艺以去除多余的介电材料，且平坦化工艺将停止在保护层203上，从而在第二沟槽226中形成填充层230。平坦化工艺可包括CMP工艺。
参考图1和图10，方法100包括执行湿蚀刻工艺以去除保护层203并暴露第一衬底202的步骤116，例如使用磷酸腐蚀保护层203。在一些实施例中，在暴露第一衬底202之后，对于每个像素区1000，可以在像素区1000中形成诸如光电二极管和多个晶体管(例如，转移晶体管、复位晶体管、源极跟随器)的组件以形成像素(由图10中的虚线矩形232表示)。在一些其他实施方式中，每个像素可以包括一个光电二极管，两个或两个以上的像素可以共享一个或多个晶体管。像素中的每个晶体管可以包括形成在像素区1000中第一衬底202的第一表面202a上方的栅极结构(例如图10所示的栅极结构231)。尽管未明确示出，栅极结构231可以包括栅极介电层和位于栅极介电层上方的栅电极层。应当理解，像素232仅用于说明目的，并且不旨在将本申请限制于其中明确说明的内容。
参考图1和图11，方法100包括在工件200上形成互连结构233的步骤118。在一些实施例中，互连结构233可以包括多个层间介电(ILD)层以及每个ILD层(未示出)中的多个金属线或接触通孔。每个ILD层中的金属线和接触通孔可以由金属(例如铝、钨、钌或铜)形成。因为互连结构233形成在工件200的前侧上方，互连结构233也可以被称为前侧互连结构233。接着，将第二衬底234接合或附接至互连结构233。在一些实施例中，第二衬底234可以通过熔合、通过使用粘合层或它们的组合而接合到互连结构233。第二衬底234可以是载体衬底，并且可以包括半导体材料(例如硅)、蓝宝石、玻璃、聚合材料或其他合适的材料。在一些实施例中，第二衬底234还可以包括多个层间介电(ILD)层以及每个ILD层(未示出)中的多个金属线和接触通孔。每个ILD层中的金属线可以由铝、钨、钌、钴或铜形成。在一些实施例中，第二衬底234可以包括专用集成电路(ASIC)。如图11所示，一旦第二衬底234接合到互连结构233，工件200就被翻转，使得第一衬底202在顶部并且设置在第二衬底234之上。
参考图1和图12，方法100包括从第二表面202b减薄工件200，直到缝隙220被打开或暴露的步骤120。减薄工艺可以包括化学减薄工艺和/或机械研磨工艺。可在化学减薄工艺期间首先去除大量的第一衬底202。在一些示例中，化学减薄工艺包括湿法蚀刻工艺，湿蚀刻剂选自但不限于氢氧化铵(NH4OH)、四甲基氢氧化铵(TMAH)、乙二胺邻苯二酚(EDP)或氢氧化钾(KOH)溶液。之后，可以使用机械研磨工艺，例如CMP工艺，去除部分第一衬底202、掺杂区214、电介质衬层216和填充层218，使得缝隙220从衬底202的背侧暴露。
参考图1和图13，方法100包括执行蚀刻工艺240以选择性地去除部分填充层218而基本上不蚀刻电介质衬层216和第一衬底202的步骤122。蚀刻工艺240可以是使用合适蚀刻剂的湿蚀刻工艺。在一个实施例中，填充层218包括多晶硅，并且蚀刻工艺240是使用TMAH作为湿蚀刻剂的湿蚀刻工艺。湿蚀刻剂可以从图12的工艺中形成的未加盖的顶部开口沿着暴露的缝隙220扩散。因此，湿蚀刻剂开始与由暴露的缝隙220暴露的填充层218的侧壁反应，并通过从填充层218中心去除部分填充层218来扩大缝隙220的上部的宽度。因为填充层218具有比顶面大得多的侧壁表面，所以填充层218的蚀刻主要发生在其侧壁上。因此，蚀刻工艺240主要去除填充层218的中心部分(从而减小其沿X和Y方向的宽度)，而仅略微减小其高度(沿Z方向)。缝隙220被扩大的上部被表示为第三沟槽242。
参考图1和图14，方法100包括在工件200的上方形成金属层246以基本填满第三沟槽242的步骤124。在一些实施例中，金属层246包括铝、铜、钨或其他合适的材料，并可以是使用诸如CVD、ALD、电镀或其他合适的工艺沉积的。在一个示例中，金属层246包括铝，并且使用含铝前驱物(例如，三甲基铝(TMA)、三乙基铝(TEA)或其他合适的化学品)通过CVD工艺沉积。随着金属层246沉积在第三沟槽242的表面，第三沟槽242的宽度变小，并且在一些实施例中，可以在沉积材料中形成缝隙(气隙)248。进一步说明，第三沟槽242中相对狭窄空间的高深宽比以及第三沟槽242开口处比第三沟槽242内部略高的沉积速率导致沉积材料在第三沟槽242内部被完全填满之前会封闭第三沟槽242的开口，而导致缝隙248被金属层246密封。缝隙248沿Z方向纵向延伸。在图示的实施例中，缝隙248的最顶部保持在第二表面202b之下。或者，缝隙248的最顶部可延伸至第二表面202b之上。在另一实施例中，如图15所示，金属层246可以在沉积工艺中完全填满第三沟槽242，使得第三沟槽242中不存在气隙或气隙基本上可以忽略。
参考图1和图16，方法100包括平坦化工件200的背侧以去除第一衬底202上方的多余金属材料从而暴露第一衬底202的步骤126。电介质衬层216、填充层218、金属层246、第一STI结构204和再填充层230的组合延伸完全穿过第一衬底202，并且可统称为DTI结构250。在像素区1000中形成的像素通过DTI结构250彼此光学隔离。金属层246被填充层218包围，填充层218被电介质衬层216包围。电介质衬层216和填充层218共同防止金属层246直接接触第一衬底202。电介质衬层216和填充层218可以共同称为包覆层252。在本实施例中，DTI结构250还将缝隙220和缝隙248限制在内部。缝隙248在Z方向上堆叠在缝隙220上方。在图示的实施例中，缝隙248比缝隙220更高，并且具有更大的体积。金属层246中的金属材料(例如铝)的高反射率确保入射光被完全或基本上完全反射回至像素区1000。因此，可以增加量子效率，并且可以大大减少或基本上消除相邻像素区之间的光串扰。因此，可以提高信噪比，并且可以提高图像完整性。
参考图1和图17，方法100包括执行进一步的工艺的步骤128。这种进一步的工艺可以包括在第二表面202b上方形成覆盖工件200的光电二极管的滤色器254，并在滤色器254上形成微透镜258。可以进一步执行其他合适的工艺以完成半导体器件200的制造。例如，偏置电压260可以通过接触(未示出)耦接到DTI结构250中的金属层246。在第一衬底202为p型衬底的实施例中，偏置电压260为负电压，其可以施加到金属层246，然后施加到导电填充层218，以在DTI结构250的侧壁处引起空穴积聚，而隔离第一衬底202和DTI结构250之间的界面处的悬空键和/或缺陷，从而减少暗电流和白像素。在第一衬底202为n型衬底的实施例中，偏置电压260为正电压，其可施加至金属层246，然后施加至导电填充层218，以在DTI结构250的侧壁处诱发电子累积。
现在参考图18，在一个替代实施例中，在第一衬底202的第二表面202b上形成金属层246的步骤124结束之后，方法100可以可选地图案化金属层246以形成覆盖DTI结构250的金属网格。金属网格可包括遮光罩246a，遮光罩246a完全阻挡其下方的一个或多个像素区1000接收入射光，这允许相应像素呈现“真”黑色，这可用于黑电平校正。金属网格还可包括落在DTI结构250上的金属支架246b和金属支架246c。金属支架246b和金属支架246c在Z方向上有效地延伸DTI结构250，部分或完全分离相邻的滤色器254。因此，金属支架246b和金属支架246c有助于抑制相邻滤色器254之间的光串扰。在一个实施例中，多个滤色器254被放置在金属网格中以形成掩埋滤色器阵列(Buried Color Filter Array,BCFA)。在一些实施例中，金属支架246b还可以用作偏置电压260的接触(电极)以耦接到DTI结构250中的金属层246。在图示的实施例中，金属支架246b与其下方的相应金属层246垂直对齐，而金属支架246c与其下方的相应金属层246横向偏移，使得金属支架246c部分地落在包覆层252上。当金属支架246c下方的像素区1000是图像传感器中的***单元，且金属支架246b下方的像素区1000更靠近图像传感器的中心时，这样的偏移有利于像场失真校正。
尽管不旨在进行限制，但本申请的一个或多个实施例为图像传感器和成像***提供了许多益处。例如，通过形成所公开的具有被包覆层围绕的金属层的混合DTI结构，金属层增强了DTI结构的光学性能，同时确保可以向DTI结构施加偏置电压。像素可以与其相邻像素光学隔离。可以大大减少甚至基本上消除光串扰，并且可以大大增加量子效率。此外，所公开的方法可以很容易地集成到现有的半导体制造工艺中。
本申请提供了许多不同的实施例。本申请公开了半导体结构及其制造方法。在一个示例性方面，本申请涉及一种形成图像传感器的方法。该方法包括接收具有第一衬底的工件；蚀刻第一衬底的前侧(front side)以形成第一沟槽；在第一沟槽中沉积填充层；从第一衬底的背侧(back side)去除部分填充层，以形成被填充层围绕的第二沟槽；在第二沟槽中沉积金属层，以形成包括金属层和填充层的隔离结构，隔离结构将图像传感器的相邻像素区分隔开。在一些实施例中，沉积填充层包括在第一沟槽中沉积多晶硅，并且掺杂多晶硅。在一些实施例中，沉积金属层包括采用化学气相沉积(CVD)工艺沉积金属材料。在一些实施例中，该方法还包括在去除部分填充层之前，减薄第一衬底的背侧，以从第一衬底的背侧暴露密封在填充层中的缝隙，其中，缝隙是在第一沟槽中沉积填充层期间形成的。在一些实施例中，去除部分填充层包括使用湿蚀刻剂从暴露的缝隙蚀刻填充层的中心部分。在一些实施例中，该方法还包括在沉积填充层之前，在第一沟槽中形成电介质衬层，其中电介质衬层将填充层与第一衬底分隔开。在一些实施例中，第一衬底包括形成在第一衬底的前侧中的隔离部件，其中第一沟槽延伸穿过隔离部件。在一些实施例中，该方法还包括在去除部分填充层之前，将第二衬底接合到第一衬底的前侧。在一些实施例中，在第二沟槽中沉积金属层，包括在第二沟槽之中以及在第一衬底的背侧之上沉积金属层，并且平坦化工件，以暴露第一衬底的背侧。在一些实施例中，在第二沟槽中沉积金属层，包括在第二沟槽之中以及第一衬底的背侧上沉积金属层，并对金属层进行图案化，以在隔离结构上方形成金属网格。
在另一个示例中，本申请涉及一种形成图像传感器的方法。该方法包括接收包括隔离结构的衬底，隔离结构形成在衬底的前侧中；形成延伸穿过隔离结构并进入部分衬底的第一沟槽；以第一导电材料填充第一沟槽；去除衬底的底部，以使第一导电材料从衬底的背侧暴露；从衬底的背侧去除第一导电材料的中心部分，以形成第二沟槽；以第二导电材料填充第二沟槽；以及，从衬底的背侧去除部分第二导电材料。在一些实施例中，第一导电材料包括掺杂多晶硅，并且第二导电材料包括铝。在一些实施例中，该方法还包括在去除衬底的底部之前，在衬底的被多个第一沟槽围绕的区域中形成光电二极管。在一些实施例中，以第一导电材料填充第一沟槽，包括形成被密封在第一导电材料中的气隙。在一些实施例中，形成第二沟槽，包括在湿蚀刻工艺中扩大气隙的宽度。在一些实施例中，去除部分第二导电材料，包括图案化第二导电材料以形成电极，其中电极被配置为将偏置电压耦接到第二沟槽中的第二导电材料。
在又一个示例性方面，本申请涉及一种图像传感器装置。图像传感器装置包括具有前侧和背侧的衬底、设置于衬底内第一感光元件和第二感光元件、以及隔离结构，隔离结构延伸穿过衬底，并设置于第一感光元件和第二感光元件之间。隔离结构包括上部和下部，上部靠近前侧，下部靠近背侧。下部包括从上部垂直延伸至背侧的包覆层、以及被包覆层围绕并延伸至背侧的金属层。在一些实施例中，包覆层包括电介质衬层和被电介质衬层围绕的掺杂多晶硅层。在一些实施例中，图像传感器装置还包括被包覆层围绕并从上部垂直延伸至金属层的气隙。在一些实施例中，金属层耦接到偏置电压。
前面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，他们可以容易地使用本申请作为基底来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (20)

1.一种形成图像传感器的方法，其特征在于，包括：
接收具有第一衬底的工件；
蚀刻所述第一衬底的前侧以形成第一沟槽；
在所述第一沟槽中沉积填充层；
从所述第一衬底的背侧去除部分所述填充层，以形成被所述填充层围绕的第二沟槽；以及，
在所述第二沟槽中沉积金属层，以形成包括所述金属层和所述填充层的隔离结构，其中，所述隔离结构将所述图像传感器的相邻像素区分隔开。
2.根据权利要求1所述的方法，其特征在于，所述沉积所述填充层包括：
在所述第一沟槽中沉积多晶硅；以及，
掺杂所述多晶硅。
3.根据权利要求1所述的方法，其特征在于，所述沉积所述金属层包括：
采用化学气相沉积工艺沉积金属材料。
4.根据权利要求1所述的方法，其特征在于，还包括：
在去除部分所述填充层之前，减薄所述第一衬底的背侧，以使密封在所述填充层中的缝隙从所述第一衬底的背侧暴露，其中，所述缝隙是在所述第一沟槽中沉积所述填充层期间形成的。
5.根据权利要求4所述的方法，其特征在于，所述去除部分所述填充层包括：
使用湿蚀刻剂，从暴露的所述缝隙蚀刻所述填充层的中心部分。
6.根据权利要求1所述的方法，其特征在于，还包括：
在沉积所述填充层之前，在所述第一沟槽中形成电介质衬层，其中，所述电介质衬层将所述填充层与所述第一衬底分隔开。
7.根据权利要求1所述的方法，其特征在于，所述第一衬底包括形成于所述第一衬底的所述前侧中的隔离部件，其中，所述第一沟槽延伸穿过所述隔离部件。
8.根据权利要求1所述的方法，其特征在于，还包括：
在去除部分所述填充层之前，将第二衬底接合到所述第一衬底的所述前侧。
9.根据权利要求1所述的方法，其特征在于，所述在所述第二沟槽中沉积所述金属层，包括：
在所述第二沟槽之中以及在所述第一衬底的背侧之上沉积所述金属层；以及，
平坦化所述工件，以暴露所述第一衬底的背侧。
10.根据权利要求1所述的方法，其特征在于，所述在所述第二沟槽中沉积所述金属层，包括：
在所述第二沟槽之中以及在所述第一衬底的背侧之上沉积所述金属层；以及，
图案化所述金属层，以在所述隔离结构的上方形成金属网格。
11.一种形成图像传感器的方法，其特征在于，包括：
接收包括隔离结构的衬底，所述隔离结构形成于所述衬底的前侧中；
形成延伸穿过所述隔离结构并进入部分所述衬底的第一沟槽；
以第一导电材料填充所述第一沟槽；
去除所述衬底的底部，以使所述第一导电材料从所述衬底的背侧暴露；
从所述衬底的背侧去除所述第一导电材料的中心部分，以形成第二沟槽；
以第二导电材料填充所述第二沟槽；以及，
从所述衬底的背侧去除部分所述第二导电材料。
12.根据权利要求11所述的方法，其特征在于，所述第一导电材料包括掺杂多晶硅，所述第二导电材料包括铝。
13.根据权利要求11所述的方法，其特征在于，还包括：
在去除所述衬底的所述底部之前，在所述衬底的被多个所述第一沟槽包围的区域中形成光电二极管。
14.根据权利要求11所述的方法，其特征在于，所述以第一导电材料填充所述第一沟槽，包括：
形成被密封在所述第一导电材料中的气隙。
15.根据权利要求14所述的方法，其特征在于，所述形成所述第二沟槽，包括：
在湿蚀刻工艺中扩大所述气隙的宽度。
16.根据权利要求11所述的方法，其特征在于，所述去除所述部分第二导电材料，包括：
图案化所述第二导电材料，以形成电极，其中，所述电极被配置为将偏置电压耦接到所述第二沟槽中的所述第二导电材料。
17.一种图像传感器装置，其特征在于，包括：
具有前侧和背侧的衬底；
设置于所述衬底内的第一感光元件和第二感光元件；以及，
隔离结构，所述隔离结构延伸穿过所述衬底，并设置于所述第一感光元件和所述第二感光元件之间；
其中，所述隔离结构包括上部和下部，所述上部靠近所述前侧，所述下部靠近所述背侧，且其中，所述下部包括：
包覆层，所述包覆层从所述上部垂直延伸至所述背侧；以及，
金属层，所述金属层被所述包覆层围绕，并延伸至所述背侧。
18.根据权利要求17所述的图像传感器装置，其特征在于，所述包覆层包括：
电介质衬层；以及，
被所述电介质衬层围绕的掺杂多晶硅层。
19.根据权利要求17所述的图像传感器装置，其特征在于，还包括：
气隙，所述气隙被所述包覆层围绕，并从所述上部垂直延伸至所述金属层。
20.根据权利要求17所述的图像传感器装置，其特征在于，所述金属层耦接到偏置电压。
CN202211101744.3A 2021-09-17 2022-09-09 用于图像传感器的深沟槽隔离结构 Active CN115831988B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/478,556 US20230089511A1 (en) 2021-09-17 2021-09-17 Deep trench isolation structure for image sensor
US17/478,556 2021-09-17

Publications (2)

Publication Number Publication Date
CN115831988A true CN115831988A (zh) 2023-03-21
CN115831988B CN115831988B (zh) 2024-06-18

Family

ID=85523530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211101744.3A Active CN115831988B (zh) 2021-09-17 2022-09-09 用于图像传感器的深沟槽隔离结构

Country Status (2)

Country Link
US (1) US20230089511A1 (zh)
CN (1) CN115831988B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117238842A (zh) * 2023-11-14 2023-12-15 合肥晶合集成电路股份有限公司 深沟槽的形成方法以及背照式图像传感器制造方法
CN117423714A (zh) * 2023-12-18 2024-01-19 合肥晶合集成电路股份有限公司 半导体结构的制备方法及半导体结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140113633A (ko) * 2011-12-19 2014-09-24 소니 주식회사 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
US20230082312A1 (en) * 2021-09-16 2023-03-16 Magvision Semiconductor (Beijing) Inc. Image Sensor Pixel with Deep Trench Isolation Structure

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013094430A1 (ja) * 2011-12-19 2013-06-27 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
CN106206629A (zh) * 2015-05-28 2016-12-07 台湾积体电路制造股份有限公司 无注入损伤的图像传感器及其方法
CN107527929A (zh) * 2016-06-16 2017-12-29 瑞萨电子株式会社 半导体装置和制造半导体装置的方法
CN108281444A (zh) * 2018-01-29 2018-07-13 德淮半导体有限公司 图像传感器及其形成方法
CN108615739A (zh) * 2016-12-13 2018-10-02 台湾积体电路制造股份有限公司 形成图像传感器装置的方法
CN109037255A (zh) * 2018-07-26 2018-12-18 德淮半导体有限公司 背照式图像传感器及其形成方法
US20200203478A1 (en) * 2018-12-20 2020-06-25 Globalfoundries Inc. Semiconductor isolation structures and methods of forming same
CN112885862A (zh) * 2021-03-31 2021-06-01 华虹半导体(无锡)有限公司 Cmos图像传感器及其制造方法
CN112928058A (zh) * 2021-01-20 2021-06-08 华虹半导体(无锡)有限公司 Cis器件的深沟槽隔离形成方法、半导体器件结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10331397A1 (de) * 2003-07-11 2005-01-27 Mtu Aero Engines Gmbh Verfahren zur Herstellung von Bauteilen einer Gasturbine sowie entsprechendes Bauteil
US7214999B2 (en) * 2003-10-31 2007-05-08 Motorola, Inc. Integrated photoserver for CMOS imagers
US8139131B2 (en) * 2005-01-18 2012-03-20 Panasonic Corporation Solid state imaging device and fabrication method thereof, and camera incorporating the solid state imaging device
US7935994B2 (en) * 2005-02-24 2011-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Light shield for CMOS imager
KR100720509B1 (ko) * 2005-11-10 2007-05-22 동부일렉트로닉스 주식회사 이미지 센서 및 이의 제조 방법
JP4771466B2 (ja) * 2005-11-10 2011-09-14 パナソニック株式会社 固体撮像装置及びその製造方法
JP2009021415A (ja) * 2007-07-12 2009-01-29 Panasonic Corp 固体撮像装置およびその製造方法
KR101788124B1 (ko) * 2010-07-07 2017-10-20 삼성전자 주식회사 후면 조사형 이미지 센서 및 그 제조 방법
US9711555B2 (en) * 2013-09-27 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Dual facing BSI image sensors with wafer level stacking
KR102490821B1 (ko) * 2018-01-23 2023-01-19 삼성전자주식회사 이미지 센서 및 그 제조 방법
US10043841B1 (en) * 2017-07-31 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device and method for forming the same
US10304886B2 (en) * 2017-09-28 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Back-side deep trench isolation (BDTI) structure for pinned photodiode image sensor
US11075242B2 (en) * 2017-11-27 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices for image sensing
CN108257995A (zh) * 2018-01-16 2018-07-06 德淮半导体有限公司 图像传感器及形成图像传感器的方法
US20230131599A1 (en) * 2021-10-21 2023-04-27 Magvision Semiconductor (Beijing) Inc. Image sensor pixel with deep trench isolation structure

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013094430A1 (ja) * 2011-12-19 2013-06-27 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、および電子機器
CN106206629A (zh) * 2015-05-28 2016-12-07 台湾积体电路制造股份有限公司 无注入损伤的图像传感器及其方法
CN107527929A (zh) * 2016-06-16 2017-12-29 瑞萨电子株式会社 半导体装置和制造半导体装置的方法
CN108615739A (zh) * 2016-12-13 2018-10-02 台湾积体电路制造股份有限公司 形成图像传感器装置的方法
CN108281444A (zh) * 2018-01-29 2018-07-13 德淮半导体有限公司 图像传感器及其形成方法
CN109037255A (zh) * 2018-07-26 2018-12-18 德淮半导体有限公司 背照式图像传感器及其形成方法
US20200203478A1 (en) * 2018-12-20 2020-06-25 Globalfoundries Inc. Semiconductor isolation structures and methods of forming same
CN112928058A (zh) * 2021-01-20 2021-06-08 华虹半导体(无锡)有限公司 Cis器件的深沟槽隔离形成方法、半导体器件结构
CN112885862A (zh) * 2021-03-31 2021-06-01 华虹半导体(无锡)有限公司 Cmos图像传感器及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117238842A (zh) * 2023-11-14 2023-12-15 合肥晶合集成电路股份有限公司 深沟槽的形成方法以及背照式图像传感器制造方法
CN117238842B (zh) * 2023-11-14 2024-03-08 合肥晶合集成电路股份有限公司 深沟槽的形成方法以及背照式图像传感器制造方法
CN117423714A (zh) * 2023-12-18 2024-01-19 合肥晶合集成电路股份有限公司 半导体结构的制备方法及半导体结构
CN117423714B (zh) * 2023-12-18 2024-04-05 合肥晶合集成电路股份有限公司 半导体结构的制备方法及半导体结构

Also Published As

Publication number Publication date
US20230089511A1 (en) 2023-03-23
CN115831988B (zh) 2024-06-18

Similar Documents

Publication Publication Date Title
CN115831988B (zh) 用于图像传感器的深沟槽隔离结构
KR102583440B1 (ko) 이미지 센서를 위한 후면 딥 트렌치 격리 구조물
US8278130B2 (en) Back side illumination image sensor and method for manufacturing the same
US20220384496A1 (en) Back-side deep trench isolation structure for image sensor
CN106972037B (zh) 半导体器件及其形成方法
CN111261645B (zh) 图像传感器及其形成方法
US9647022B2 (en) Multi-layer structure for high aspect ratio etch
CN114664873A (zh) 具有钝化全深沟槽隔离的半导体基板及相关联的制造方法
KR20220147503A (ko) 이미지 센서를 위한 후면 구조체
CN116013940B (zh) 形成图像传感器装置的方法及半导体器件
KR20100076511A (ko) 후면 수광 이미지센서의 제조방법
CN108231814A (zh) 图像传感器及其形成方法
TW202133418A (zh) 圖像感測器、其形成方法及積體晶片
CN114765194A (zh) 图像传感器及其形成方法
US8178381B2 (en) Back side illumination image sensor and method for manufacturing the same
CN115831989A (zh) 具有深沟隔离结构的图像传感器像素
US20220310692A1 (en) Charge release layer to remove charge carriers from dielectric grid structures in image sensors
CN114784027A (zh) 像素感测件及其制造方法
US20230317757A1 (en) Isolation structure to increase image sensor performance
KR20100079249A (ko) 후면수광 이미지센서 및 그 제조방법
CN108538874B (zh) 图像传感器及其形成方法
CN117133781A (zh) 图像传感器结构及其形成方法
TW202422860A (zh) 半導體結構及其形成方法
TW202410433A (zh) 畫素感測器及其電極鈍化方法
CN116504796A (zh) 图像传感器及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant