CN115831984A - 像素结构、像素结构的制作方法及共享像素布局结构 - Google Patents

Abstract

本发明提供一种像素结构、像素结构的制作方法及共享像素布局结构，像素结构包括：衬底；光电转换区，位于衬底中；电荷收集区，布置于衬底中；第一导流结构，自衬底的第一面朝第二面延伸至衬底内部，所述电荷收集区及所述光电转换区设置于所述第一导流结构同侧；第二导流结构，设置于衬底的第一面，与第一导流结构连接且延伸至电荷收集区；电隔离层，设置于第一导流结构、第二导流结构与衬底之间的界面。本发明可使光电转换区获得更高的满阱容量及光电转换区感度的同时可以更好的兼容紧凑的共享像素布局结构。

Description

像素结构、像素结构的制作方法及共享像素布局结构

技术领域

本发明属于图像传感领域，特别是涉及一种像素结构、像素结构的制作方法及共享像素布局结构。

背景技术

图像传感器是组成数字摄像头的重要组成部分。根据元件的不同，可分为CCD(电荷耦合元件)和CMOS(金属氧化物半导体元件)两大类。随着CMOS集成电路制造工艺特别是CMOS图像传感器设计及制造工艺的不断发展，CMOS图像传感器已经逐渐取代CCD图像传感器成为主流。CMOS图像传感器相比较具有工业集成度更高、功率更低等优点。

根据实际应用的需求，图像传感器需要高满阱容量的光电转换区，然而，受限于像素大小以及传输，传统平面结构的CMOS图像传感器的满阱容量等难以有效提高。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种像素结构、像素结构的制作方法及共享像素布局结构，用于解决现有技术中CMOS图像传感器满阱容量以及电荷传输等等难以有效提高的问题。

为实现上述目的及其他相关目的，本发明提供一种像素结构，所述像素结构包括：衬底，包含相对的第一面和第二面；光电转换区，位于所述衬底中；电荷收集区，设置于所述衬底中；第一导流结构，自所述衬底的第一面朝所述第二面延伸至所述衬底内部，且所述电荷收集区及所述光电转换区设置于所述第一导流结构同侧；第二导流结构，设置于所述衬底的第一面，所述第二导流结构与所述第一导流结构连接且延伸至所述电荷收集区；电隔离层，设置于所述第一导流结构和所述衬底之间的界面和所述第二导流结构与所述衬底之间的界面。

可选地，所述电荷收集区及所述第一导流结构设置于所述光电转换区边缘上任意两点连线中最长的一条。

可选地，所述像素结构还包括隔离区，所述隔离区自所述衬底的第一面朝所述第二面延伸至所述衬底内部，所述隔离区设置于所述光电转换区的***，其中，所述第一导流结构设置于所述隔离区内。

可选地，所述电荷收集区设置于所述衬底中并布置于所述光电转换区的第一角部***，所述第一导流结构设置于所述光电转换区的第二角部***的所述隔离区内，所述第一角部与所述第二角部设置于所述光电转换区的同一对角线上。

可选地，所述第一导流结构与所述隔离区的靠近所述光电转换区的侧壁的横向间距为0～0.1微米。

可选地，所述光电转换区与所述隔离区的横向间距为0～0.1微米。

可选地，所述隔离区为离子注入隔离区，所述离子注入隔离区与所述光电转换区具有相反的电性掺杂。

可选地，所述光电转换区包括上部转换区和下部转换区，所述上部转换区被所述隔离区包围，所述下部转换区的宽度大于所述上部转换区的宽度且所述下部转换区的外边缘横向超出所述隔离区的内边缘，所述下部转化区周侧还形成有背面深沟槽隔离结构。

可选地，所述上部转换区包括上下堆叠的第一转换分部和第二转换分部，所述第二转换分部的宽度大于所述第一转换分部的宽度，所述隔离区包括设置于所述第一转换分部***的第一隔离部以及设置于所述第二转换分部***的第二隔离部，所述第一隔离部的宽度大于所述第二隔离部的宽度，所述第二转换分部的外边缘横向超出所述第一隔离部的内边缘。

可选地，所述第一导流结构在所述衬底表面的投影形状包括方形、圆形、三角形、折线形、不规则形中的至少一种，所述第二导流结构的宽度为至少完全覆盖所述第一导流结构在所述衬底表面的投影。

可选地，所述第二导流结构在所述衬底表面的投影形状为轴对称图形。

可选地，所述像素结构包括两个以上的第一导流结构，所述第二导流结构的宽度为至少同时覆盖多个所述第一导流结构在所述衬底表面的投影。

可选地，所述第一导流结构的截面形状包括方形、倒梯形及不规则形状中的一种。

可选地，所述第一导流结构包括自上而下设置的n个导流控制区，n为大于等于2的正整数，其中，相邻两个所述导流控制区中，上部导流控制区的纵截面形状的最小宽度大于下部导流控制区的纵截面形状的最大宽度。

本发明还提供一种共享像素布局结构，所述共享像素布局结构包括：至少两个呈矩阵排布的如上任意一项所述的像素结构；其中，相邻两个所述像素结构共用一个所述电荷收集区；源跟随晶体管，至少共用同一所述电荷收集区的两个所述像素结构共用所述源极跟随晶体管，且所述源极跟随晶体管的栅极与对应的所述电荷收集区电性连接。

可选地，所述共享像素布局结构包括：四个呈矩阵排布的所述像素结构，四个所述像素结构共用两个电荷收集区且两个所述电荷收集区相向排布于所述矩阵的中部，其中，相邻的两个第一像素结构共用一个第一电荷收集区，相邻的另外两个第二像素结构共用一个第二电荷收集区；所述源跟随晶体管设置于所述第一电荷收集区与所述第二电荷收集区之间。

可选地，所述共享像素布局结构还包括复位晶体管，设于两行所述像素结构之间并沿着行方向排列；和/或，所述共享像素布局结构还包括选择晶体管，设于两列所述像素结构之间并沿着列方向排列；和/或，所述共享像素布局结构还包括转换增益晶体管，当所述共享像素布局结构还包括复位晶体管时，所述转换增益晶体管设置于所述复位晶体管与对应的所述电荷收集区之间。

本发明还提供一种电子设备，所述电子设备包括如上任意一项所述的像素结构或如上任意一项所述的共享像素布局结构。

本发明还提供一种像素结构的制作方法，包括步骤：提供衬底，所述衬底包括相对设置的第一面和第二面；于所述衬底中形成光电转换区；形成第一导流结构、第二导流结构及电隔离层，所述第一导流结构自所述衬底的第一面朝所述第二面延伸至所述衬底内部，所述第二导流结构设置于所述衬底的第一面，所述第二导流结构与所述第一导流结构连接，所述电隔离层设置于所述第一导流结构和所述衬底之间的界面和所述第二导流结构与所述衬底之间的界面；于所述衬底中形成电荷收集区，所述电荷收集区布置于所述光电转换区的一角部***并与所述第二导流结构相邻设置，且所述电荷收集区及所述光电转换区设置于所述第一导流结构同侧。

可选地，形成所述第一导流结构、所述第二导流结构及所述电隔离层的步骤包括：于所述衬底的第一面形成第一电隔离层；于所述第一电隔离层上形成掩膜图形，然后基于所述掩膜图形在所述隔离区内形成沟槽；于所述沟槽内表面形成第二电隔离层；于所述沟槽中形成第一导流结构，去除所述掩膜图形；于所述衬底的第一面形成第二导流结构。

可选地，去除所述掩膜图形之后且在形成所述第二导流结构之前还包括步骤：去除所述第一电隔离层，并在对应的位置形成重置电隔离层，其中，所述重置电隔离层的材料与所述第一电隔离层的材料相同或不同。

可选地，所述的像素结构的制作方法的步骤还包括：形成所述光电转换区之前，于所述衬底中形成自所述衬底的第一面朝所述第二面延伸至所述衬底内部的隔离区；其中，所述隔离区位于所述光电转换区的***，所述第一导流结构设置于所述隔离区内。

如上所述，本发明的像素结构、像素结构的制作方法及共享像素布局结构，具有以下有益效果：

本发明通过第一导流结构与第二导流结构共同将载流子传输到电荷收集区，另外，本发明还可以将电荷收集区和光电转换区设置在第一导流结构的同侧，有利于电荷的传输；本发明还可以将第一导流结构设置于隔离区的位置，可以通过在光电转换区的较浅区域进行掺杂，使第一导流结构与电荷收集区之间的较浅的区域也形成光电转换区，从而拉大了光电转换区的深度范围；本发明可以使光电转换区的可以获得更高的满阱容量。

本发明在保持电荷收集区的结电容不变的情况下，可以更好的兼容共享像素布局结构，本发明的共享像素布局结构布局紧凑，有效缩短了电荷收集区和源跟随晶体管栅极的连线长度，从而可以有效提高共享像素布局结构的转换增益。

附图说明

图1～图11显示为本发明实施例的像素结构的制作方法各步骤所呈现的结构示意图，其中，图11显示为本发明实施例的像素结构的结构示意图。

图12～图15显示为本发明实施例的像素结构的第一导流结构的结构示例示意图。

图16～图19显示为本发明实施例的像素结构的第二导流结构的结构示例示意图。

图20显示为本发明实施例的共享像素布局结构的结构示意图。

元件标号说明

1 像素结构

10 衬底

11 隔离区

12 浅沟槽隔离结构

111 第一隔离部

112 第二隔离部

13 光电转换区

131 第一转换分部

132 第二转换分部

133 下部转换区

141 第一电隔离层

151 掩膜图形

152 沟槽

142 第二电隔离层

143 第一导流结构

144 第二导流结构

16 电荷收集区

17 背面深沟槽隔离结构

20 第一电荷收集区

21 第二电荷收集区

SF 源跟随晶体管

RST 复位晶体管

DCG 转换增益晶体管

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。

在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

本发明通过第一导流结构及相关结构的设计，可以增加光电转换区的深度、宽度，从而提高光电转换区的满阱容量以及电荷传输性能。第一导流结构设计实际可以提高电子传输能力，在电子传输的过程中，光电转换区(PD)中的电子通过传输沟道传输到浮空节点(FD)中进行收集。从而，第一导流结构可以提CMOS传感器的光电转换区的满阱容量。

如图11～图19所示，本实施例提供一种像素结构1，所述像素结构1包括：衬底10、光电转换区13、电荷收集区16、第一导流结构143、第二导流结构144及电隔离层。

所述衬底10包含相对的第一面和第二面，所述衬底10的材料可以为硅、锗、锗硅、碳化硅、三五族半导体化合物等。在本实施例中，所述衬底10的材料选用为硅。

所述光电转换区13位于所述衬底10中。

进一步示例中，所述像素结构1还包括隔离区11，所述隔离区11自所述衬底10的第一面朝所述第二面延伸至所述衬底10内部，所述隔离区11设置于所述光电转换区13的***。当然，所述光电转换区13也可以设置为与所述衬底10的第一面具有一间隔，即所述光电转换区13的顶面位于所述衬底10的第一面的下方，并不一定需要与所述第一面齐平。

在一个实施例中，所述隔离区11中还可以形成浅沟槽隔离结构(STI)12。

在一个实施例中，所述隔离区11为离子注入隔离区11，所述离子注入隔离区11与所述光电转换区13具有相反的电性掺杂。例如，本实施例中，对于n型MOS结构，所述光电转换区13可以为光电二极管的n型掺杂区，所述隔离区11可以为p型掺杂。当然，在其他实施例中，对于p型MOS结构，这里所述隔离区11可以为n型掺杂。

在一个实施例中，所述光电转换区13与所述隔离区11的横向间距D2为0～0.1微米，例如为0.01微米、0.02微米、0.05微米、0.08微米，通过上述设置，本发明可以将光电转换区13设置于隔离区11围成区域内的绝大部分区域，从而提高像素结构1的满阱容量。

在一个实施例中，所述光电转换区13包括上部转换区和下部转换区133，所述上部转换区被所述隔离区11包围，所述下部转换区133的宽度大于所述上部转换区的宽度且所述下部转换区133的外边缘横向超出所述隔离区11的内边缘，所述下部转化区周侧还形成有背面深沟槽隔离结构17。由于所述像素结构1工作过程中，电场主要集中在衬底10的上部区域，本实施例可以将所述隔离区11的宽度设置为大于所述背面深沟槽隔离结构17的宽度，可以有效增加下部转换区133的有效面积，从而增加满阱容量。

在又一个实施例中，如图11所示，所述光电转换区13包括上部转换区和下部转换区133，所述上部转换区被所述隔离区11包围，所述下部转换区133的宽度大于所述上部转换区的宽度且所述下部转换区133的外边缘横向超出所述隔离区11的内边缘，所述下部转化区周侧还形成有背面深沟槽隔离结构17。同时，本实施例将所述上部转换区进一步设置为包括上下堆叠的第一转换分部131和第二转换分部132，所述第二转换分部132的宽度大于所述第一转换分部131的宽度；进一步示例中，所述隔离区11包括设置于所述第一转换分部131***的第一隔离部111以及设置于所述第二转换分部132***的第二隔离部112，所述第一隔离部111的宽度大于所述第二隔离部112的宽度，所述第二转换分部132的外边缘横向超出所述第一隔离部111的内边缘。

一方面，由于所述像素结构1工作过程中，电场主要集中在衬底10的上部区域，本实施例可以将所述隔离区11的宽度设置为大于所述背面深沟槽隔离结构17的宽度，可以有效增加下部转换区133的有效面积，从而增加满阱容量。另一方面，由于电场主要集中在衬底10的表层区域，本实施例将所述第一隔离部111的宽度设置为大于所述第二隔离部112的宽度，可以使得隔离区11的配置更加适应像素结构1的工作电场隔离需求，并提高所述浅沟槽隔离结构12的工艺窗口，同时，相应地将上部转换区进一步设置为包括上下堆叠的第一转换分部131和第二转换分部132，并使所述第二转换分部132的宽度大于所述第一转换分部131的宽度，可以有效在该隔离区11设置方式下，尽可能地提高像素结构1的满阱容量。

如图11～图19所示，所述电荷收集区设置在所述衬底中，在一种实施方式中，可以是电荷收集区设置在光转转换区一角部***。当然，在其他实施方式中，还可以是将电荷收集区设置在光电转换区上方的衬底中，进一步可选地，第二导流结构呈环状布置在电荷收集区的***。

在一种实施方式中，所述电荷收集区及所述光电转换区设置于所述第一导流结构同侧，同侧设置的方式可以有利于在光电转换区产生的电荷自第一导流结构传输至所述电荷收集区，另外，还可以避免所述电荷收集区及所述光电转换区设置于所述第一导流结构异侧时，所述电荷收集区会增加器件***区域所需的面积的缺陷。所述电荷收集区16及所述光电转换区13设置于所述第一导流结构143同侧，可以设置为所述光电转换区与所述电荷收集区的连线不会横跨过所述第一导流结构143。在一种实施方式中，可以是定义电荷收集区16中心与第一导流结构143中心之间的连线为x轴方向，并定义与x轴方向垂直的y轴方向，并且，第一导流结构143的中心为x轴与y轴的交点，其中，光电转换区13与电荷收集区16设置于y轴同侧，以使得所述电荷收集区16及所述光电转换区13设置于所述第一导流结构143同侧。

在一个实施例中，所述电荷收集区及所述第一导流结构设置于所述光电转换区边缘上任意两点连线中最长的一条。

在一种实施方式中，所述电荷收集区16可以设置于所述衬底10中并布置于所述光电转换区13的一角部***。所述第一导流结构143自所述衬底10的第一面朝所述第二面延伸至所述衬底10内部，在一种实施方式中，所述第一导流结构143设置于所述隔离区11内；所述第二导流结构144设置于所述衬底10的第一面，所述第二导流结构144与所述第一导流结构143连接且延伸至所述电荷收集区16；所述电隔离层设置于所述第一导流结构143和所述衬底10之间的界面和所述第二导流结构144与所述衬底10之间的界面。

在一实施例中，所述电荷收集区16设置于所述隔离区11的中且与所述第二导流结构144具有部分交叠，所述电荷收集区16设置于所述隔离区11的中可以使其不占用光电转换区13的面积。同时，本实施例将电荷收集区16设置在光电转换区13一角部***的隔离区11中，在保持电荷收集区16的结电容不变的情况下，可以更好的兼容共享像素布局结构。

在一实施例中，所述电荷收集区16设置于所述衬底10中并布置于所述光电转换区13的第一角部***，所述第一导流结构143设置于所述光电转换区13的第二角部***的所述隔离区11内，所述第一角部与所述第二角部设置于所述光电转换区13的同一对角线上。

所述第一角部与所述第二角部设置于所述光电转换区13的同一对角线上，一方面，可以有利于像素结构1后续用于组成共享像素布局结构，另一方面，组成共享像素布局结构后，四个像素结构1的第二导流结构144分别朝离共享像素布局结构中心远离的方向延伸，可以便于第二导流结构144的引出，再一方面，有利于基于第一角部与第二角部的布局设计进一步提高满阱及感度。

在一个实施例中，所述第一导流结构143与所述隔离区11的靠近所述光电转换区13的侧壁的横向间距D1为0～0.1微米，例如，可以是0.01微米、0.02微米、0.05微米、0.08微米，从而使第一导流结构143更加靠近所述光电转换区13，可以有效提高其对所述光电转换区13内的载流子的吸引和传输能力。

在一些实施例中，如图12～图14所示，所述第一导流结构143在所述衬底10表面的投影形状包括方形(如图12所示)、圆形(如图13所示)、折线形(如图14所示)、三角形、其他的多边形及不规则形中的一种。在另外一些实施例中，所述第一导流结构的截面形状包括方形及倒梯形中的一种。当然，在其他实施例中，其截面形状也可以是呈不规则形状。

在一些实施例中，所述第一导流结构包括自上而下设置的n个导流控制区，n为大于等于2的正整数，其中，相邻两个所述导流控制区中，上部导流控制区的纵截面形状的最小宽度大于下部导流控制区的纵截面形状的最大宽度，以提高所述第一导流结构对载流子的控制能力，所述第二导流结构144的宽度为至少完全覆盖所述第一导流结构143在所述衬底10表面的投影。在一示例中，各个导流控制区的材料可以设计为相同或不同，可以依据实际需求设计。在一可选示例中，各个导流控制区的材料设置形同，可以是制备完成设计形状的沟槽后，基于同一填充工艺得到包括n个导流控制区的第一导流结构。另外，需要说明的是，此处“最小宽度”是指对于每个导流控制区的纵截面而言，多个横向尺寸中最小的那一条；同理，“最大宽度”是指多个横向尺寸中最大的那一条。

在进一步可选示例中，对于每一所述导流控制区而言，其纵截面形状的宽度自下而上逐渐增大，从而有利于逐渐提高第一导流结构对载流子的控制。

在又一些实施例中，所述第二导流结构144在所述衬底10表面的投影形状为轴对称图形，如，在一示例中，所述电荷收集区布置于所述光电转换区的第一角部***，所述第一导流结构设置于所述光电转换区的第二角部***的所述隔离区内，所述第一角部与所述第二角部设置于所述光电转换区的同一对角线上，所述第二导流结构144关于该条对角线呈轴对称图形。

在另一些实施例中，如图15所示，所述像素结构1包括两个以上的第一导流结构143，所述第二导流结构144的宽度为至少同时覆盖多个所述第一导流结构143在所述衬底10表面的投影；在进一步示例中，还可以是所述第二导流结构144在所述衬底10表面的投影形状为轴对称图形。

在一些实施例中，如图16～图19所示，所述第二导流结构144的一端完全覆盖所述第一导流结构143在所述衬底10表面的投影，另一端延伸至所述电荷收集区16，所述第二导流结构144可以与所述电荷收集区16有部分交叠，以更有利于载流子传输至所述电荷收集区16，所述第二导流结构144的所述另一端可以设置为与所述光电转换区13的边缘呈一倾斜角，以更有利于其后续组成共享像素布局结构的兼容性。

作为示例，本发明的像素结构还包括导流辅助层，设置于所述光电转换区与所述第一导流结构之间，所述导流辅助层的电势自所述衬底的所述第一面朝所述第二面的方向变小。

在一个实施例中，所述导流辅助层设置于所述隔离区中，在一方面可以基于所述隔离区制备得到所述导流辅助层，导流辅助层隔离区设置具有相同的离子掺杂类型，本发明的结构可以简化工艺，提高各个部件之间的稳定性及器件整体性能。

在一个实施例中，所述导流辅助层包括自所述衬底的所述第一面朝所述第二面的方向排布的多个离子掺杂区，例如，对于n型MOS结构，此处为p型掺杂区，当然，在其他结构中可以依据实际进行调整。其中，多个所述离子掺杂区的掺杂浓度自所述衬底的所述第一面朝所述第二面的方向依次变大。例如，以p型离子掺杂区为例，所述导流辅助层可以自下而上包括第一P型掺杂区、第二P型掺杂区及第三P型掺杂区，其中，所述第一P型掺杂区的掺杂浓度大于所述第二P型掺杂区的掺杂浓度，所述第二P型掺杂区的掺杂浓度大于所述第三P型掺杂区的掺杂浓度。

在一个实施例中，所述导流辅助层还包括横向延伸至所述第二导流结构下方的横向导流辅助层，所述横向导流辅助层与所述第二导流结构紧邻设置，所述横向导流辅助层的电势自所述第一导流结构朝所述电荷收集区的方向上变大。

作为示例，所述横向导流辅助层包括自所述第一导流结构朝所述电荷收集区的方向排布的多个离子掺杂区，且多个所述离子掺杂区的掺杂浓度自所述第一导流结构朝所述电荷收集区的方向依次变小。例如，同上述道理，以p型掺杂区为例进行说明，所述横向导流辅助层首先与上述位于所述第一导流结构侧壁的导流辅助层共用一个所述第三P型掺杂区，所述第三P型掺杂区设置为一个倒L型结构，所述横向导流辅助层然后自所述第一导流结构朝所述电荷收集区依次包括第四P型掺杂区和第五P型掺杂区，其中，所述第三P型掺杂区的掺杂浓度大于所述第四P型掺杂区的掺杂浓度，所述第四P型掺杂区的掺杂浓度大于所述第五P型掺杂区的掺杂浓度。

在一种实施方式中，可以是先定义出第一导流结构、第二导流结构的区域，然后在所述光电转换区相邻的所述第一导流结构侧壁通过离子注入工艺形成导流辅助层，最终完成第一导流结构、第二导流结构制作后所形成的结构。另外，在其他的实施方式中，还可以是先形成隔离区，隔离区与导流辅助区具有相同的离子掺杂类型，形成隔离区之后再通过掩膜在所述隔离区中形成所述导流辅助结构层，在进一步可选示例中，可以形成所述导流辅助结构层后形成第一导流结构。本发明优选采用该方式制备所述导流辅助层，以简化工艺并提高各个部件的性能。其中，在一种实施方式中，横向导流辅助层可以是在隔离区形成之后且在第一导流结构形成之前，基于掩膜板在衬底中通过离子掺杂的方式制备。

如图20所示，本实施例还提供一种共享像素布局结构，所述共享像素布局结构包括：至少两个呈矩阵排布的上实施例所述的像素结构1；其中，相邻两个所述像素结构1共用一个所述电荷收集区16；源跟随晶体管SF，至少共用同一所述电荷收集区16的两个所述像素结构1共用所述源极跟随晶体管SF，且所述源极跟随晶体管SF的栅极与对应的所述电荷收集区16电性连接。所述共享像素布局结构还包括复位晶体管RST，设于两行所述像素结构之间并沿着行方向排列；和/或，所述共享像素布局结构还包括选择晶体管，设于两列所述像素结构之间并沿着列方向排列；和/或，所述共享像素布局结构还包括转换增益晶体管DCG，当所述共享像素布局结构还包括复位晶体管RST时，所述转换增益晶体管DCG设置于所述复位晶体管RST与对应的所述电荷收集区16之间。

在一个实施例中，所述共享像素布局结构包括四个呈矩阵排布的如上述实施例所述的像素结构1，四个所述像素结构1共用两个电荷收集区16且两个所述电荷收集区16相向排布于所述矩阵的中部，其中，相邻的两个第一像素结构共用一个第一电荷收集区20，相邻的另外两个第二像素结构共用一个第二电荷收集区21；源跟随晶体管SF，设置于所述第一电荷收集区20与所述第二电荷收集区21之间。本实施例的共享像素布局结构布局紧凑，可以有效缩短电荷收集区16和源跟随晶体管SF的栅极的连线长度，从而可以有效提高共享像素布局结构的转换增益。在一个实施例中，所述共享像素布局结构还包括一复位晶体管RST，设置两个所述第一像素结构之间并与所述第一电荷收集区20连接，或设置于两个第二像素结构之间并与所述第二电荷收集区21连接。在一个实施例中，所述共享像素布局结构还包括一转换增益晶体管DCG，设置于所述复位晶体管RST与所述第一电荷收集区20之间，或设置于所述复位晶体管RST与所述第二电荷收集区21之间。例如，在本实施例中，所述复位晶体管RST和转换增益晶体管DCG设置于两个所述第一像素结构之间，并与该晶体管靠近的所述第一电荷收集区20连接。

在一个实施例中，所述源跟随晶体管SF对称设置于所述第一电荷收集区20与所述第二电荷收集区21之间。在一个实施例中，所述共享像素布局结构还包括选择晶体管RS，设于相邻的所述第一像素结构及所述第二像素结构之间。例如，在一种实施例中，选择晶体管RS位于相邻两列的像素结构之间，复位晶体管RST和转换增益晶体管DCG位于相邻两行的像素结构之间。

本实施例还提供一种电子设备，所述电子设备包括如如上所述方案所述的像素结构1或如上述方案所述的共享像素布局结构。

在一个实施例中，所述像素结构1或所述共享像素布局结构包含在监控设备、摄像机、手机、无人机、机械视觉等类似产品中。另外，所述像素结构1或所述共享像素布局结构也可配置到其它硬件零件，例如扫地机器人、玩具等领域。

如图1～图11所示，本实施例还提供一种像素结构1的制作方法，其中，本发明的像素结构可以采用此处所描述的制作方法制作，具体该制作方法中的结构以及各个结构的特征、位置关系均可以参考本实施例中像素结构以及像素布局结构中的描述。另外，还需要说明的是，权利要求中所记载的制备方法的各步骤并没有具体限定各步骤之间的顺序，本领域技术人员可以依据实际情况对各工艺步骤顺序进行调整。

在一种实施方式中，制作方法包括步骤：

如图1所示，首先进行步骤1)提供衬底10，所述衬底10包括相对设置的第一面和第二面；于所述衬底10中形成光电转换区13；

进一步示例中，还可以是在形成光电转换区13之前，于所述衬底10中形成自所述衬底10的第一面朝所述第二面延伸至所述衬底10内部的隔离区11；接着，于所述隔离区11所围的区域内及所述隔离区11下方的所述衬底10中形成光电转换区13。

所述衬底10包含相对的第一面和第二面，所述衬底10的材料可以为硅、锗、锗硅、碳化硅、三五族半导体化合物等。在本实施例中，所述衬底10的材料选用为硅。

所述光电转换区13自所述衬底10的第一面朝所述第二面延伸至所述衬底10内部。另外，所述隔离区11自所述衬底10的第一面朝所述第二面延伸至所述衬底10内部，所述隔离区11设置于所述光电转换区13的***。当然，所述光电转换区13也可以设置为与所述衬底10的第一面具有一间隔，即所述光电转换区13的顶面位于所述衬底10的第一面的下方，并不一定需要与所述第一面齐平。

在一个实施例中，所述隔离区11中还可以形成浅沟槽隔离结构12。

在一个实施例中，所述隔离区11为离子注入隔离区11，所述光电转换区13可以通过离子注入形成，所述离子注入隔离区11与所述光电转换区13具有相反的电性掺杂。例如，所述光电转换区13可以为光电二极管的n型掺杂区，所述隔离区11可以为p型掺杂。

在一个实施例中，所述光电转换区13与所述隔离区11的横向间距为0～0.1微米，例如为0.1微米，通过上述设置，本发明可以将光电转换区13设置于隔离区11内的绝大部分区域，从而提高像素结构1的满阱容量。

在一个实施例中，通过不同的离子注入，使所述光电转换区13包括上部转换区和下部转换区133，所述上部转换区被所述隔离区11包围，所述下部转换区133的宽度大于所述上部转换区的宽度且所述下部转换区133的外边缘横向超出所述隔离区11的内边缘。

在又一个实施例中，如图1所示，所述光电转换区13包括上部转换区和下部转换区133，所述上部转换区被所述隔离区11包围，所述下部转换区133的宽度大于所述上部转换区的宽度且所述下部转换区133的外边缘横向超出所述隔离区11的内边缘。同时，本实施例将所述上部转换区进一步设置为包括上下堆叠的第一转换分部131和第二转换分部132，所述第二转换分部132的宽度大于所述第一转换分部131的宽度，所述隔离区11包括设置于所述第一转换分部131***的第一隔离部111以及设置于所述第二转换分部132***的第二隔离部112，所述第一隔离部111的宽度大于所述第二隔离部112的宽度，所述第二转换分部132的外边缘横向超出所述第一隔离部111的内边缘。由于电场主要集中在衬底10的表层区域，本实施例将所述第一隔离部111的宽度设置为大于所述第二隔离部112的宽度，可以使得隔离区11的配置更加适应像素结构1的工作电场隔离需求，同时，相应地将上部转换区进一步设置为包括上下堆叠的第一转换分部131和第二转换分部132，并使所述第二转换分部132的宽度大于所述第一转换分部131的宽度，可以有效在该隔离区11设置方式下，尽可能地提高像素结构1的满阱容量。

如图2～图9所示，然后进行步骤2)，形成第一导流结构143、第二导流结构144及电隔离层，所述第一导流结构143自所述衬底10的第一面朝所述第二面延伸至所述衬底10内部，所述第二导流结构144设置于所述衬底10的第一面，所述第二导流结构144与所述第一导流结构143连接，所述电隔离层设置于所述第一导流结构143和所述衬底10之间的界面和所述第二导流结构144与所述衬底10之间的界面。

在一个实施例中，具体包括步骤：

如图2所示，进行步骤2-1)，于所述衬底10的第一面形成第一电隔离层141，其可以通过如沉积工艺或者热氧化工艺形成。

如图2～图3所示，进行步骤2-2)，于所述衬底10的第一电隔离层141上形成掩膜图形151，所述掩膜图形151可以为光刻胶图形，硬掩膜图形151还可以是其他可以用于刻蚀的掩膜层，如二氧化硅、氮化硅等，或上述的叠层，然后基于所述掩膜图形151，通过刻蚀工艺在所述隔离区11内形成沟槽152。

如图5所示，进行步骤2-3)，于所述沟槽152内表面形成第二电隔离层142，其可以通过如沉积工艺或者热氧化工艺形成。

需要说明的是，上述步骤2-1)～步骤2-3)也可以替换为：于所述衬底10的第一面形成掩膜图形151，并通过刻蚀工艺在所述隔离区11内形成沟槽152，并去除所述掩膜图形151；然后同时在所述衬底10的第一面和所述沟槽152内表面形成第一电隔离层141和第二电隔离层142，所述第一电隔离层141和所述第二电隔离层142例如可以为二氧化硅。

如图6～图7所示，接着进行步骤2-4)，通过沉积工艺于所述沟槽152中形成第一导流结构143，所述第一导流结构143例如可以为多晶硅，然后，去除所述掩膜图形151。

如图8～图9所述，接着进行步骤2-5)，通过沉积工艺及光刻-刻蚀工艺于所述衬底10的第一面形成第二导流结构144，所述第二导流结构144例如可以为多晶硅。

在一可选示例中，去除所述掩膜图形151之后且在形成所述第二导流结构144之前还包括步骤：去除所述第一电隔离层141，并在对应的位置形成重置电隔离层，所述第二导流结构144形成在显露的所述第一电隔离层143及所述重置电隔离层表面。其中，所述重置电隔离层的材料可以与所述第一电隔离层的材料相同也可以不同。

另外，需要说明的是，在其他实施例中，还可以在形成所述沟槽152之后，去除所述掩膜图形151，然后沉积，以形成所述第一导流结构144和所述第二导流结构143。

如图10～图11所示，最后进行步骤3)，于所述衬底10中形成电荷收集区16，所述电荷收集区16布置于所述光电转换区13的一角部***并与所述第二导流结构144相邻设置，所述第二导流结构与所述第一导流结构连接且延伸至所述电荷收集区，且所述电荷收集区及所述光电转换区设置于所述第一导流结构同侧。

例如，可以通过离子注入工艺于所述衬底10中形成电荷收集区16，同时，可以通过退火推进使所述电荷收集区16扩散至所述第二导流结构144的下方，使所述电荷收集区16与所述第二导流结构144具有部分交叠，以利于载流子的传输。

如图11所示，在一个实施例中，可以将所述衬底10翻转后，在所述衬底10的第二面内制作背面深沟槽隔离结构17，由于所述像素结构1工作过程中，电场主要集中在衬底10的上部区域，本实施例可以将所述背面深沟槽隔离结构17的宽度设置为小于所述隔离区11的宽度，可以有效增加下部转换区133的有效面积，从而增加满阱容量。

如上所述，本发明的像素结构1、像素结构1的制作方法及共享像素布局结构，具有以下有益效果：

本发明通过使用第一导流结构结构来增加满阱容量，本发明将电荷收集区不设置于光电转换区(PD)上方而设置于光电转换区一角部***，同时将第一导流结构(第一导流结构)设置于远离电荷收集区(FD)的位置，并通过第一导流结构与第二导流结构(平面栅极)共同将载流子传输到电荷收集区。本发明通过在光电转换区的较浅区域进行掺杂，使第一导流结构(第一导流结构)与电荷收集区之间的较浅的区域也形成光电转换区，从而拉大了光电转换区的深度范围，使光电转换区的可以获得更高的满阱容量。

本发明将电荷收集区设置在光电转换区一角部***，在保持电荷收集区16的结电容不变的情况下，可以更好的兼容共享像素布局结构，本发明的共享像素布局结构布局紧凑，有效缩短了电荷收集区和源跟随晶体管栅极的连线长度，从而可以有效提高共享像素布局结构的转换增益。

所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (21)

1.一种像素结构，其特征在于，所述像素结构包括：

衬底，包含相对的第一面和第二面；

光电转换区，位于所述衬底中；

电荷收集区，设置于所述衬底中；

第一导流结构，自所述衬底的第一面朝所述第二面延伸至所述衬底内部，且所述电荷收集区及所述光电转换区设置于所述第一导流结构同侧；

第二导流结构，设置于所述衬底的第一面，所述第二导流结构与所述第一导流结构连接且延伸至所述电荷收集区；

电隔离层，设置于所述第一导流结构和所述衬底之间的界面和所述第二导流结构与所述衬底之间的界面。

2.根据权利要求1所述的像素结构，其特征在于：所述电荷收集区及所述第一导流结构设置于所述光电转换区边缘上任意两点连线中最长的一条。

3.根据权利要求1所述的像素结构，其特征在于：所述像素结构还包括隔离区，所述隔离区自所述衬底的第一面朝所述第二面延伸至所述衬底内部，所述隔离区设置于所述光电转换区的***，其中，所述第一导流结构设置于所述隔离区内。

4.根据权利要求3所述的像素结构，其特征在于：所述电荷收集区布置于所述光电转换区的第一角部***，所述第一导流结构设置于所述光电转换区的第二角部***的所述隔离区内，所述第一角部与所述第二角部设置于所述光电转换区的同一对角线上。

5.根据权利要求3所述的像素结构，其特征在于：所述第一导流结构与所述隔离区的靠近所述光电转换区的侧壁的横向间距为0～0.1微米。

6.根据权利要求3所述的像素结构，其特征在于：所述光电转换区与所述隔离区的横向间距为0～0.1微米。

7.根据权利要求3所述的像素结构，其特征在于：所述隔离区为离子注入隔离区，所述离子注入隔离区与所述光电转换区具有相反的电性掺杂。

8.根据权利要求3所述的像素结构，其特征在于：所述光电转换区包括上部转换区和下部转换区，所述上部转换区被所述隔离区包围，所述下部转换区的宽度大于所述上部转换区的宽度且所述下部转换区的外边缘横向超出所述隔离区的内边缘，所述下部转化区周侧还形成有背面深沟槽隔离结构。

9.根据权利要求8所述的像素结构，其特征在于：所述上部转换区包括上下堆叠的第一转换分部和第二转换分部，所述第二转换分部的宽度大于所述第一转换分部的宽度，所述隔离区包括设置于所述第一转换分部***的第一隔离部以及设置于所述第二转换分部***的第二隔离部，所述第一隔离部的宽度大于所述第二隔离部的宽度，所述第二转换分部的外边缘横向超出所述第一隔离部的内边缘。

10.根据权利要求1所述的像素结构，其特征在于：所述第一导流结构在所述衬底表面的投影形状包括方形、圆形、三角形、多边形、折线形、不规则形中的至少一种，所述第二导流结构的宽度为至少完全覆盖所述第一导流结构在所述衬底表面的投影；和/或，所述第二导流结构在所述衬底表面的投影形状为轴对称图形。

11.根据权利要求1所述的像素结构，其特征在于：所述像素结构包括两个以上的第一导流结构，所述第二导流结构的宽度为至少同时覆盖多个所述第一导流结构在所述衬底表面的投影；和/或，所述第二导流结构在所述衬底表面的投影形状为轴对称图形。

12.根据权利要求1所述的像素结构，其特征在于：所述第一导流结构的截面形状包括方形、倒梯形及不规则形状中的一种。

13.根据权利要求1所述的像素结构，其特征在于：所述第一导流结构包括自上而下设置的n个导流控制区，n为大于等于2的正整数，其中，相邻两个所述导流控制区中，上部导流控制区的纵截面形状的最小宽度大于下部导流控制区的纵截面形状的最大宽度。

14.一种共享像素布局结构，其特征在于，所述共享像素布局结构包括：

至少两个呈矩阵排布的如权利要求1～13任意一项所述的像素结构；其中，相邻两个所述像素结构共用一个所述电荷收集区；

源跟随晶体管，至少共用同一所述电荷收集区的两个所述像素结构共用所述源极跟随晶体管，且所述源极跟随晶体管的栅极与对应的所述电荷收集区电性连接。

15.根据权利要求14所述的共享像素布局结构，其特征在于，所述共享像素布局结构包括：

四个呈矩阵排布的所述像素结构，四个所述像素结构共用两个电荷收集区且两个所述电荷收集区相向排布于所述矩阵的中部，其中，相邻的两个第一像素结构共用一个第一电荷收集区，相邻的另外两个第二像素结构共用一个第二电荷收集区；

所述源跟随晶体管设置于所述第一电荷收集区与所述第二电荷收集区之间。

16.根据权利要求14所述的共享像素布局结构，其特征在于：所述共享像素布局结构还包括复位晶体管，设于两行所述像素结构之间并沿着行方向排列；和/或，所述共享像素布局结构还包括选择晶体管，设于两列所述像素结构之间并沿着列方向排列；和/或，所述共享像素布局结构还包括转换增益晶体管，当所述共享像素布局结构还包括复位晶体管时，所述转换增益晶体管设置于所述复位晶体管与对应的所述电荷收集区之间。

17.一种电子设备，其特征在于，所述电子设备包括如权利要求1～13任意一项所述的像素结构或如权利要求14～16任意一项所述的共享像素布局结构。

18.一种如权利要求1-13中任意一项所述的像素结构的制作方法，其特征在于，包括步骤：

提供衬底，所述衬底包括相对设置的第一面和第二面；

于所述衬底中形成光电转换区；

形成第一导流结构、第二导流结构及电隔离层，所述第一导流结构自所述衬底的第一面朝所述第二面延伸至所述衬底内部，所述第二导流结构设置于所述衬底的第一面，所述第二导流结构与所述第一导流结构连接，所述电隔离层设置于所述第一导流结构和所述衬底之间的界面和所述第二导流结构与所述衬底之间的界面；

于所述衬底中形成电荷收集区，所述第二导流结构与所述第一导流结构连接且延伸至所述电荷收集区，且所述电荷收集区及所述光电转换区设置于所述第一导流结构同侧。

19.根据权利要求18所述的像素结构的制作方法，其特征在于，形成所述第一导流结构、所述第二导流结构及所述电隔离层的步骤包括：

于所述衬底的第一面形成第一电隔离层；

于所述第一电隔离层上形成掩膜图形，并基于所述掩膜图形在所述隔离区内形成沟槽；

于所述沟槽内表面形成第二电隔离层；

于所述沟槽中形成所述第一导流结构，去除所述掩膜图形；

于所述衬底的第一面形成所述第二导流结构。

20.根据权利要求19所述的像素结构的制作方法，其特征在于，去除所述掩膜图形之后且在形成所述第二导流结构之前还包括步骤：去除所述第一电隔离层，并在对应的位置形成重置电隔离层，其中，所述重置电隔离层的材料与所述第一电隔离层的材料相同或不同。

21.根据权利要求18-20中任意一项所述的像素结构的制作方法，其特征在于，所述的像素结构的制作方法的步骤还包括：

形成所述光电转换区之前，于所述衬底中形成自所述衬底的第一面朝所述第二面延伸至所述衬底内部的隔离区；其中，所述隔离区位于所述光电转换区的***，所述第一导流结构设置于所述隔离区内。

Images