CN115811313A - 一种组合前端放大电路结构的锁相放大器 - Google Patents

Abstract

本发明公开了一种组合前端放大电路结构的锁相放大器，包括输入信号采集、数字处理、电压监测、偏置调节和信号输出各单元电路；输入信号采集电路与电压监测电路输入模拟输入信号，输出第一模数转换信号和第二模数转换信号至数字处理单元；信号输出电路接收来自数字处理单元的调制信号并输出模拟调制信号；偏置调节电路输出第一偏置电压和第二偏置电压至输入信号采集电路和信号输出电路；数字处理单元依据第二模数转换信号进行增益自动配置，输出控制信号至其它各单元电路。本发明用于微弱信号检测，在等效输入噪声维持较低水平的同时可扩展输入范围；其实时自动增益配置功能可在信号测量过程中保持最低的等效输入噪声。

Description

一种组合前端放大电路结构的锁相放大器

技术领域

本发明涉及锁相放大器，更具体地说是一种组合前端放大电路结构的锁相放大器，尤其是用于湮没于强背景噪声中的微弱信号检测。

背景技术

在科学研究与工程领域中，如何将湮没于强噪声背景中的微弱信号检测出来是一个常见问题，锁相放大器是基于相关检测法的一种微弱信号检测仪器。在使用锁相放大器时，待检测信号首先被调制到特定频率，然后该信号通过与和待检测信号同频的参考信号进行解调，再经过低通滤波，就可以得到待检测信号的幅度与相位信息，此时输入信号中的其余频率成分的噪声将被抑制。

锁相放大器分为模拟式锁相放大器与数字式锁相放大器。模拟数字锁相放大器采用模拟器件进行锁相解调与滤波，数字锁相放大器的参考信号生成，待检测信号解调以及低通滤波均以数字信号处理的形式完成。由于避免了模拟解调器输入范围限制并且减小了模拟器件偏置漂移和非线性的影响，数字锁相放大器在动态范围等指标上有着更优秀的表现，是当前锁相放大器的主流实现方式。

商用锁相放大器的标称噪声指标一般是在最小量程、kHz附近频点给出，而实际上仪器的等效输入噪声会随着量程增大而抬升，且由于1/f噪声的存在，锁相放大器在数十赫兹到数百赫兹频段的噪声会进一步增加。但是，当前商用锁相放大器对于大量程条件下等效输入噪声劣化这一问题关注较少，对于低频频段的等效输入噪声也较少进行专门优化。在测量大信号的微弱变化时，若采用一般商用锁相放大器，其大量程输入条件下等效输入噪声将会是其标称值的百倍以上，这会严重影响对于被测信号的分辨能力。此外，低噪声的商用锁相放大器低等效输入噪声指标是依靠低噪声高增益的前端放大电路实现的，在输入大量程信号时低噪声高增益前端放大电路器件的线性度会对信号产生影响，此类结构难以做到低噪声与大量程同时实现。

中国专利CN 114039557A中公开了一种混合采样结构的精密大带宽数字锁相放大器，其在输入信号链路中增加了混频器、数控振荡器、第二组低通滤波器和模数转换器；可采用的采样结构有低频模式，下变频采样模式与高频采样模式，通过选择合适的采样模式，可提高不同频率信号的信噪比。但其主要考虑在输入信号频率对锁相放大器性能的影响，忽略了输入信号幅度对锁相放大器性能的影响，输入链路共用同一个前端放大电路，随着量程增大增益倍数减小，前端放大电路抑制噪声能力减弱，会使装置等效输入噪声升高，劣化信噪比。

中国专利CN 104092442A中公开了一种模拟数字混合结构的锁相放大器及其锁相放大方法，为模拟混频，模拟低通滤波与数字低通滤波结合的锁相放大器，可以滤除输入信号中的干扰信号并提高信噪比，但其采用的模拟乘法器等模拟结构会限制锁相放大器的动态范围等指标，同时模拟器件的漂移和偏置也会影响噪声指标。

中国专利CN 103389161A中公开了一种用于检测太赫兹弱信号的锁相放大器装置，是从毫伏量级大背景噪声中提取微伏量级太赫兹弱信号的锁相放大器装置，其增益模块为至少3个不同增益的放大器通过开关信号并联在一起以满足不同幅度信号的增益需求，但其信号放大模块中多个固定增益并联的可变增益方式使增益倍数受运放限制较大，难以实现高增益，不容易检测更微弱的信号。

在部分实验中，需要锁相放大器检测伏量级输入信号的同时具有较小的等效输入噪声。例如在振动样品磁强计***中，高精度锁相放大器需要用于测量幅度在伏量级的共振信号，并且锁相放大器的噪声水平决定了磁场强度分辨率；在部分位移传感器***中，高精度锁相放大器需要用于测量幅度在伏量级的光电转换电路输出信号，锁相放大器的噪声水平决定了位移传感器***的分辨率。且上述实验待检测信号均只有百赫兹量级频率，会受到输入仪器的1/f噪声影响。现有商用锁相放大器对于大量程条件下的噪声本底较差且1/f噪声干扰严重这一问题会严重影响到这些实验***的最终效果。

发明内容

本发明是为避免上述现有技术所存在的不足，针对锁相放大器大量程条件下以及低频频段的等效输入噪声劣化问题，提供一种组合前端放大电路结构的锁相放大器，除了在小量程输入情况下具有纳伏量级噪声外，可在保持十纳伏量级等效输入噪声的同时实现大量程以及低频频段信号采集。

本发明为实现发明目的采用如下技术方案：

本发明组合前端放大电路结构的锁相放大器的特点是包括输入信号采集电路、数字处理单元、电压监测电路、偏置调节电路和信号输出电路；所述输入信号采集电路接收模拟输入信号，依次经选通电路、组合前端电路、滤波电路和模数转换器实现针对所述模拟输入信号的低噪声模数转换，并输出第一模数转换信号至数字处理单元；所述组合前端电路具有可选通的两路前端放大电路，分别是第一前端放大电路和第二前端放大电路；所述电压监测电路采集所述模拟输入信号经ADC转换后输出第二模数转换信号至数字处理单元；所述偏置调节电路接收来自数字处理单元的控制信号并输出两路偏置电压，分别是第一偏置电压和第二偏置电压，所述第一偏置电压接入所述输入信号采集电路，所述第二偏置电压接入所述信号输出电路；所述信号输出电路接收来自数字处理单元的调制信号经ADC转换后输出模拟调制信号；所述数字处理单元依据所述第二模数转换信号向信号输出电路输出调制信号，并分别向所述输入信号采集电路、偏置调节电路和信号输出电路输出控制信号；所述数字处理单元由配置了固件程序的FPGA加以实现；由所述数字处理单元判断出符合模拟输入信号范围的最低噪声的量程，并依据所述最低噪声的量程实时配置输入信号采集电路的增益倍数，实现数字处理单元的增益自动配置功能。

本发明组合前端放大电路结构的锁相放大器的特点也在于：在所述组合前端电路中：所述第一前端放大电路和第二前端放大电路均采用10Mohm电阻进行阻抗匹配；所述第二前端放大电路相较第一前端放大电路具有更小的增益倍数、更高的输入范围以及更大的等效输入噪声。

本发明组合前端放大电路结构的锁相放大器的特点也在于：所述两路前端放大电路都是由各自一路的输入级和可变增益电路构成，分别是：所述第一前端放大电路由第一输入级和第一可变增益电路构成；所述第二前端放大电路由第二输入级和第二可变增益电路构成；所述模拟输入信号接入所述输入级，并经后续可变增益电路放大后输出到所述滤波电路；所述第一输入级是采用分立JFET器件以共源级放大电路结构实现的放大电路；所述第二输入级是由两路采用JFET集成运放构成的跟随电路；所述第一可变增益电路和第二可变增益电路均为级联负反馈放大电路，是采用BJT工艺的运算放大器；利用来自所述数字处理单元的控制信号控制负反馈电路中的继电器，从而获得设定的可变增益电路的增益倍数。

本发明组合前端放大电路结构的锁相放大器的特点也在于：所述输入信号采集电路中的滤波电路是由陷波滤波器和抗混叠低通滤波器构成；所述陷波滤波器为带阻滤波器，在所述陷波滤波器中设置可调电阻，用于调整陷波滤波器的阻带抑制比与中心频率；所述抗混叠低通滤波器为低通滤波器，是采用广义阻抗变换器结构等效替换LC滤波电路的方式加以实现。

本发明组合前端放大电路结构的锁相放大器的特点也在于：所述信号输出电路由DAC电路、可变增益电路、输出滤波电路和驱动电路构成；所述DAC电路是包括AD5791在内的R/2R型高精度DAC电路，用于接收来自数字处理单元的调制信号并转换为模拟调制信号；所述可变增益电路由一级可变增益运放和一级无源衰减网络级联而成，用于接收来自高精度DAC的模拟调制信号，并将增益后的模拟调制信号输出至输出滤波电路；所述输出滤波电路为LC低通滤波器，用于将滤波后的模拟调制信号输出至驱动电路；所述驱动电路利用驱动运放为输出信号提供驱动电流，实现模拟调制信号在所述信号输出电路中的输出。

本发明组合前端放大电路结构的锁相放大器的特点也在于：所述电压监测电路由输入隔离运放和多通道ADC组成；所述输入隔离运放通过输入信号采集电路中的选通电路接收模拟输入信号，并输出至多通道ADC；由所述多通道ADC输出第二模数转换信号；所述偏置调节电路由输出隔离运放和多通道DAC组成，多通道DAC根据数字处理单元的控制信号通过所述输出隔离运放分别输出第一偏置电压和第二偏置电压。

本发明组合前端放大电路结构的锁相放大器的特点也在于：所述数字处理单元是在FPGA中生成的控制模块、通讯模块、数字运算模块、DDS模块和时钟模块；所述控制模块的各子模块包括：总控状态机、数据缓存模块、数据传输模块和自动增益配置判断模块；所述通讯模块接收上位机指令后输出到控制模块中的总控状态机，所述总控状态机依据上位机指令发送控制信号，并进行各模块间的数据调度；所述数字运算模块由相敏检测器、数字低通滤波器以及幅值相位计算模块构成；所述相敏检测器将第一模数转换信号和参考信号相乘获得乘积，所述乘积经数字低通滤波器滤波处理后输入至幅值相位计算模块，计算获得模拟输入信号中待检测信号的幅值与相位并上传至上位机；所述DDS模块用于生成数字LIA的参考信号和调制信号。

本发明组合前端放大电路结构的锁相放大器的特点也在于：

按如下方式实现数字处理单元的增益自动配置功能：

首先，由所述数字处理单元中的控制模块进行初始量程判断：是由所述控制模块接收第二模数转换信号的N个数据点信号，并取所述N个数据点信号中的最大值作为第二模数转换信号最大幅值，再由所述控制模块逐次比较第二模数转换信号最大幅值与不同量程的最大输入幅值之间的大小关系，在首次得到第二模数转换信号最大幅值小于其中量程A的最大输入幅值时，将所述量程A确定为初始量程；再由所述控制模块根据已写入的配置字查找表，查找获得并发送配置指令，完成增益自动配置的初始量程设定；

随后，所述数字处理单元进入实时自动增益配置状态，循环进行量程设定操作；是由所述控制模块根据上次量程设定操作结果生成幅度上限阈值和幅度下限阈值；

所述控制模块在判断出所述第二模数转换信号高于幅度上限阈值时生成FLAG_O信号；

所述控制模块在判断出所述第二模数转换信号低于幅度下限阈值时生成FLAG_U信号；

在一次量程判断过程中，所述控制模块共接收第二模数转换信号的N个数据点信号并统计出FLAG_O信号的个数为a，FLAG_U信号的个数为b；依据a和b的值进行如下判定：

若m1>a>0，判定为将输入信号采集电路的增益倍数上调一个档位；

若a>m1，判定为将输入信号采集电路的增益倍数上调两个档位；

若a＝0且b>m2，判定为将输入信号采集电路的增益倍数下调一个档位；

其中，m2和m1均为可调整的统计阈值；

在完成量程判断操作后，控制模块会根据事先写入的配置字查找表，查找并发送配置指令，完成一次增益自动配置操作；经过设定时间的延时后，开始下一次量程判断操作；

本发明组合前端放大电路结构的锁相放大器的特点也在于：针对所述锁相放大器设置增益配置的手动控制方式，是在数字处理单元接收到来自上位机的控制指令时，依据上位机控制指令手动配置锁相放大器的增益倍数。

与已有技术相比，本发明有益效果体现在：

1、本发明中输入信号采集电路采用组合前端结构，具有可选通的第一放大电路与第二放大电路；其中，第一放大电路能够对微弱的模拟输入信号进行数十到上千倍的增益，在选通第一放大电路时，本发明的等效输入噪声在纳伏量级；组合前端结构的第二放大电路的输入范围远大于第一放大电路，在选通第二放大电路时，本发明等效输入噪声最高为十纳伏量级。通过选通组合前端结构的第一放大电路与第二放大电路，本发明在等效输入噪声维持在较低水平的同时可扩展输入范围。

2、本发明具有自动增益配置功能。开启增益自动配置后，数字处理单元判断电压监测电路输入的第二模数转换信号幅度，选取在满足模拟输入信号幅度范围要求的同时具有最小等效输入噪声的增益倍数配置。自动增益配置功能可实时进行，使本发明始终工作于最合适量程，从而进一步降低等效输入噪声的影响。

3、本发明的输入信号采集电路采用JFET和BJT工艺器件，依靠JFET与BJT器件1/f噪声拐点靠前的特点，本发明等效输入噪声的1/f噪声拐点在数百赫兹，有着较好的低频噪声性能。

附图说明

图1为本发明中组合前端放大电路结构的锁相放大器基本结构框图；

图2为本发明中组合前端放大电路结构框图；

图3为本发明中输入信号采集电路结构图；

图4为本发明中信号输出电路结构框图；

图5为本发明中数字处理单元结构框图；

图6为本发明中自动增益配置功能控制流程图；

具体实施方式

如图1所示，本实施例中组合前端放大电路结构的锁相放大器包括输入信号采集电路、数字处理单元、电压监测电路、偏置调节电路和信号输出电路。

输入信号采集电路接收模拟输入信号，依次经选通电路、组合前端电路、滤波电路和模数转换器实现针对模拟输入信号的低噪声模数转换，并输出第一模数转换信号至数字处理单元；组合前端电路具有可选通的两路前端放大电路，分别是第一前端放大电路和第二前端放大电路。模拟输入信号在输入信号采集电路的选通电路处分为两路，分别输出至组合前端电路与电压监测电路。

电压监测电路采集模拟输入信号经ADC转换后输出第二模数转换信号至数字处理单元。

偏置调节电路接收来自数字处理单元的控制信号并输出两路偏置电压，分别是第一偏置电压和第二偏置电压，第一偏置电压接入输入信号采集电路，第二偏置电压接入信号输出电路。

信号输出电路接收来自数字处理单元的调制信号经ADC转换后输出模拟调制信号；

数字处理单元依据第二模数转换信号向信号输出电路输出调制信号，并分别向输入信号采集电路、偏置调节电路和信号输出电路输出控制信号；数字处理单元由配置了固件程序的FPGA加以实现；由数字处理单元判断出符合模拟输入信号范围的最低噪声的量程，并依据最低噪声的量程实时配置输入信号采集电路的增益倍数，实现数字处理单元的增益自动配置功能。

具体实施中，相应的技术措施也包括：

在组合前端电路中：第一前端放大电路和第二前端放大电路均采用10Mohm电阻进行阻抗匹配；第二前端放大电路相较第一前端放大电路具有更小的增益倍数、更高的输入范围以及更大的等效输入噪声。选通第一前端放大电路对应本发明的小量程条件，选通第二前端放大电路对应本发明的大量程条件。

如图2所示，两路前端放大电路都是由各自一路的输入级和可变增益电路构成，分别是：

第一前端放大电路由第一输入级和第一可变增益电路构成；

第二前端放大电路由第二输入级和第二可变增益电路构成；

模拟输入信号接入输入级，并经后续可变增益电路放大后输出到滤波电路；

第一输入级是采用分立JFET器件LSK389C以共源级放大电路结构实现的放大电路，其具有5倍固定增益、

左右的等效输入噪声平台、300mV输入幅度范围以及10Tohm的高输入阻抗。同时，所实现的小量程输入级等效输入噪声的1/f噪声拐点小于100Hz。

第二输入级是由两路采用JFET集成运放OPA141构成的跟随电路，其具有

左右的等效输入噪声平台、3V以上的输入幅度范围以及10Tohm的高输入阻抗。

第一可变增益电路和第二可变增益电路均为级联负反馈放大电路，是采用BJT工艺全差分运放THS4131实现的可变增益级，其等效输入噪声本底在

左右，输入阻抗10kohm，1/f噪声拐点在数百赫兹频点。每一可变增益运放均有两个可切换档位，多个个可变增益级以串联方式连接，最终整个可变增益电路具有多个可选的增益倍数；利用来自数字处理单元的控制信号控制负反馈电路中的继电器，从而获得设定的可变增益电路的增益倍数。

输入信号采集电路信号链路的等效输入噪声E与各级增益有如下关系：

其中：

A_n为输入级与各可变增益级的增益倍数；E_n为输入级与各可变增益级的等效输入噪声；E_other为可变增益电路后端的滤波电路与ADC等电路的等效输入噪声，在小量程条件下，可变增益电路各级增益较高，总等效输入噪声趋近于输入级等效输入噪声。故高增益极低噪声的第一可变增益电路输入级设计保证了小量程条件下锁相放大器具有极低等效输入噪声。而大量程条件下，总增益减小，输入信号采集电路大量程条件的等效输入噪声需要考虑每一级的噪声贡献，故本实施例在设计电路各模块时遵循所选方案1/f噪声拐点均低于1kHz以及所选方案等效输入噪声最低的原则。此外，可变增益电路输入级具有极高的输入阻抗，降低了对模拟输入信号驱动能力的要求。

图3所示的输入信号采集电路中的滤波电路是由陷波滤波器和抗混叠低通滤波器构成；滤波电路中的陷波滤波器为带阻滤波器，在陷波滤波器中设置可调电阻，用于调整陷波滤波器的阻带抑制比与中心频率；具体电路包括一级Multi-feedback有源滤波器与一级驱动组成，共两级，中心频率分别为50Hz与100Hz。对应电力***工频噪声及其二次谐波。陷波滤波器能够抑制指电力***交流电引起的干扰，而几乎不影响模拟输入信号其余频率成分。同时，陷波滤波器被设计为可选是否接入，通过控制信号控制继电器开关，陷波滤波器可只在工频噪声干扰严重时将其接入，平时则可不接入电路防止引入额外噪声。

抗混叠低通滤波器为低通滤波器，是采用广义阻抗变换器结构等效替换LC滤波电路的方式加以实现。抗混叠低通滤波器具有极高的滚降速率，可有效阻止频率大于1/2采样率的信号混叠至低频区域。此方案可避免无源LC滤波电路方案中电感器件精度问题引起的实现困难问题与可选器件值大幅偏离理想值导致幅频响应劣化问题。

模数转换器采用LTC2380-24为高精度的逐次比较型ADC。此型号ADC具有最高5V的满量程输入幅度，则输入同样幅度的信号时，前端可变增益电路的具有更高的增益倍数，从而可以抑制总体噪声；此型号ADC同时具有数十

的噪声水平，可避免大量程条件下ADC对总体等效输入噪声的影响。

如图4所示，信号输出电路由DAC电路、可变增益电路、输出滤波电路和驱动电路构成；

DAC电路是R/2R型高精度DAC，AD5791，用于接收来自数字处理单元的调制信号并转换为模拟调制信号；

可变增益电路由一级可变增益运放和一级无源衰减网络级联而成，用于接收来自高精度DAC的模拟调制信号，并将增益后的模拟调制信号输出至输出滤波电路；

输出滤波电路为LC低通滤波器，用于将滤波后的模拟调制信号输出至驱动电路，可实现输出信号中高频噪声的抑制；

驱动电路利用驱动运放为输出信号提供驱动电流，实现模拟调制信号在信号输出电路中的输出。采用驱动运放型号为THS3001,可达到100mA以上输出电流的，能保证在输出最大范围信号的情况下可以驱动最低50ohm负载。

电压监测电路由输入隔离运放和多通道ADC组成；

输入隔离运放通过输入信号采集电路中的选通电路接收模拟输入信号，并输出至多通道ADC；由多通道ADC输出第二模数转换信号；

偏置调节电路由输出隔离运放和多通道DAC组成，多通道DAC根据数字处理单元的控制信号通过输出隔离运放分别输出第一偏置电压和第二偏置电压。

如图5所示，数字处理单元是在FPGA中生成的控制模块、通讯模块、数字运算模块、DDS模块和时钟模块；

控制模块的各子模块包括：总控状态机、数据缓存模块、数据传输模块和自动增益配置判断模块；

通讯模块接收上位机指令后输出到控制模块中的总控状态机，总控状态机依据上位机指令发送控制信号，并进行各模块间的数据调度。图5中的通讯模块包含USB通讯以及网口通讯。可基于实验对数据传输速度、噪声等要求选择通讯方式；

数字运算模块由相敏检测器、数字低通滤波器以及幅值相位计算模块构成；相敏检测器将第一模数转换信号和参考信号相乘获得乘积，相敏检测结果由直流项，二倍频项以及噪声项组成，乘积经数字低通滤波器滤波处理后能够去除其中的二倍频项以及噪声项的大部分；输出包含了待检测信号幅度与相位信息的直流项，其输出至幅值相位计算模块，计算获得模拟输入信号中待检测信号的幅值与相位并上传至上位机；

DDS模块用于生成数字LIA的参考信号和调制信号。本模块由多个可独立配置的DDS组成，可同时生成输入到数字运算模块的不同频率的参考信号以及正弦调制信号。

如图6所示，按如下方式实现数字处理单元的增益自动配置功能：

首先，由数字处理单元中的控制模块进行初始量程判断：是由控制模块接收第二模数转换信号的N个数据点信号，并取N个数据点信号中的最大值作为第二模数转换信号最大幅值AMP，再由控制模块逐次比较第二模数转换信号最大幅值与不同量程的最大输入幅值AMP_i之间的大小关系，在首次得到第二模数转换信号最大幅值AMP小于其中量程A的最大输入幅值时，将量程A确定为初始量程；再由控制模块根据已写入的配置字查找表，查找获得并发送对应配置指令到输入信号采集电路，可改变选通电路与组合前端电路中的继电器连接，从而完成增益自动配置的初始量程设定；

随后，数字处理单元进入实时自动增益配置状态，循环进行量程设定操作；是由控制模块根据上次量程设定操作结果生成幅度上限阈值和幅度下限阈值；

控制模块在判断出第二模数转换信号高于幅度上限阈值时生成FLAG_O信号；

控制模块在判断出第二模数转换信号低于幅度下限阈值时生成FLAG_U信号；

在一次量程判断过程中，控制模块共接收第二模数转换信号的N个数据点信号并统计出FLAG_O信号的个数为a，FLAG_U信号的个数为b；依据a和b的值进行如下判定：

若m1>a>0，判定为将输入信号采集电路的增益倍数上调一个档位；

若a>m1，判定为将输入信号采集电路的增益倍数上调两个档位；

若a＝0且b>m2，判定为将输入信号采集电路的增益倍数下调一个档位；

其中，m2和m1均为可调整的统计阈值；

在完成量程判断操作后，控制模块会根据事先写入的配置字查找表，查找并发送配置指令，完成一次增益自动配置操作；经过设定时间的延时后，开始下一次量程判断操作；

本实施例中，针对锁相放大器设置增益配置的手动控制方式，是在数字处理单元接收到来自上位机的控制指令时，依据上位机控制指令手动配置锁相放大器的增益倍数。

Claims (9)

1.一种组合前端放大电路结构的锁相放大器，其特征在于包括输入信号采集电路、数字处理单元、电压监测电路、偏置调节电路和信号输出电路；

所述输入信号采集电路接收模拟输入信号，依次经选通电路、组合前端电路、滤波电路和模数转换器实现针对所述模拟输入信号的低噪声模数转换，并输出第一模数转换信号至数字处理单元；所述组合前端电路具有可选通的两路前端放大电路，分别是第一前端放大电路和第二前端放大电路；

所述电压监测电路采集所述模拟输入信号经ADC转换后输出第二模数转换信号至数字处理单元；

所述偏置调节电路接收来自数字处理单元的控制信号并输出两路偏置电压，分别是第一偏置电压和第二偏置电压，所述第一偏置电压接入所述输入信号采集电路，所述第二偏置电压接入所述信号输出电路；

所述信号输出电路接收来自数字处理单元的调制信号经ADC转换后输出模拟调制信号；

所述数字处理单元依据所述第二模数转换信号向信号输出电路输出调制信号，并分别向所述输入信号采集电路、偏置调节电路和信号输出电路输出控制信号；所述数字处理单元由配置了固件程序的FPGA加以实现；由所述数字处理单元判断出符合模拟输入信号范围的最低噪声的量程，并依据所述最低噪声的量程实时配置输入信号采集电路的增益倍数，实现数字处理单元的增益自动配置功能。

2.根据权利要求1所述的组合前端放大电路结构的锁相放大器，其特征是：

在所述组合前端电路中：所述第一前端放大电路和第二前端放大电路均采用10Mohm电阻进行阻抗匹配；所述第二前端放大电路相较第一前端放大电路具有更小的增益倍数、更高的输入范围以及更大的等效输入噪声。

3.根据权利要求1所述的组合前端放大电路结构的锁相放大器，其特征是：

所述两路前端放大电路都是由各自一路的输入级和可变增益电路构成，分别是：

所述第一前端放大电路由第一输入级和第一可变增益电路构成；

所述第二前端放大电路由第二输入级和第二可变增益电路构成；

所述模拟输入信号接入所述输入级，并经后续可变增益电路放大后输出到所述滤波电路；

所述第一输入级是采用分立JFET器件以共源级放大电路结构实现的放大电路；

所述第二输入级是由两路采用JFET集成运放构成的跟随电路；

所述第一可变增益电路和第二可变增益电路均为级联负反馈放大电路，是采用BJT工艺的运算放大器；利用来自所述数字处理单元的控制信号控制负反馈电路中的继电器，从而获得设定的可变增益电路的增益倍数。

4.根据权利要求1所述的组合前端放大电路结构的锁相放大器，其特征是：

所述输入信号采集电路中的滤波电路是由陷波滤波器和抗混叠低通滤波器构成；

所述陷波滤波器为带阻滤波器，在所述陷波滤波器中设置可调电阻，用于调整陷波滤波器的阻带抑制比与中心频率；

所述抗混叠低通滤波器为低通滤波器，是采用广义阻抗变换器结构等效替换LC滤波电路的方式加以实现。

5.根据权利要求1所述的组合前端放大电路结构的锁相放大器，其特征是：

所述信号输出电路由DAC电路、可变增益电路、输出滤波电路和驱动电路构成；

所述DAC电路是包括AD5791在内的R/2R型高精度DAC电路，用于接收来自数字处理单元的调制信号并转换为模拟调制信号；

所述可变增益电路由一级可变增益运放和一级无源衰减网络级联而成，用于接收来自高精度DAC的模拟调制信号，并将增益后的模拟调制信号输出至输出滤波电路；

所述输出滤波电路为LC低通滤波器，用于将滤波后的模拟调制信号输出至驱动电路；

所述驱动电路利用驱动运放为输出信号提供驱动电流，实现模拟调制信号在所述信号输出电路中的输出。

6.根据权利要求1所述的组合前端放大电路结构的锁相放大器，其特征是：

所述电压监测电路由输入隔离运放和多通道ADC组成；

所述输入隔离运放通过输入信号采集电路中的选通电路接收模拟输入信号，并输出至多通道ADC；由所述多通道ADC输出第二模数转换信号；

所述偏置调节电路由输出隔离运放和多通道DAC组成，多通道DAC根据数字处理单元的控制信号通过所述输出隔离运放分别输出第一偏置电压和第二偏置电压。

7.根据权利要求1所述的组合前端放大电路结构的锁相放大器，其特征是：

所述数字处理单元是在FPGA中生成的控制模块、通讯模块、数字运算模块、DDS模块和时钟模块；

所述控制模块的各子模块包括：总控状态机、数据缓存模块、数据传输模块和自动增益配置判断模块；

所述通讯模块接收上位机指令后输出到控制模块中的总控状态机，所述总控状态机依据上位机指令发送控制信号，并进行各模块间的数据调度；

所述数字运算模块由相敏检测器、数字低通滤波器以及幅值相位计算模块构成；所述相敏检测器将第一模数转换信号和参考信号相乘获得乘积，所述乘积经数字低通滤波器滤波处理后输入至幅值相位计算模块，计算获得模拟输入信号中待检测信号的幅值与相位并上传至上位机；

所述DDS模块用于生成数字LIA的参考信号和调制信号。

8.根据权利要求7所述的组合前端放大电路结构的锁相放大器，其特征是：

按如下方式实现数字处理单元的增益自动配置功能：

首先，由所述数字处理单元中的控制模块进行初始量程判断：是由所述控制模块接收第二模数转换信号的N个数据点信号，并取所述N个数据点信号中的最大值作为第二模数转换信号最大幅值，再由所述控制模块逐次比较第二模数转换信号最大幅值与不同量程的最大输入幅值之间的大小关系，在首次得到第二模数转换信号最大幅值小于其中量程A的最大输入幅值时，将所述量程A确定为初始量程；再由所述控制模块根据已写入的配置字查找表，查找获得并发送配置指令，完成增益自动配置的初始量程设定；

随后，所述数字处理单元进入实时自动增益配置状态，循环进行量程设定操作；是由所述控制模块根据上次量程设定操作结果生成幅度上限阈值和幅度下限阈值；

所述控制模块在判断出所述第二模数转换信号高于幅度上限阈值时生成FLAG_O信号；

所述控制模块在判断出所述第二模数转换信号低于幅度下限阈值时生成FLAG_U信号；

在一次量程判断过程中，所述控制模块共接收第二模数转换信号的N个数据点信号并统计出FLAG_O信号的个数为a，FLAG_U信号的个数为b；依据a和b的值进行如下判定：

若m1>a>0，判定为将输入信号采集电路的增益倍数上调一个档位；

若a>m1，判定为将输入信号采集电路的增益倍数上调两个档位；

若a＝0且b>m2，判定为将输入信号采集电路的增益倍数下调一个档位；

其中，m2和m1均为可调整的统计阈值；

在完成量程判断操作后，控制模块会根据事先写入的配置字查找表，查找并发送配置指令，完成一次增益自动配置操作；经过设定时间的延时后，开始下一次量程判断操作。

9.根据权利要求1所述的组合前端结构的锁相放大器，其特征是：

针对所述锁相放大器设置增益配置的手动控制方式，是在数字处理单元接收到来自上位机的控制指令时，依据上位机控制指令手动配置锁相放大器的增益倍数。

Images