CN115792582B - 芯片测试方法、装置及设备 - Google Patents

Abstract

本申请涉及一种芯片测试方法、装置及设备。所述方法包括：获取待测芯片的芯片型号数据；若根据芯片型号数据确定待测芯片属于目标型号的芯片，则针对待测芯片执行目标型号所对应的型号测试方案，输出待测芯片的测试结果；其中，型号测试方案包括芯片经功能单元分析得到的并行测试方案；功能单元分析包括依据芯片中各功能单元所需的测试时间、以及各功能单元之间并行测试的干扰情况，确认出并行测试方案。本申请根据各功能单元并行测试时的干扰情况，制定出测试结果最优的并行测试方案，能够保证总测试时间最短，且测试数据正确。

Description

芯片测试方法、装置及设备

技术领域

本申请涉及芯片测试技术领域，特别是涉及一种芯片测试方法、装置及设备。

背景技术

在芯片制造完成后，可以通过ATE（Automatic Test Equipment，自动化测试设备）检测芯片是否合格；芯片在制造过程中，不可避免存在缺陷，需要把通过测试和未通过测试的芯片分出来。芯片测试包括三种结果：合格的芯片通过测试，保留该芯片；不合格的芯片未通过测试，放弃该芯片；合格的芯片没有通过测试，重测或执行其他操作。然而，传统芯片测试方案存在测试时间过长的问题，会消耗大量的测试时间。

发明内容

基于此，有必要针对上述技术问题，提供一种能够有效地提升芯片测试效率的芯片测试方法、装置及设备。

第一方面，本申请提供了一种芯片测试方法，包括：

获取待测芯片的芯片型号数据；

若根据芯片型号数据确定待测芯片属于目标型号的芯片，则针对待测芯片执行目标型号所对应的型号测试方案，输出待测芯片的测试结果；

其中，型号测试方案包括芯片经功能单元分析得到的并行测试方案；功能单元分析包括依据芯片中各功能单元所需的测试时间、以及各功能单元之间并行测试的干扰情况，确认出并行测试方案。

在其中一个实施例中，方法还包括：

若根据芯片型号数据确定待测芯片不属于目标型号的芯片，则对待测芯片进行功能单元分析，得到对应于待测芯片的型号测试方案；

针对待测芯片执行对应于待测芯片的型号测试方案，输出待测芯片的测试结果。

在其中一个实施例中，方法还包括：

将待测芯片的芯片型号数据，与对应于待测芯片的型号测试方案进行匹配关联；

将待测芯片的芯片型号数据备份为型号备份数据，且将对应于待测芯片的型号测试方案备份为备份测试方案。

在其中一个实施例中，在针对待测芯片执行目标型号所对应的型号测试方案的步骤之前，包括：

将备份测试方案中与目标型号匹配关联的型号测试方案，确定为目标型号所对应的型号测试方案。

在其中一个实施例中，芯片型号数据包括用于表征芯片型号类别的芯片型号信息；方法还包括：

对比芯片型号信息与型号备份数据；

在对比的结果为型号备份数据中包含芯片型号信息的情况下，确定待测芯片属于目标型号的芯片；

在对比的结果为型号备份数据中不包含芯片型号信息的情况下，确定待测芯片不属于目标型号的芯片。

在其中一个实施例中，功能单元分析包括以降低各功能单元之间并行测试的干扰情况、且减少芯片测试时间为目标，确定并行测试方案。

在其中一个实施例中，对芯片进行功能单元分析，得到并行测试方案的步骤，包括：

按照功能类别对芯片进行功能单元组成分析，确定出芯片中的各功能单元，并分别获取各功能单元所需的测试时间；

对各功能单元进行分组，确定出组合测试项；

对组合测试项中的各功能单元进行并行测试，获取组合测试项的干扰度，并将干扰度最小的组合测试项作为目标并行测试项纳入并行测试方案；干扰度用于表征同一组合测试项中各功能单元的测试结果之间的干扰情况；

基于各功能单元所需的测试时间，确认出并行测试方案中各目标并行测试项对应的测试时间，并将各目标并行测试项对应的测试时间之和确定为芯片测试时间。

在其中一个实施例中，组合测试项为依据各功能单元所需的测试时间对各功能单元进行分组得到；

对组合测试项中的各功能单元进行并行测试，获取组合测试项的干扰度，并将干扰度最小的组合测试项作为目标并行测试项纳入并行测试方案的步骤，包括：

对当前的组合测试项中的各功能单元进行并行测试，分别得到各功能单元的测试结果；

在存在测试结果为非正常数据的情况下、剔除当前的组合测试项中的至少一个功能单元，或，在各测试结果均为正常数据的情况下、添加功能单元至当前的组合测试项，以得到用于进行下一轮并行测试的组合测试项；

其中，将各功能单元的测试结果均为正常数据的组合测试项，确认为目标并行测试项，直至并行测试方案无重复覆盖芯片的各功能单元。

第二方面，本申请还提供了一种芯片测试装置，包括：

型号数据获取模块，用于获取待测芯片的芯片型号数据；

测试结果获取模块，用于若根据芯片型号数据确定待测芯片属于目标型号的芯片，则针对待测芯片执行目标型号所对应的型号测试方案，输出待测芯片的测试结果；其中，型号测试方案包括芯片经功能单元分析得到的并行测试方案；功能单元分析包括依据芯片中各功能单元所需的测试时间、以及各功能单元之间并行测试的干扰情况，确认出并行测试方案。

第三方面，本申请还提供了一种芯片测试设备，包括存储器和处理器，存储器存储有计算机程序，处理器执行计算机程序时实现上述的方法的步骤。

上述芯片测试方法、装置及设备，在进行芯片测试时，若根据芯片型号数据确定待测芯片属于目标型号的芯片，则采用该目标型号所对应的型号测试方案对待测芯片进行测试，并输出测试结果；其中，型号测试方案包括通过对芯片进行功能单元分析得到的并行测试方案；该功能单元分析包括对芯片的各功能单元的测试时间检测，以及各功能单元之间的测试干扰情况的检测，最终形成测试效率最高的并行测试方案，基于该型号测试方案，后续芯片测试中获取了同型号的待测芯片时，可以直接执行该型号的测试方案，从而快速批量地执行同型号的测试输出；本申请实施例根据各功能单元并行测试时的干扰情况，制定出测试结果最优的并行测试方案，能够保证总测试时间最短，且测试数据正确。

附图说明

图1为传统芯片测试方案的示意图；

图2为传统芯片测试方案中测试时间示意图；

图3为一个实施例中芯片测试方法的流程示意图；

图4为一个实施例中对芯片进行功能单元分析的流程示意图；

图5为另一个实施例中芯片测试方法的流程示意图；

图6为一个实施例中各功能单元所需的测试时间的示意图；

图7为一个实施例中功能单元并行测试的结果示意图；

图8为另一个实施例中功能单元并行测试的结果示意图；

图9为一个实施例中目标并行测试项的示意图；

图10为一个实施例中芯片测试时间的示意图；

图11为一个实施例中芯片测试装置的结构框图；

图12为一个实施例中计算机设备的内部结构图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。

需要说明的是，当一个元件被认为是“连接”另一个元件时，它可以是直接连接到另一个元件，或者通过居中元件连接另一个元件。此外，以下实施例中的“连接”，如果被连接的对象之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。

ATE测试方法，是把待测芯片放入自动化测试设备处，自动化测试设备根据预设的程序自动测试芯片内部的各个功能单元性能，各功能单元测试包括但不限于：1）IO（Input/Output，输入/输出）类；2）数字逻辑类；3）数字电路和模拟电路类；4）功耗类；5）存储类；6）其他类。统称以上为：第一功能单元、第二功能单元....第N功能单元。

而传统芯片测试方案，采用按部就班的对各个功能单元单独测试，如图1所示，当第一功能单元测试完毕后，再执行第二功能单元的测试，当第二功能单元测试完毕后，再执行第三功能单元的测试，以此直到芯片测试完毕。传统测试方案最终的测试时间，是各个功能单元的测试时间综合，即测试时间=第一功能单元测试时间t1+第二功能单元测试时间t2+...+第N功能单元测试时间。显然，采用传统测试方案，芯片内部功能单元测试时间过长，且传统测试方案不能多项功能单元并行测试。

在集成电路芯片测试的领域，经过封装出厂后的芯片基本都是大规模的芯片群，同一个型号的芯片数量可以包括数万甚至上亿，针对同一款型号数量特别多的芯片，若按照传统测试方案，会消耗大量的测试时间。如图2所示，传统测试方案中，芯片测试设备在进行测试时，其最终的测试时间为t1s至tns的总和，由图2可以看出，第三功能单元和第四功能单元共用一个测试引脚P3。

测试时间在芯片设计制造领域属于重要成本之一，若将各个功能单元同时进行测试，虽然能够缩短测试时间，但也会影响测试结果的精准度，从而不能简单地执行功能单元并行测试。传统方案，在进行芯片测试时，是执行一个功能单元的单独测试，测试时间长；传统方案，也有将多个功能单元进行组合测试，但测试结果受影响不准确，且组合测试的时间也无法进一步细化。

而本申请实施例则能够有效地提升芯片测试方法的效率。通过精准计算出单个功能单元的测试时间，根据各功能单元并行测试时的干扰情况，制定出测试结果最优的并行测试方案（总测试时间最短，且测试数据正确）。进一步地，本申请实施例通过计算出各功能单元的测试时间，根据各功能单元的干扰分析，能够对执行测试时间较长的功能单元进行并行测试，在不影响测试结果的前提下，最大限度地节约测试总时间。

相对于传统技术方案，本申请实施例在进行芯片测试时，对未经过备份的待测芯片进行预处理，并形成针对性的型号测试方案。该型号测试方案可以包括：记录待测芯片的型号，再进行待测芯片的各功能单元的测试时间检测，各功能单元之间的测试干扰度检测，并最终形成测试效率最高（综合测试时间最短）的型号测试方案。当形成该型号芯片的型号测试方案后，后续芯片测试设备获取了同型号的芯片时，直接执行该型号的测试方案，快速批量地执行同型号的测试输出。

本申请实施例提供的芯片测试方法，应用于测试端，具体地可以应用于芯片测试设备；其中，芯片测试设备可以是ATE综合测试仪，也可以是PC（Personal Computer，个人计算机）端。示例性地，PC端可以指终端，该终端可以但不限于是各种个人计算机、笔记本电脑、智能手机、平板电脑、物联网设备和便携式可穿戴设备等。

在一个实施例中，如图3所示，提供了一种芯片测试方法，以该方法应用于芯片测试设备为例进行说明，包括以下步骤：

步骤302，获取待测芯片的芯片型号数据。

其中，待测芯片可以指当前放置在芯片测试设备处，用于进行测试的芯片；本申请实施例中，芯片型号数据可以代表待测芯片的型号信息；具体地，可以将待测芯片放置在芯片测试设备处，芯片测试设备扫描并获取待测芯片的型号信息。

在其中一个实施例中，芯片型号数据可以包括用于表征芯片型号类别的芯片型号信息；

具体而言，可以将待测芯片放置在芯片测试设备处，芯片测试设备扫描并获取待测芯片型号信息。芯片型号信息可以是芯片设计而定，其代表该型号的类别。

步骤304，若根据芯片型号数据确定待测芯片属于目标型号的芯片，则针对待测芯片执行目标型号所对应的型号测试方案，输出待测芯片的测试结果；

其中，型号测试方案包括芯片经功能单元分析得到的并行测试方案；功能单元分析包括依据芯片中各功能单元所需的测试时间、以及各功能单元之间并行测试的干扰情况，确认出并行测试方案。

具体地，在根据芯片型号数据确定待测芯片属于目标型号的芯片地情况下，则芯片测试设备可以直接采用目标型号所对应的型号测试方案，对待测芯片进行测试，进而芯片测试设备可以将待测芯片的测试结果输出。

示例性地，目标型号可以是芯片测试设备已经具有对应型号测试方案的型号，例如备份型号，该备份型号可以指芯片的型号已经过了芯片测试设备的备份，即说明芯片测试设备已有该型号芯片的型号测试方案。

在其中一个实施例中，芯片型号数据可以包括用于表征芯片型号类别的芯片型号信息；方法还可以包括：

对比芯片型号信息与型号备份数据；

在对比的结果为型号备份数据中包含芯片型号信息的情况下，确定待测芯片属于目标型号的芯片；

在对比的结果为型号备份数据中不包含芯片型号信息的情况下，确定待测芯片不属于目标型号的芯片。

具体而言，型号备份数据中可以包括多个备份型号，即芯片测试设备已备份的芯片型号。进而，芯片测试设备可以将获取的待测芯片型号信息进行备份数据对比，核实该型号的芯片是否备份处理过，如果备份过，则说明本芯片测试设备已针对该型号的待测芯片进行测试过，即确定待测芯片属于目标型号的芯片；如果没有备份，则说明本芯片测试设备还未针对该型号的待测芯片进行测试过，即确定待测芯片不属于目标型号的芯片。

进一步的，芯片测试设备可以通过对多个型号测试方案进行备份，形成备份测试方案；备份测试方案中的每个型号测试方案分别一一对应于各目标型号；示例性地，芯片测试设备在形成某一芯片的测试方案后，可以将该测试方案与该芯片的型号（目标型号）进行匹配关联，进而形成与之对应的型号测试方案，从而通过备份该型号测试方案，得到备份测试方案。

在其中一个实施例中，在针对待测芯片执行目标型号所对应的型号测试方案的步骤之前，包括：

将备份测试方案中与目标型号匹配关联的型号测试方案，确定为目标型号所对应的型号测试方案。

具体而言，在确定待测芯片属于目标型号的芯片的情况下，芯片测试设备则可以采用备份测试方案中与目标型号匹配关联的型号测试方案，对待测芯片进行测试，以获取测试结果；示例性地，以芯片测试设备具有备份型号以及备份测试方案为例，如果待测芯片的型号经过了芯片测试设备的备份，则说明芯片测试设备的备份测试方案中已有对应该型号待测芯片的型号测试方案，芯片测试设备则直接采用该型号测试方案对待测芯片进行测试。

以上，在形成该型号芯片的型号测试方案后，后续芯片测试设备获取了同型号的芯片时，直接执行该型号的测试方案，从而能够快速批量地执行同型号的测试输出。

在其中一个实施例中，方法还可以包括：

若根据芯片型号数据确定待测芯片不属于目标型号的芯片，则对待测芯片进行功能单元分析，得到对应于待测芯片的型号测试方案；

针对待测芯片执行对应于待测芯片的型号测试方案，输出待测芯片的测试结果。

具体而言，芯片测试设备在根据芯片型号数据确定待测芯片不属于目标型号的芯片的情况下，可以对待测芯片进行功能单元分析，进而得到对应于待测芯片的型号测试方案，从而可以采用对应于待测芯片的型号测试方案对待测芯片进行测试，并输出待测芯片的测试结果。

其中，待测芯片不属于目标型号的芯片，可以指本芯片测试设备还未针对该型号的待测芯片进行测试过，进而可以通过对待测芯片进行功能单元分析来确定出型号测试方案。

示例性地，芯片测试设备可以分析待测芯片的内部功能单元，预处理型号测试方案。在一些示例中，芯片测试设备可以进行待测芯片的内部功能单元分析，并根据分析结果形成待测芯片的型号测试方案。其中，内部功能单元分析可以包括：待测芯片内部的各功能单元的组成，各功能单元并行测试的干扰度以及各功能单元的时间。

需要说明的是，芯片测试设备形成的型号测试方案可以是最优测试方案（综合测试时间最短），是各功能单元在不受互相干扰情况下的并行测试方案，以最大限度地节约芯片测试时间。其中，综合测试时间，可以理解为芯片测试设备测试完芯片所有功能单元的时间总和。

在其中一个实施例中，方法还包括：

将待测芯片的芯片型号数据，与对应于待测芯片的型号测试方案进行匹配关联；

将待测芯片的芯片型号数据备份为型号备份数据，且将对应于待测芯片的型号测试方案备份为备份测试方案。

具体而言，在形成待测芯片的型号测试方案后，芯片测试设备可以将该型号测试方案与待测芯片的型号进行匹配，形成与之对应的型号测试方案；进而，芯片测试设备可以通过备份该待测芯片的型号，将该待测芯片的型号纳入型号备份数据中，以及通过备份该待测芯片对应的型号测试方案，将该待测芯片对应的型号测试方案纳入备份测试方案中。进而，后续芯片测试设备获取了同型号的芯片时，可以直接执行该型号的测试方案，从而能够快速批量地执行同型号的测试输出。

此外，针对不属于目标型号的待测芯片，在芯片测试设备对待测芯片已经执行了型号与型号测试方案的匹配备份后，可以执行该型号芯片备份的型号测试方案。示例性地，如果待测芯片的型号经过了芯片测试设备的备份，则说明芯片测试设备已有该型号芯片的备份测试方案，芯片测试设备则直接采用备份测试方案对该型号的待测芯片进行测试，用于验证芯片测试设备对待测芯片的型号与型号测试方案是否匹配成功。如果测试输出了对应的结果，则说明该型号的芯片在芯片测试设备具备对应的型号测试方案。

进一步地，本申请实施例中的型号测试方案包括通过对芯片进行功能单元分析得到的并行测试方案，该功能单元分析则包括对芯片的各功能单元的测试时间检测，以及各功能单元之间的测试干扰情况的检测，进而最终可以形成测试效率最高（综合测试时间最短）的型号测试方案。

在其中一个实施例中，功能单元分析可以包括以降低各功能单元之间并行测试的干扰情况、且减少芯片测试时间为目标，确定并行测试方案。

具体而言，本申请实施例中，芯片测试设备可以通过精准计算出单个功能单元的测试时间，根据各功能单元并行测试时的干扰情况，制定出测试结果最优的并行测试方案（总测试时间最短，且测试数据正确），从而最大限度地节约测试总时间。

在其中一个实施例中，如图4所示，对芯片进行功能单元分析，得到并行测试方案的步骤，包括：

步骤402，按照功能类别对芯片进行功能单元组成分析，确定出芯片中的各功能单元，并分别获取各功能单元所需的测试时间；

具体地，芯片测试设备可以按照功能类别对芯片进行功能单元组成分析，例如，可以扫描并获取待测芯片内部的功能单元组成。

可选地，芯片测试设备可以扫描芯片内部功能单元的组成，并将各功能单元进行记录。示例性地，以芯片为待测芯片为例，待测芯片的功能单元可以分别包括：第一功能单元、第二功能单元...第十功能单元等。芯片测试设备将依次记录各功能单元并进行备份。

进一步地，以芯片测试设备为ATE综合测试仪、芯片为待测芯片为例，可以把待测芯片放入芯片测试设备处，芯片测试设备根据预设程序自动测试芯片内部的各个功能单元性能，各功能单元测试包括但不限于：1）IO类；2）数字逻辑类；3）数字电路和模拟电路类；4）功耗类；5）存储类；6）其他类。进而可以统称以上为：第一功能单元、第二功能单元....第N功能单元。

在获取到芯片内部的功能单元组成后，芯片测试设备可以分析各功能单元的测试时间，即各功能单元所需的测试时间，也可以称之为功能单元的被测试时间；本申请实施例中，芯片内部功能单元的被测试时间可以是不同的，示例性地，第一功能单元的测试时间为30s，第三功能单元测试时间为12s，第六功能单元的测试时间为35s。

步骤404，对各功能单元进行分组，确定出组合测试项；

具体而言，组合测试项可以指将同一芯片中的各功能单元进行划分，形成用于进行并行测试的功能单元的组合；以芯片为待测芯片为例，芯片测试设备可以将待测芯片的各功能单元依次进行组合测试，以分析各功能单元是否会存在测试结果的干扰。

本申请实施例中，芯片测试设备对各功能单元进行分组，可以指依次组合各功能单元形成组合测试项，例如，将较多数量地功能单元组合成具有最多功能单元的组合测试项。

在其中一个实施例中，组合测试项可以为依据各功能单元所需的测试时间对各功能单元进行分组得到。

具体地，在进行组合测试时，可以优先将测试时间长的功能单元进行组合测试，示例性地，以第一功能单元的测试时间为30s，第三功能单元测试时间为12s，第六功能单元的测试时间为35s为例，将所需测试时间长的第一功能单元和第六功能单元进行组合，形成组合测试项。

步骤406，对组合测试项中的各功能单元进行并行测试，获取组合测试项的干扰度，并将干扰度最小的组合测试项作为目标并行测试项纳入并行测试方案；干扰度用于表征同一组合测试项中各功能单元的测试结果之间的干扰情况；

具体而言，在获取到组合测试项后，芯片测试设备可以对组合测试项中的功能单元进行组合测试（并行测试），并分析各功能单元是否会存在测试结果的干扰。例如，对当前的组合测试项所有的功能单元进行组合测试，得到的结果为：第一、二、六功能单元的测试结果为正常数据，第三、五、N为非正常数据；此结果可以说明各功能单元之间的并行测试存在干扰情况。

在其中一个实施例中，对组合测试项中的各功能单元进行并行测试，获取组合测试项的干扰度，并将干扰度最小的组合测试项作为目标并行测试项纳入并行测试方案的步骤，包括：

对当前的组合测试项中的各功能单元进行并行测试，分别得到各功能单元的测试结果；

在存在测试结果为非正常数据的情况下、剔除当前的组合测试项中的至少一个功能单元，或，在各测试结果均为正常数据的情况下、添加功能单元至当前的组合测试项，以得到用于进行下一轮并行测试的组合测试项；

其中，将各功能单元的测试结果均为正常数据的组合测试项，确认为目标并行测试项，直至并行测试方案无重复覆盖芯片的各功能单元。

具体地，分析各功能单元并行测试的干扰度的过程中，芯片测试设备可以依次从当前的组合测试项中，逐步递减组合项（各功能单元并行测试的数量），达到测试结果中所有的功能单元测试结果都符合要求（例如，各功能单元的测试结果均为正常数据）。示例性地，对当前的组合测试项所有的功能单元进行组合测试，得到的结果为：第一、二、六功能单元的测试结果为正常数据，第三、五、N功能单元的测试结果为非正常数据；此结果可以说明各功能单元之间的并行测试存在干扰情况，但无法确定各功能单元之间是如何干扰的，后续可以进行逐一剔除功能单元，以进行排除。

可选地，在进行组合测试时，以第一功能单元的测试时间为30s，第六功能单元的测试时间为35s为例，在当前的组合测试项包括第一功能单元与第六功能单元的情况下，若第一功能单元与第六功能单元不存在干扰，则可以优先将第一功能单元与第六功能单元形成铁组合，再与其他功能单元进行组合测试。

进一步地，芯片测试设备可以将各功能单元的测试结果均为正常数据的组合测试项，确认为目标并行测试项，直至并行测试方案无重复覆盖芯片的各功能单元。以并行测试方案包括的目标并行测试项分别为第一并行测试项和第二并行测试项为例，测试的功能单元包括：第一、二、三、五功能单元，得到的结果为第一、二、三、五功能单元的测试结果为正常数据，即所进行测试的功能单元，没有存在非正常数据的情况，进而可以理解为将第一、二、三、五功能单元作为第一并行测试项；以此类推，将除第一、二、三、五功能单元的其他功能单元，再进行组合测试，假设得出第六、七、九功能单元之间并行测试不存在干扰，即第六、七、九功能单元可以作为第二并行测试项。

又如，以并行测试方案包括的目标并行测试项分别为第一并行测试项、第二并行测试项以及第三并行测试项为例，经过本申请实施例的功能单元分析，最终形成的并行测试方案中：第一、三、六功能单元为第一并行测试项，第二、八、九为第二并行测试项，第四、五功能单元为第三并行测试项。

以上，相较于传统测试方案需要执行N次单独测试，基于本申请实施例，经过多次组合测试后，芯片测试设备仅需执行I（远少于N次）次的并行测试，从而测试的时间大大缩短。

步骤408，基于各功能单元所需的测试时间，确认出并行测试方案中各目标并行测试项对应的测试时间，并将各目标并行测试项对应的测试时间之和确定为芯片测试时间。

具体而言，各功能单元所需的测试时间不同，即芯片内部功能单元的被测试时间是不相同的；本申请实施例中，目标并行测试项对应的测试时间与其所涵盖的功能单元中所需测试时间最长的功能单元一致，示例性地，假设第一功能单元的测试时间为30s，第六功能单元的测试时间为35s，其他功能单元的测试时间为低于15s。若将第一、二、三功能单元进行并行测试，那么该并行测试的时间为第一功能单元的测试时间30s。

本申请实施例中，芯片测试时间可以指芯片的测试总时间，具体为各目标并行测试项对应的测试时间之和。示例性地，以并行测试方案包括的目标并行测试项分别为第一并行测试项、第二并行测试项以及第三并行测试项为例，最终形成第一、三、六功能单元为第一并行测试项，第二、八、九为第二并行测试项，第四、五功能单元为第三并行测试项地情况下，芯片的测试总时间为：第一并行测试项35s+第二并行测试项22s+第三并行测试项15s+第七功能单元测试2s+第十功能单元测试6s=80s。

以上，芯片测试设备通过计算出各功能单元的测试时间，根据各功能单元的干扰分析，能够执行测试时间较长的功能单元进行并行测试，在不影响测试结果的前提下，从而最大限度地节约测试总时间。

为了进一步阐释本申请实施例的方案，下面结合具体示例予以说明，如图5所示，对于已备份型号，即若待测芯片的型号是经过芯片测试设备进行了备份，则测试过程可以包括：

S100，获取芯片型号数据。在该步骤中，将待测芯片放置在芯片测试设备处，芯片测试设备扫描并获取待测芯片的型号信息。芯片的型号信息是芯片设计而定，其代表该型号的类别，例如：ADC960XXX。

S200，判断该芯片是否为备份型号。在该步骤中，芯片测试设备将获取的待测芯片型号信息进行备份数据对比，核实该型号的芯片是否备份处理过，如果备份过，则说明本芯片测试设备已针对该型号的待测芯片进行测试过。

S600，如果待测芯片的型号是备份型号，则执行该型号芯片备份的型号测试方案。在该步骤中，如果待测芯片的型号经过了芯片测试设备的备份，则说明芯片测试设备已有该型号芯片的备份测试方案，芯片测试设备则直接采用备份测试方案对该型号芯片进行测试。

S700，输出测试结果。该步骤中，芯片测试设备将待测芯片的测试结果输出。

同时，如图5所示，对于未备份型号，即若待测芯片的型号没有经过芯片测试设备进行备份，则测试过程可以包括：

S100，获取芯片型号数据。在该步骤中，将待测芯片放置在芯片测试设备处，芯片测试设备扫描并获取待测芯片的型号信息。芯片的型号信息是芯片设计而定，其代表该型号的类别，例如：AC100XXX。

S200，判断该芯片是否为备份型号。在该步骤中，芯片测试设备将获取的待测芯片型号信息进行备份数据对比，核实该型号的芯片是否备份处理过，如果没有备份，则说明本芯片测试设备还未针对该型号的待测芯片进行测试过。

S300，获取待测芯片的型号。在该步骤中，芯片测试设备获取待测芯片的型号，并进行型号的备份。

S400，分析待测芯片的内部功能单元，预处理型号测试方案。在该步骤中，芯片测试设备在备份型号的型号后，进行待测芯片的内部功能单元分析，并根据分析结果形成待测芯片的型号测试方案。其中，内部功能单元分析可以包括：待测芯片内部的各功能单元的组成，各功能单元并行测试的干扰度以及各功能单元所需的测试时间。

可以理解的是，芯片测试设备形成的型号测试方案是最优测试方案（综合测试时间最短），是各功能单元在不受互相干扰情况下的并行测试方案，以最大限度地节约芯片测试时间。综合测试时间可以理解为测完芯片所有功能单元的时间总和。

S500，匹配该待测芯片的型号及型号测试方案。在该步骤中，芯片测试设备形成了最优测试方案后，将该型号测试方案与待测芯片的型号进行匹配，形成与之对应的型号测试方案。

S600，待测芯片已经执行了型号与型号测试方案的匹配备份，则执行该型号芯片备份的型号测试方案。在该步骤中，如果待测芯片的型号经过了芯片测试设备的备份，则说明芯片测试设备已有该型号芯片的备份测试方案，芯片测试设备则直接采用备份测试方案对该型号芯片进行测试，用于验证芯片测试设备对待测芯片的型号与型号测试方案是否匹配成功。如果测试输出了对应的结果，则说明该型号的芯片在芯片测试设备具备对应的型号测试方案。

S700，输出测试结果。该步骤中，芯片测试设备将待测芯片的测试结果输出。

进一步的，关于型号测试方案的预处理，即在执行“步骤S400，分析待测芯片的内部功能单元，预处理型号测试方案”时，如图5所示，其具体还可以包括以下步骤：

S410，扫描并获取待测芯片内部的功能单元组成。该步骤中，芯片测试设备扫描待测芯片内部功能单元的组成，并将各功能单元进行记录。例如，待测芯片的功能单元分别可以包括：第一功能单元、第二功能单元...第十功能单元。芯片测试设备将依次记录各功能单元并进行备份。

S420，分析各功能单元的测试时间。该步骤中，芯片内部功能单元的被测试时间是不相同的，如图6所示，假设第一功能单元的测试时间为30s，第六功能单元的测试时间为35s，其他功能单元的测试时间为低于15s。假设将第一、二、三功能单元进行并行测试，那么该并行测试的时间为第一功能单元的测试时间30s。

S430，分析各功能单元并行测试的干扰度。该步骤中，芯片测试设备将待测芯片的各功能单元依次进行组合测试，并分析各功能单元是否会存在测试结果的干扰，具体步骤可以如下：

依次组合测试各功能单元，并输出各功能单元的测试结果；在该步骤中，可以依次从最多组合测试结果中，逐步递减组合项（各功能单元并行测试的数量），达到该组合测试结果中所有的功能单元测试结果都符合要求。

举例说明，如图7所示，第一轮组合测试，除共用引脚P的功能单元外，将剩余所有的功能单元进行组合测试，得到的结果为：第一、二、六功能单元的测试结果为正常数据，第三、五、N功能单元的测试结果为非正常数据；此结果说明各功能单元之间的并行测试存在干扰情况。但无法确定各功能单元之间是如何干扰的，后续将进行逐一剔除功能单元进行排除。

第二轮组合测试，如图8所示，除共用引脚P的功能单元和第N功能单元外，将剩余所有的功能单元进行组合测试，得到的结果为：第一、二、五功能单元的测试结果为正常数据，第三、六等功能单元的测试结果为非正常数据；

此次类推，如图9所示，直到第M轮组合测试（M与N没有任何关系），测试的功能单元包括：第一、二、三、五功能单元。得到的结果为第一、二、三、五功能单元的测试结果为正常数据，即所进行测试的功能单元，没有存在非正常数据的情况；可以理解为将第一、二、三、五功能单元进行第一次并行测试。

以此类推，将除第一、二、三、五功能单元的其他功能单元，再进行组合测试，假设得出第六、七、九功能单元之间并行测试不存在干扰，即第六、七、九功能单元进行第二次并行测试。

可以理解的是，传统方案中芯片测试设备需要执行N次单独测试，而基于本申请实施例，经过多次组合测试后，仅需执行I（远少于N次）次的并行测试，从而测试的时间大大缩短。

S440，根据干扰度和测试时间，设置最优测试方案。在该步骤中，如前文所述，在进行组合测试时，可以优先将测试时间长的功能单元进行组合测试，例如，优先将第一功能单元和第六功能单元进行组合，若两个功能单元不存在干扰，则优先将第一功能单元和第六功能单元合并在第一并行测试项。

进一步地，以待测芯片有十个功能单元需要进行测试为例：第一功能单元测试时间为30s；第二功能单元测试时间为5s；第三功能单元测试时间为12s；第四功能单元测试时间为15s；第五功能单元测试时间为10s；第六功能单元测试时间为35s；第七功能单元测试时间为2s；第八功能单元测试时间为20s；第九功能单元测试时间为22s；第十功能单元测试时间为6s；

在进行组合测试时，若第一功能单元与第六功能单元不存在干扰，则优先将第一功能单元（30s）与第六功能单元（35s）形成铁组合，再与其他功能单元进行组合测试。例如，最终形成了第一、三、六功能单元为第一并行测试项；第二、八、九为第二并行测试项；第四、五功能单元为第三并行测试项，进而，如图10所示，芯片的测试总时间为：第一并行测试项35s+第二并行测试项22s+第三并行测试项15s+第七功能单元测试2s+第十功能单元测试6s=80s。而未进行组合测试的原总测试时间为：35s+5s+12s+15s+10s+35s+2s+20s+22s+6s=172s；相当于组合并行测试的效率提升了约53%。

以上，本申请实施例中，芯片测试前执行一个型号备份判断，如果没有备份数据，则执行型号测试方案预处理；在预处理型号测试方案中，执行芯片各功能单元的测试时间备份，执行芯片各功能单元的干扰情况分析，以及根据测试时间和干扰度，制定最优的测试方案（总测试时间最短，且测试数据正确）。本申请实施例，通过精准计算出单个功能单元的测试时间，根据各功能单元并行测试时的干扰情况，制定出测试结果最优的并行测试方案。进一步地，本申请实施例通过计算出各功能单元的测试时间，根据各功能单元的干扰分析，能够执行测试时间较长的功能单元进行并行测试，在不影响测试结果的前提下，从而最大限度地节约测试总时间。

应该理解的是，虽然如上所述的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，如上所述的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

基于同样的发明构思，本申请实施例还提供了一种用于实现上述所涉及的芯片测试方法的芯片测试装置。该装置所提供的解决问题的实现方案与上述方法中所记载的实现方案相似，故下面所提供的一个或多个芯片测试装置实施例中的具体限定可以参见上文中对于芯片测试方法的限定，在此不再赘述。

在一个实施例中，如图11所示，提供了一种芯片测试装置，包括：

型号数据获取模块110，用于获取待测芯片的芯片型号数据；

测试结果获取模块120，用于若根据芯片型号数据确定待测芯片属于目标型号的芯片，则针对待测芯片执行目标型号所对应的型号测试方案，输出待测芯片的测试结果；其中，型号测试方案包括芯片经功能单元分析得到的并行测试方案；功能单元分析包括依据芯片中各功能单元所需的测试时间、以及各功能单元之间并行测试的干扰情况，确认出并行测试方案。

在其中一个实施例中，装置还包括预处理模块，用于若根据芯片型号数据确定待测芯片不属于目标型号的芯片，则对待测芯片进行功能单元分析，得到对应于待测芯片的型号测试方案；

测试结果获取模块，用于针对待测芯片执行对应于待测芯片的型号测试方案，输出待测芯片的测试结果。

在其中一个实施例中，装置还包括：

匹配关联模块，用于将待测芯片的芯片型号数据，与对应于待测芯片的型号测试方案进行匹配关联；

备份模块，用于将待测芯片的芯片型号数据备份为型号备份数据，且将对应于待测芯片的型号测试方案备份为备份测试方案。

在其中一个实施例中，测试结果获取模块，用于将备份测试方案中与目标型号匹配关联的型号测试方案，确定为目标型号所对应的型号测试方案。

在其中一个实施例中，芯片型号数据包括用于表征芯片型号类别的芯片型号信息；装置还包括：

型号对比模块，用于对比芯片型号信息与型号备份数据；在对比的结果为型号备份数据中包含芯片型号信息的情况下，确定待测芯片属于目标型号的芯片；以及在对比的结果为型号备份数据中不包含芯片型号信息的情况下，确定待测芯片不属于目标型号的芯片。

在其中一个实施例中，功能单元分析包括以降低各功能单元之间并行测试的干扰情况、且减少芯片测试时间为目标，确定并行测试方案。

在其中一个实施例中，装置还包括预处理模块，用于按照功能类别对芯片进行功能单元组成分析，确定出芯片中的各功能单元，并分别获取各功能单元所需的测试时间；对各功能单元进行分组，确定出组合测试项；对组合测试项中的各功能单元进行并行测试，获取组合测试项的干扰度，并将干扰度最小的组合测试项作为目标并行测试项纳入并行测试方案；干扰度用于表征同一组合测试项中各功能单元的测试结果之间的干扰情况；以及基于各功能单元所需的测试时间，确认出并行测试方案中各目标并行测试项对应的测试时间，并将各目标并行测试项对应的测试时间之和确定为芯片测试时间。

在其中一个实施例中，组合测试项为依据各功能单元所需的测试时间对各功能单元进行分组得到；

预处理模块，用于对当前的组合测试项中的各功能单元进行并行测试，分别得到各功能单元的测试结果；在存在测试结果为非正常数据的情况下、剔除当前的组合测试项中的至少一个功能单元，或，在各测试结果均为正常数据的情况下、添加功能单元至当前的组合测试项，以得到用于进行下一轮并行测试的组合测试项；其中，预处理模块，用于将各功能单元的测试结果均为正常数据的组合测试项，确认为目标并行测试项，直至并行测试方案无重复覆盖芯片的各功能单元。

上述芯片测试装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。

在一个实施例中，提供了一种芯片测试设备，包括存储器和处理器，存储器存储有计算机程序，处理器执行计算机程序时实现上述的方法的步骤。

在其中一个实施例中，芯片测试设备可以为ATE综合测试仪，也可以是计算机设备。

在一个实施例中，提供了一种计算机设备，该计算机设备可以是终端，其内部结构图可以如图12所示。该计算机设备包括处理器、存储器、输入/输出接口、通信接口、显示单元和输入装置。其中，处理器、存储器和输入/输出接口通过***总线连接，通信接口、显示单元和输入装置通过输入/输出接口连接到***总线。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质和内存储器。该非易失性存储介质存储有操作***和计算机程序。该内存储器为非易失性存储介质中的操作***和计算机程序的运行提供环境。该计算机设备的输入/输出接口用于处理器与外部设备之间交换信息。该计算机设备的通信接口用于与外部的终端进行有线或无线方式的通信，无线方式可通过WIFI、移动蜂窝网络、NFC（近场通信）或其他技术实现。该计算机程序被处理器执行时以实现一种芯片测试方法。该计算机设备的显示单元用于形成视觉可见的画面，可以是显示屏、投影装置或虚拟现实成像装置。显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。

本领域技术人员可以理解，图6至图10，以及图12中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述芯片测试方法中的步骤。

在一个实施例中，提供了一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现上述芯片测试方法中的步骤。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器（Read-OnlyMemory，ROM）、磁带、软盘、闪存、光存储器、高密度嵌入式非易失性存储器、阻变存储器（ReRAM）、磁变存储器（Magnetoresistive Random Access Memory，MRAM）、铁电存储器（Ferroelectric Random Access Memory，FRAM）、相变存储器（Phase Change Memory，PCM）、石墨烯存储器等。易失性存储器可包括随机存取存储器（Random Access Memory，RAM）或外部高速缓冲存储器等。作为说明而非局限，RAM可以是多种形式，例如静态随机存取存储器（Static Random AccessMemory，SRAM）或动态随机存取存储器（Dynamic RandomAccess Memory，DRAM）等。本申请所提供的各实施例中所涉及的数据库可包括关系型数据库和非关系型数据库中至少一种。非关系型数据库可包括基于区块链的分布式数据库等，不限于此。本申请所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等，不限于此。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims (10)

1.一种芯片测试方法，其特征在于，所述方法包括：

获取待测芯片的芯片型号数据；

若根据所述芯片型号数据确定所述待测芯片属于目标型号的芯片，则针对所述待测芯片执行所述目标型号所对应的型号测试方案，输出所述待测芯片的测试结果；

其中，所述型号测试方案包括芯片经功能单元分析得到的并行测试方案；所述功能单元分析包括依据芯片中各功能单元所需的测试时间、以及各所述功能单元之间并行测试的干扰情况，确认出所述并行测试方案；

对芯片进行所述功能单元分析，得到所述并行测试方案的步骤，包括：

按照功能类别对芯片进行功能单元组成分析，确定出芯片中的各所述功能单元，并分别获取各所述功能单元所需的测试时间；

对各所述功能单元进行分组，确定出组合测试项；

对所述组合测试项中的各所述功能单元进行并行测试，获取所述组合测试项的干扰度，并将所述干扰度最小的所述组合测试项作为目标并行测试项纳入所述并行测试方案；所述干扰度用于表征同一所述组合测试项中各所述功能单元的测试结果之间的干扰情况；

基于各所述功能单元所需的测试时间，确认出所述并行测试方案中各所述目标并行测试项对应的测试时间，并将各所述目标并行测试项对应的测试时间之和确定为所述芯片测试时间。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

若根据所述芯片型号数据确定所述待测芯片不属于所述目标型号的芯片，则对所述待测芯片进行所述功能单元分析，得到对应于所述待测芯片的所述型号测试方案；

针对所述待测芯片执行对应于所述待测芯片的所述型号测试方案，输出所述待测芯片的测试结果。

3.根据权利要求2所述的方法，其特征在于，所述方法还包括：

将所述待测芯片的所述芯片型号数据，与对应于所述待测芯片的所述型号测试方案进行匹配关联；

将所述待测芯片的所述芯片型号数据备份为型号备份数据，且将对应于所述待测芯片的所述型号测试方案备份为备份测试方案。

4.根据权利要求3所述的方法，其特征在于，在所述针对所述待测芯片执行所述目标型号所对应的型号测试方案的步骤之前，包括：

将所述备份测试方案中与所述目标型号匹配关联的所述型号测试方案，确定为所述目标型号所对应的所述型号测试方案。

5.根据权利要求3所述的方法，其特征在于，所述芯片型号数据包括用于表征芯片型号类别的芯片型号信息；所述方法还包括：

对比所述芯片型号信息与所述型号备份数据；

在所述对比的结果为所述型号备份数据中包含所述芯片型号信息的情况下，确定所述待测芯片属于所述目标型号的芯片；

在所述对比的结果为所述型号备份数据中不包含所述芯片型号信息的情况下，确定所述待测芯片不属于所述目标型号的芯片。

6.根据权利要求1至5任一项所述的方法，其特征在于，所述功能单元分析包括以降低各所述功能单元之间并行测试的干扰情况、且减少芯片测试时间为目标，确定所述并行测试方案。

7.根据权利要求1所述的方法，其特征在于，所述组合测试项为依据各所述功能单元所需的测试时间对各所述功能单元进行分组得到；

所述对所述组合测试项中的各所述功能单元进行并行测试，获取所述组合测试项的干扰度，并将所述干扰度最小的所述组合测试项作为目标并行测试项纳入所述并行测试方案的步骤，包括：

对当前的所述组合测试项中的各所述功能单元进行并行测试，分别得到各所述功能单元的所述测试结果；

在存在所述测试结果为非正常数据的情况下、剔除当前的所述组合测试项中的至少一个功能单元，或，在各所述测试结果均为正常数据的情况下、添加功能单元至所述当前的所述组合测试项，以得到用于进行下一轮并行测试的所述组合测试项；

其中，将各所述功能单元的所述测试结果均为正常数据的所述组合测试项，确认为所述目标并行测试项，直至所述并行测试方案无重复覆盖芯片的各所述功能单元。

8.一种芯片测试装置，其特征在于，所述装置包括：

型号数据获取模块，用于获取待测芯片的芯片型号数据；

测试结果获取模块，用于若根据所述芯片型号数据确定所述待测芯片属于目标型号的芯片，则针对所述待测芯片执行所述目标型号所对应的型号测试方案，输出所述待测芯片的测试结果；其中，所述型号测试方案包括芯片经功能单元分析得到的并行测试方案；所述功能单元分析包括依据芯片中各功能单元所需的测试时间、以及各所述功能单元之间并行测试的干扰情况，确认出所述并行测试方案；

预处理模块，用于按照功能类别对芯片进行功能单元组成分析，确定出芯片中的各所述功能单元，并分别获取各所述功能单元所需的测试时间；对各所述功能单元进行分组，确定出组合测试项；对所述组合测试项中的各所述功能单元进行并行测试，获取所述组合测试项的干扰度，并将所述干扰度最小的所述组合测试项作为目标并行测试项纳入所述并行测试方案；所述干扰度用于表征同一所述组合测试项中各所述功能单元的测试结果之间的干扰情况；基于各所述功能单元所需的测试时间，确认出所述并行测试方案中各所述目标并行测试项对应的测试时间，并将各所述目标并行测试项对应的测试时间之和确定为所述芯片测试时间。

9.一种芯片测试设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至7中任一项所述的方法的步骤。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至7中任一项所述的方法的步骤。

Images