CN115775765A - 沟槽隔离结构的形成方法 - Google Patents
沟槽隔离结构的形成方法 Download PDFInfo
- Publication number
- CN115775765A CN115775765A CN202211440394.3A CN202211440394A CN115775765A CN 115775765 A CN115775765 A CN 115775765A CN 202211440394 A CN202211440394 A CN 202211440394A CN 115775765 A CN115775765 A CN 115775765A
- Authority
- CN
- China
- Prior art keywords
- silicon
- trench isolation
- isolation structure
- substrate
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明提供了一种沟槽隔离结构的形成方法,包括:提供衬底,衬底包含硅;在将要形成沟槽隔离结构的区域内,刻蚀衬底形成多个间隔的沟槽,沟槽之间利用硅柱隔开,硅柱为硅,硅柱的宽度和沟槽的宽度的比例大于或等于0.45:0.55;对硅柱进行热氧化处理,使得硅柱形成为二氧化硅柱,二氧化硅柱在热氧化时,二氧化硅进行膨胀,以使得二氧化硅填充满沟槽。本发明在较宽的沟槽隔离结构中,沟槽隔离结构的表面保持了平整,并且沟槽隔离结构的表面和衬底的表面齐平。
Description
技术领域
本发明涉及半导体技术领域,尤其是涉及一种沟槽隔离结构的形成方法。
背景技术
集成电路工艺中,在同一块半导体硅片上,需要同时制作多个功能器件或功能元件,因此,需要使用沟槽隔离结构将功能器件或功能元件隔离开。浅沟槽隔离结构是常用的沟槽隔离结构,浅沟槽隔离结构的宽度(位于相邻功能器件或者说相邻功能元件之间的宽度)一般为大于20um。浅沟槽隔离结构通常是通过向沟槽中填充二氧化硅而形成。
现有技术中,形成沟槽隔离结构的方法包括:请参照图1,首先,提供一衬底110,衬底110可以是一晶圆,在衬底110的表面形成一氧化硅层120,氧化硅层120可以是通过沉积一层二氧化硅而得到,在氧化硅层120的表面形成一氮化硅层130,氮化硅层130可以是通过沉积氧化硅而得到。接着,请参照图2,从氮化硅层130的表面向衬底110的内部方向刻蚀氮化硅层130、氧化硅层120和部分衬底110,停止刻蚀的地方为衬底110的内部,刻蚀形成沟槽。向沟槽内填充二氧化硅140,可以采用高密度等离子体或者热氧化生长二氧化硅140的方式。此时,二氧化硅会覆盖到氮化硅层130的表面。接着,请参照图3,去除氮化硅层130的表面的二氧化硅140,可以采用研磨去除氮化硅层130的表面的二氧化硅140的方式,也可以采用刻蚀去除氮化硅层130的表面的二氧化硅140的方式,去除二氧化硅140后露出氮化硅层130的表面。剩余的沟槽内的二氧化硅作为沟槽隔离结构150。最后去除氮化硅层130和氧化硅层120,去除氮化硅层130和氧化硅层120均可以采用刻蚀的方法,去除后,露出衬底110的表面。
然而,由于,沟槽隔离结构的宽度较宽,即位于衬底110内的宽度较宽,一般为大于20μm,所以形成的沟槽也的宽度也为大于20μm。由于宽度较宽,采用现有技术的沟槽隔离结构的形成方法,会出现沟槽隔离结构150的表面不平整,特别是在沟槽隔离结构150的中间部分出现凹陷的情况,会导致沟槽隔离结构150的表面与衬底110的表面不能齐平。
发明内容
本发明的目的在于提供一种沟槽隔离结构的形成方法,在较宽的沟槽隔离结构中,沟槽隔离结构的表面可以保持平整,并且沟槽隔离结构的表面可以和衬底的表面齐平。
为了达到上述目的,本发明提供了一种沟槽隔离结构的形成方法,包括:
提供衬底,所述衬底包含硅;
在将要形成沟槽隔离结构的区域内,刻蚀所述衬底形成多个间隔的沟槽,所述沟槽之间利用硅柱隔开,所述硅柱为硅,所述硅柱的宽度和所述沟槽的宽度的比例大于或等于0.45:0.55;
对所述硅柱进行热氧化处理,使得所述硅柱形成为二氧化硅柱,所述二氧化硅柱在热氧化时,二氧化硅进行膨胀,以使得所述二氧化硅填充满沟槽。
可选的,在所述的沟槽隔离结构的形成方法中,干法刻蚀所述衬底形成多个间隔的沟槽。
可选的,在所述的沟槽隔离结构的形成方法中,所述硅柱的形状为长方体。
可选的,在所述的沟槽隔离结构的形成方法中,所述硅柱为多个。
可选的,在所述的沟槽隔离结构的形成方法中,多个所述硅柱的宽度相同。
可选的,在所述的沟槽隔离结构的形成方法中,多个所述沟槽的宽度相同。
可选的,在所述的沟槽隔离结构的形成方法中,对所述硅柱进行热氧化处理的方法包括:干氧氧化或水汽氧化。
可选的,在所述的沟槽隔离结构的形成方法中,所述衬底包括:单晶硅、绝缘体上硅(SOI)或绝缘体上层叠硅(SSOI)。
可选的,在所述的沟槽隔离结构的形成方法中,对多个所述硅柱进行热氧化处理,使得所述硅柱形成为二氧化硅柱,所述二氧化硅柱膨胀,以使得二氧化硅填充满沟槽之后,还包括:研磨所述二氧化硅,使得所述二氧化硅的表面和所述衬底的表面齐平。
在本发明提供的沟槽隔离结构的形成方法中,包括:提供衬底,所述衬底包含硅;在将要形成沟槽隔离结构的区域内,刻蚀所述衬底形成多个间隔的沟槽,所述沟槽之间利用硅柱隔开,所述硅柱为硅,所述硅柱的宽度和所述沟槽的宽度的比例大于或等于0.45:0.55;对所述硅柱进行热氧化处理,使得所述硅柱形成为二氧化硅柱,所述二氧化硅柱在热氧化时,二氧化硅进行膨胀,以使得所述二氧化硅填充满沟槽。本发明在较宽的沟槽隔离结构中,沟槽隔离结构的表面保持了平整,并且沟槽隔离结构的表面和衬底的表面齐平。
附图说明
图1至图3是现有技术的沟槽隔离结构的形成方法的示意图;
图4是本发明实施例的沟槽隔离结构的形成方法的流程图;
图5至图8是发明实施例的沟槽隔离结构的形成方法的示意图;
图中:110-衬底、120-氧化硅层、130-氮化硅层、140-二氧化硅、150-沟槽隔离结构、210-衬底、220-氧化硅层、230-沟槽、240-硅柱、250-二氧化硅、260-沟槽隔离结构。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中,术语“第一”“第二”等用于在类似要素之间进行区分,且未必是用于描述特定次序或时间顺序。要理解,在适当情况下,如此使用的这些术语可替换。类似的,如果本文所述的方法包括一系列步骤,且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序,且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
请参照图4,本发明提供了一种沟槽隔离结构的形成方法,包括:
S11:提供衬底,衬底包含硅;
S12:在将要形成沟槽隔离结构的区域内,刻蚀衬底形成多个间隔的沟槽,沟槽之间利用硅柱隔开,硅柱为硅,硅柱的宽度和沟槽的宽度的比例大于或等于0.45:0.55;
S13:对硅柱进行热氧化处理,使得硅柱形成为二氧化硅柱,二氧化硅柱在热氧化时,二氧化硅进行膨胀,以使得二氧化硅填充满沟槽。
首先,请参照图5,提供衬底210,衬底210包含硅。所以,衬底210可以为单晶硅、绝缘体上硅(SOI)或绝缘体上层叠硅(SSOI)。本发明实施例选择单晶硅的晶圆,在本发明的其他实施例中,也可以选择绝缘体上硅(SOI)或绝缘体上层叠硅(SSOI)。接着,在衬底210的表面形成氧化硅层220,氧化硅层220可以通过沉积二氧化硅的形式形成,在本发明的其他实施例中,也可以采用其他方式形成,在此不做赘述。
请继续参照图5,在将要形成沟槽隔离结构的区域内,刻蚀衬底210形成多个间隔的沟槽230,可以干法刻蚀衬底形成多个间隔的沟槽230,多个沟槽230的宽度相同,多个沟槽230的深度也相同。由于衬底210包含硅,本发明实施例是用到单晶硅,所以沟槽230的间隔必然是衬底210,也就是说是硅,由于沟槽230的纵截面是长方形的,沟槽230的内壁是笔直的,所以沟槽230之间的衬底210可以形成柱状结构,即硅柱240的形状为长方体,将其称为硅柱240。由于沟槽230的数量为多个,所以硅柱240也为多个,多个硅柱240的宽度相同。所以沟槽230之间是利用硅柱240隔开的,硅柱240为硅。硅柱240的宽度和沟槽230的宽度的比例大于或等于0.45:0.55,例如,如果硅柱240的宽度为0.45μm,则沟槽230的宽度为0.55μm,硅柱240的宽度和沟槽230的宽度和沟槽隔离结构的宽度均是指平行于衬底210的表面的方向上且位于器件(器件被沟槽隔离结构隔开)之间的宽度。而想要刻蚀衬底210形成沟槽230,必然会刻蚀衬底210的表面的氧化硅层220,因此,刻蚀后的氧化硅层220也是图案化的氧化硅层220,图案化的氧化硅层220分别位于硅柱240的表面。本发明实施例的氧化硅层220的刻蚀不是重点,在此不做赘述。
接着,请参照图6,去除图案化的氧化硅层220,即去除硅柱240和衬底210的表面的图案化的氧化硅层220。可以采用刻蚀的方法去除,具体是采用干法刻蚀还是湿法刻蚀,可以根据实际情况确定,本发明实施例不做赘述。
接着,请参照图6和图7,对硅柱240进行热氧化处理,使得硅柱240变成为二氧化硅柱,硅柱240在热氧化成二氧化硅时,会进行膨胀,即硅柱240变成二氧化硅后体积变大了。所以硅柱240在热氧化时,会向左方向和右方向膨胀至沟槽内,所以如果硅柱240的宽度和沟槽宽度的比例设计好,可以使得沟槽内填充满二氧化硅。理论上1nm SiO2生长需消耗0.45nm Si,而本发明实施例的硅柱240的宽度和沟槽230的宽度的比例大于或等于0.45:0.55,所以本发明实施例可以使得二氧化硅填充满沟槽230。其中,对硅柱240进行热氧化处理的方法包括:干氧氧化或水汽氧化,具体的氧化时间可以根据硅柱240的高度具体决定,氧化温度可以是常用的氧化温度,在这里均不做赘述。
硅柱240进行氧化完成后,沟槽内充满了二氧化硅250,此时,二氧化硅也会部分蔓延到衬底210的表面,二氧化硅250的表面也并不是平整的。所以,接着,请参照图8,研磨二氧化硅250,使得二氧化硅250的表面和衬底210的表面齐平。在本发明的其他实施例中,也可以是通过刻蚀的方法二氧化硅250,使得二氧化硅250的表面和衬底210的表面齐平。最终,本发明实施例中,采用本发明实施例可以形成宽度为大于20μm的沟槽隔离结构,当然在本发明的其他实施例中,也可以适用于宽度为小于或等于20μm的沟槽隔离结构。并且,相对于现有技术中通过采用等离子体沉积二氧化硅的方法填充沟槽形成沟槽隔离结构的方法,本发明实施例不会出现如现有技术中形成的沟槽隔离结构的表面不平整且与衬底的表面不齐平的情况。另外,本发明实施例形成的沟槽隔离结构260的紧密也不会出现龟裂的情况。最后,就可以使用本发明实施例形成的沟槽隔离结构260隔离器件。本发明实施例的器件可以是CMOS等器件,器件可以直接形成在沟槽隔离结构260之外的衬底210的任何地方,例如衬底210内或者衬底210的表面。只要是器件之间具有沟槽隔离结构260就可行。本发明实施例是以形成一个沟槽隔离结构260作为例子,即形成一个沟槽隔离结构260需要通过多个沟槽230和多个硅柱240的形式形成。实际上需要形成多个沟槽隔离结构260,每个沟槽隔离结构260的形成方法均和上述沟槽隔离结构260的形成方法相同。
综上,在本发明实施例提供的沟槽隔离结构的形成方法中,包括:提供衬底,衬底包含硅;在将要形成沟槽隔离结构的区域内,刻蚀衬底形成多个间隔的沟槽,沟槽之间利用硅柱隔开,硅柱为硅,硅柱的宽度和沟槽的宽度的比例大于或等于0.45:0.55;对硅柱进行热氧化处理,使得硅柱形成为二氧化硅柱,二氧化硅柱在热氧化时,二氧化硅进行膨胀,以使得二氧化硅填充满沟槽。本发明在较宽的沟槽隔离结构中,沟槽隔离结构的表面保持了平整,并且沟槽隔离结构的表面和衬底的表面齐平。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。
Claims (9)
1.一种沟槽隔离结构的形成方法,其特征在于,包括:
提供衬底,所述衬底包含硅;
在将要形成沟槽隔离结构的区域内,刻蚀所述衬底形成多个间隔的沟槽,所述沟槽之间利用硅柱隔开,所述硅柱为硅,所述硅柱的宽度和所述沟槽的宽度的比例大于或等于0.45:0.55;
对所述硅柱进行热氧化处理,使得所述硅柱形成为二氧化硅柱,所述二氧化硅柱在热氧化时,二氧化硅进行膨胀,以使得所述二氧化硅填充满沟槽。
2.如权利要求1所述的沟槽隔离结构的形成方法,其特征在于,干法刻蚀所述衬底形成多个间隔的沟槽。
3.如权利要求1所述的沟槽隔离结构的形成方法,其特征在于,所述硅柱的形状为长方体。
4.如权利要求3所述的沟槽隔离结构的形成方法,其特征在于,所述硅柱为多个。
5.如权利要求4所述的沟槽隔离结构的形成方法,其特征在于,多个所述硅柱的宽度相同。
6.如权利要求1所述的沟槽隔离结构的形成方法,其特征在于,多个所述沟槽的宽度相同。
7.如权利要求1所述的沟槽隔离结构的形成方法,其特征在于,对所述硅柱进行热氧化处理的方法包括:干氧氧化或水汽氧化。
8.如权利要求1所述的沟槽隔离结构的形成方法,其特征在于,所述衬底包括:单晶硅、绝缘体上硅(SOI)或绝缘体上层叠硅(SSOI)。
9.如权利要求1所述的沟槽隔离结构的形成方法,其特征在于,对多个所述硅柱进行热氧化处理,使得所述硅柱形成为二氧化硅柱,所述二氧化硅柱膨胀,以使得二氧化硅填充满沟槽之后,还包括:研磨所述二氧化硅,使得所述二氧化硅的表面和所述衬底的表面齐平。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211440394.3A CN115775765A (zh) | 2022-11-17 | 2022-11-17 | 沟槽隔离结构的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211440394.3A CN115775765A (zh) | 2022-11-17 | 2022-11-17 | 沟槽隔离结构的形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115775765A true CN115775765A (zh) | 2023-03-10 |
Family
ID=85389712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211440394.3A Pending CN115775765A (zh) | 2022-11-17 | 2022-11-17 | 沟槽隔离结构的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115775765A (zh) |
-
2022
- 2022-11-17 CN CN202211440394.3A patent/CN115775765A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6144777B2 (ja) | フォトニック構造及び電子構造のための半導体基板及び製造方法 | |
US8936995B2 (en) | Methods of fabricating isolation regions of semiconductor devices and structures thereof | |
KR950002951B1 (ko) | 트렌치 소자분리막 제조방법 | |
US20080113483A1 (en) | Methods of etching a pattern layer to form staggered heights therein and intermediate semiconductor device structures | |
US20140264651A1 (en) | Semiconductor Devices and Methods of Forming Thereof | |
US6074931A (en) | Process for recess-free planarization of shallow trench isolation | |
JP2006237455A (ja) | 半導体装置とその製造方法 | |
KR100741876B1 (ko) | 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법 | |
US8450180B2 (en) | Methods of forming semiconductor trench and forming dual trenches, and structure for isolating devices | |
JP4610323B2 (ja) | リセスチャネル領域を備えた半導体素子の製造方法 | |
CN108091611B (zh) | 半导体装置及其制造方法 | |
CN105633021A (zh) | 半导体元件的制造方法 | |
JPH11260908A (ja) | 半導体パワ―集積回路の素子隔離構造及びその形成方法 | |
CN115775765A (zh) | 沟槽隔离结构的形成方法 | |
KR100613372B1 (ko) | 반도체 장치의 소자 분리 영역 형성 방법 | |
TW412838B (en) | Method of forming shallow trench isolation | |
CN108632732B (zh) | 麦克风及其制造方法 | |
JP2009194325A (ja) | 半導体装置の製造方法及び半導体装置 | |
KR100935760B1 (ko) | 반도체 소자의 제조 방법 | |
US20180033633A1 (en) | Method for planarizing material layer | |
KR19990015463A (ko) | 반도체 장치의 트렌치 소자 분리 방법 | |
KR101057754B1 (ko) | 반도체 소자의 소자격리구조 제조방법 | |
KR101061173B1 (ko) | 반도체 소자의 소자분리막 및 그의 형성방법 | |
KR100548521B1 (ko) | 반도체 소자의 제조방법 | |
KR100565759B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |