CN115774182B - 一种基于ate平台的芯片测试方法及装置 - Google Patents

Abstract

本发明提供了一种基于ATE平台的芯片测试方法及装置，该方法包括：测试机获取测试数据，将测试数据上传到服务器；数据分析单元解析测试机上传的数据，得到并记录晶圆测试或者成品测试的测试结果；根据测试结果，计算每个测试项的优先级；根据每个测试项的优先级调整芯片测试的流程。本申请在不用删减测试项，也不用调整每个测试项的时间的前提下，降低了芯片测试的时间，提高了测试效率，同时保证了测试的准确性。

Description

一种基于ATE平台的芯片测试方法及装置

技术领域

本发明属于半导体检测技术领域，具体而言，涉及一种基于ATE平台的芯片测试方法及装置。

背景技术

自动测试机(ATE，Automatic Test Equipment)用于检测集成电路功能的完整性，为集成电路生产制造的最后流程，以确保集成电路生产制造的品质。

在半导体领域中，晶圆测试(Chip Probe)和成品测试(Final Test)是常见的测试要求，晶圆测试(CP)是以圆片为单位的，成品测试(FT)是以批为单位的，每批芯片数量从几千颗到几十万颗不等。测试效率的提升是一个很大方向，单位时间内测试的颗数越多，单位成本越低，效益更高，一颗芯片节省0.1S，在大量的芯片测试下来能起到不小的经济效益。半导体集成电路芯片的供应链中，现有的优化测试时间常用的方法是调整每个测试项的时间或者删减无用测试项，此方法存在一定的局限性。

Wafer的质量好坏除了芯片内部的电路结构的影响，还受到工艺的种类和水平影响，不同工艺制造出来的wafer也会有一定的差异，可能会影响到某些测试项的结果，不同的治具的工艺水平也会影响wafer的良率。FT是wafer封装出来的，不同的wafer会影响其良率，不同的封装工艺和水平也会影响其良率，且不同封装厂和不同的批次之间的良率也会有差异。若是采用传统的删减测试项和调整每个测试项的时间，不能很好的应对此类差异，调整不灵活，也会降低芯片测试的准确性。

发明内容

本申请实施例提供了一种基于ATE平台的芯片测试方法及装置，在不用删减测试项，也不用调整每个测试项的时间的前提下，实现了降低芯片测试时间的目的，提高了测试效率，同时保证了测试的准确性。

第一方面，本申请实施例提供了一种基于ATE平台的芯片测试方法，包括：

测试机获取测试数据，将测试数据上传到服务器；

数据分析单元解析测试机上传的数据，得到并记录晶圆测试或者成品测试的测试结果；

根据测试结果，计算每个测试项的优先级；

根据每个测试项的优先级调整芯片测试的流程。

其中，测试机获取测试数据，将测试数据上传到服务器，包括：

测试数据默认放在测试机的主机里，测试机本地有上传脚本，每隔固定的时间将测试数据上传到服务器。

其中，数据分析单元解析测试机上传的数据，得到并记录晶圆测试或者成品测试的测试结果，包括：

数据分析单元解析测试数据，解析的结果存放在固定的位置，解析的结果包括每个测试项的良率和失效率、每个测试项的时间、总的测试时间、总的测试数量。

其中，根据测试结果，计算每个测试项的优先级，包括：

根据以下计算式计算每个测试项的优先级：

n＝TTi*M*Fi/Time；

其中，TTi为测试项i的测试时间，Fi为测试项i的失效率，M为总的测试数量，Time为总的测试时间。

其中，根据每个测试项的优先级调整芯片测试的流程，包括：

在芯片测试过程中，根据每个测试项的优先级的大小排序，先测试优先级大的测试项，后测试优先级小的测试项。

第二方面，本申请提供了一种基于ATE平台的芯片测试装置，包括：

获取单元，用于测试机获取测试数据，将测试数据上传到服务器；

解析单元，用于解析测试机上传的数据，得到并记录晶圆测试或者成品测试的测试结果；

计算单元，用于根据测试结果，计算每个测试项的优先级；

调整单元，用于根据每个测试项的优先级调整芯片测试的流程。

其中，解析单元用于：

解析测试数据，解析的结果存放在固定的位置，解析的结果包括每个测试项的良率和失效率、每个测试项的时间、总的测试时间、总的测试数量。

其中，计算单元用于：

根据以下计算式计算每个测试项的优先级：

n＝TTi*M*Fi/Time；

其中，TTi为测试项i的测试时间，Fi为测试项i的失效率，M为总的测试数量，Time为总的测试时间。

第三方面，本申请实施例提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述任一项所述方法的步骤。

第四方面，一种芯片测试***，包括上述任一项所述基于ATE平台的芯片测试装置。

本申请实施例基于ATE平台的芯片测试方法及装置具有如下有益效果：

本申请基于ATE平台的芯片测试方法包括：测试机获取测试数据，将测试数据上传到服务器；数据分析单元解析测试机上传的数据，得到并记录晶圆测试或者成品测试的测试结果；根据测试结果，计算每个测试项的优先级；根据每个测试项的优先级调整芯片测试的流程。本申请在不用删减测试项，也不用调整每个测试项的时间的前提下，降低了芯片测试的时间，提高了测试效率，同时保证了测试的准确性。

附图说明

图1为本申请实施例基于ATE平台的芯片测试方法流程示意图；

图2为本申请实施例基于ATE平台的芯片测试方法另一种流程示意图；

图3为初始测试顺序示意图；

图4为按照优先级进行排序之后的测试顺序；

图5为本申请实施例基于ATE平台的芯片测试装置的结构示意图。

具体实施方式

下面结合附图和实施例对本申请进行进一步的介绍。

在下述介绍中，术语“第一”、“第二”仅为用于描述的目的，而不能理解为指示或暗示相对重要性。下述介绍提供了本发明的多个实施例，不同实施例之间可以替换或者合并组合，因此本申请也可认为包含所记载的相同和/或不同实施例的所有可能组合。因而，如果一个实施例包含特征A、B、C，另一个实施例包含特征B、D，那么本申请也应视为包括含有A、B、C、D的一个或多个所有其他可能的组合的实施例，尽管该实施例可能并未在以下内容中有明确的文字记载。

如图1-2所示，本申请基于ATE平台的芯片测试方法包括：S101，测试机获取测试数据，将测试数据上传到服务器；S103，数据分析单元解析测试机上传的数据，得到并记录晶圆测试或者成品测试的测试结果；S105，根据测试结果，计算每个测试项的优先级；S107，根据每个测试项的优先级调整芯片测试的流程。下面介绍每一步骤。

S101，测试机获取测试数据，将测试数据上传到服务器，包括：测试数据默认放在测试机的主机里，测试机本地有上传脚本，每隔固定的时间将测试数据上传到服务器。

测试的数据会默认放在测试机的主机里，本地会放有上传脚本，每隔固定的时间来上传本地固定位置的数据到服务器进行数据解析(summary.txt)。

S103，数据分析单元解析测试机上传的数据，得到并记录晶圆测试或者成品测试的测试结果，包括：数据分析单元解析测试数据，解析的结果存放在固定的位置，解析的结果包括每个测试项的良率和失效率、每个测试项的时间、总的测试时间、总的测试数量。

数据分析单元(软件)会对数据进行解析，解析的结果会存放在固定的位置，记录wafer测试或者成品测试的每个测试项的良率等信息。

S105，根据测试结果，计算每个测试项的优先级，包括：根据以下计算式计算每个测试项的优先级：

n＝TTi*M*Fi/Time；

其中，TTi为测试项i的测试时间，Fi为测试项i的失效率，M为总的芯片或者晶圆的数量，Time为总的测试时间。Time是整个的一个测试时间，比如成品测试(FT)一个批次是65K个集成电路(IC)，就是65K的数量的测试时间。失效率就是这个芯片某一测试项的不符合规范的占比，比如测试100颗芯片，测试项A失效10颗，那么测试项A的失效率就是10％。每个测试项的时间是根据芯片的设计和功能来的，不同的芯片不同的测试项的测试时间是不一样的，不是固定不变的。

记录测试项的测试结果，然后根据上面的计算式计算优先级。

S107，根据每个测试项的优先级调整芯片测试的流程，包括：在芯片测试过程中，根据每个测试项的优先级的大小排序，先测试优先级大的测试项，后测试优先级小的测试项。

ATE测试的机制是测到失效的会停止测试，后面的测试项就不会再进行测试，利用此机制可以测试优先级较高的测试项排在前面，然后优先级低的放在后面。根据上面的计算式，n＝TTi*M*Fi/Time，失效率越高的测试项，优先级越高，测试时排在前面，如果该测试项失效，自动测试机ATE就会停止，不再测试后面的测试项，从而提升了芯片测试的效率，降低了芯片测试的时间，且保证了测试的准确性。

举一实际例子：某一个芯片的产品型号是A，测试硬件是1sites，测试程式需要测试的项目T1-T2-T3-T4-T5，T1-T2-T3-T4-T5的测试时间TT分别是1S-2S-3S-4S-5S，失效率F分别是0％-0％-10％-20％-30％，测试项彼此之间互相不影响，数量M＝100颗；

如图3所示，初始测试顺序是(此顺序一般是根据经验，可调，随意性比较大)T1-T2-T3-T4-T5，那所需要的总的测试时间time是100％*100*1+100％*100*2+100％*100*3+90％*100*4+70％*100*5＝1310(s),

100％分别为测试项1、2、3的通过率，90％为测试项4的通过率，70％为测试项5的通过率。

开始计算优先级，依照计算公式n(优先级)＝TTi*M*Fi/Time计算优先级；5个测试项的优先级如下：

n5＝30％*100*5/1310＝150/1310＝11.45％；

n4＝20％*100*4/1310＝80/1310＝6.11％；

n3＝10％*100*3/1310＝30/1310＝2.29％；

n2＝0％；

n1＝0％；

如图4所示，按照优先级进行排序之后的测试顺序是：T5-T4-T3-T2-T1,那此时的测试时间是：100％*100*5+70％*100*4+50％*100*3+40％*100*2+40％*100*1＝980(s)

节省时间1310-980＝330(s)，提升效率：330/1310＝25.19％

其中，100％为测试项5的通过率，70％为测试项4的通过率，50％等测试项3的通过率，40％分别为测试项2和1的通过率。

测试机其中一个测试机制是测试到fail的测试项会停止下来，后面的测试项不会测试，本方法结合ATE测试机和芯片的功能，灵活采用调整测试项测试流程的优先级方法来缩短整体的测试时间。比如十个测试项，记为T1,T2……T10，每个测试项时间为TT1,TT2……TT10，每个测试项的失效率：F1,F2,F3……F10,总的芯片或者晶圆(wafer)的数量为M,通过每个测试项优先级计算公式：n(优先级)＝TTi*M*Fi/Time，得到每个测试项的优先级，然后根据优先级在不影响测试结果的前提下(有的测试项前后关联，不可单独拆开)，优先级高的排在前面，优先级低的排在后面。

与现有技术相比，本发明提出的技术方案可适用于不同的测试机台，根据不同的批次良率可以灵活调整，不用删减测试项，良率保证，品质保证，高低端ATE都能使用，本申请大大节约了测试时间，提高了测试效率，数据的分析处理也省去了大量人工处理的繁琐。

本申请的一个实施例如下：

1，项目开发初步完成后，测试程式会进行基本的测试时间优化和correlation，合格后release到量产；

2，量产后会进行大批量的生产，包括FT和CP的测试；

3，数据会实时生成、存在本地的固定的存储位置；

4，本地会有相应的执行程序，对此执行固定时间扫描和上传；

5，上传到服务器后会存放在固定的存放路径，然后等待分析；

6，服务器的数据分析脚本会对上传的数据进行每个测试项的良率分析；

7，分析得到的结果进行优先级计算，会以相应的形式输出出来，可以是txt或者excel、word，存放在固定的位置；

8，设计者可以根据此结果进行优化相应的程式；

9，因为wafer工艺或者封装厂的变化会导致相应的良率的改变，所以可以灵活更改优化的频率、比如每个月更新一次。

如图5所示，本申请一种基于ATE平台的芯片测试装置，包括：获取单元201，用于测试机获取测试数据，将测试数据上传到服务器；解析单元202，用于解析测试机上传的数据，得到并记录晶圆测试或者成品测试的测试结果；计算单元203，用于根据测试结果，计算每个测试项的优先级；调整单元204，用于根据每个测试项的优先级调整芯片测试的流程。

其中，解析单元用于：解析测试数据，解析的结果存放在固定的位置，解析的结果包括每个测试项的良率和失效率、每个测试项的时间、总的测试时间、总的测试数量。

其中，计算单元用于：根据以下计算式计算每个测试项的优先级：

n＝TTi*M*Fi/Time；

其中，TTi为测试项i的测试时间，Fi为测试项i的失效率，M为总的测试数量，Time为总的测试时间。

本申请中，基于ATE平台的芯片测试装置实施例与基于ATE平台的芯片测试方法实施例基本相似，相关之处请参考基于ATE平台的芯片测试方法实施例的介绍。

本申请还提供了一种芯片测试***，包括上述任一项基于ATE平台的芯片测试装置。

本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述基于ATE平台的芯片测试方法步骤。其中，计算机可读存储介质可以包括但不限于任何类型的盘，包括软盘、光盘、DVD、CD-ROM、微型驱动器以及磁光盘、ROM、RAM、EPROM、EEPROM、DRAM、VRAM、闪速存储器设备、磁卡或光卡、纳米***(包括分子存储器IC)，或适合于存储指令和/或数据的任何类型的媒介或设备。

以上介绍仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种基于ATE平台的芯片测试方法，其特征在于，包括：

测试机获取测试数据，将测试数据上传到服务器；

数据分析单元解析测试机上传的数据，得到并记录晶圆测试或者成品测试的测试结果；

根据测试结果，计算每个测试项的优先级；

根据每个测试项的优先级调整芯片测试的流程；

根据测试结果，计算每个测试项的优先级，包括：

根据以下计算式计算每个测试项的优先级：

n＝TTi*M*Fi/Time；

其中，TTi为测试项i的测试时间，Fi为测试项i的失效率，M为总的测试数量，Time为总的测试时间，失效率就是被测芯片某一测试项的不符合规范的占比，服务器的数据分析脚本会对上传的数据进行每个测试项的良率分析；每个测试项的时间是根据芯片的设计和功能来的，不同的芯片不同的测试项的测试时间不一样。

2.根据权利要求1所述基于ATE平台的芯片测试方法，其特征在于，测试机获取测试数据，将测试数据上传到服务器，包括：

测试数据默认放在测试机的主机里，测试机本地有上传脚本，每隔固定的时间将测试数据上传到服务器。

3.根据权利要求2所述基于ATE平台的芯片测试方法，其特征在于，数据分析单元解析测试机上传的数据，得到并记录晶圆测试或者成品测试的测试结果，包括：

数据分析单元解析测试数据，解析的结果存放在固定的位置，解析的结果包括每个测试项的良率和失效率、每个测试项的时间、总的测试时间、总的测试数量。

4.根据权利要求1-3任一项所述基于ATE平台的芯片测试方法，其特征在于，根据每个测试项的优先级调整芯片测试的流程，包括：

在芯片测试过程中，根据每个测试项的优先级的大小排序，先测试优先级大的测试项，后测试优先级小的测试项。

5.一种基于ATE平台的芯片测试装置，其特征在于，包括：

获取单元，用于测试机获取测试数据，将测试数据上传到服务器；

解析单元，用于解析测试机上传的数据，得到并记录晶圆测试或者成品测试的测试结果；

计算单元，用于根据测试结果，计算每个测试项的优先级；

调整单元，用于根据每个测试项的优先级调整芯片测试的流程；

计算单元用于：

根据以下计算式计算每个测试项的优先级：

n＝TTi*M*Fi/Time；

其中，TTi为测试项i的测试时间，Fi为测试项i的失效率，M为总的测试数量，Time为总的测试时间，失效率就是被测芯片某一测试项的不符合规范的占比，服务器的数据分析脚本会对上传的数据进行每个测试项的良率分析；每个测试项的时间是根据芯片的设计和功能来的，不同的芯片不同的测试项的测试时间不一样。

6.根据权利要求5所述基于ATE平台的芯片测试装置，其特征在于，解析单元用于：

解析测试数据，解析的结果存放在固定的位置，解析的结果包括每个测试项的良率和失效率、每个测试项的时间、总的测试时间、总的测试数量。

7.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现所述权利要求1-4中任一项所述方法的步骤。

8.一种芯片测试***，其特征在于，包括权利要求5-6中任一项所述基于ATE平台的芯片测试装置。