CN115763543B - 复合屏蔽栅场效应晶体管 - Google Patents
复合屏蔽栅场效应晶体管 Download PDFInfo
- Publication number
- CN115763543B CN115763543B CN202310024068.2A CN202310024068A CN115763543B CN 115763543 B CN115763543 B CN 115763543B CN 202310024068 A CN202310024068 A CN 202310024068A CN 115763543 B CN115763543 B CN 115763543B
- Authority
- CN
- China
- Prior art keywords
- side end
- grid
- effect transistor
- field effect
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明涉及半导体技术领域,公开了一种复合屏蔽栅场效应晶体管,该复合屏蔽栅场效应晶体管包括:一定数目的电极结构,各电极结构均包括:栅极、屏蔽栅和第一源极接触层;屏蔽栅通过凹槽分段设置;栅极设置在屏蔽栅上方;第一源极接触层设置在各段屏蔽栅上方,栅极包括设置在凹槽内的凹槽端以及凹槽外的第一侧端和第二侧端,其中,第一侧端与第二侧端均与凹槽端连接,且第一侧端和第二侧端交错设置于屏蔽栅两侧。本发明通过第一源极接触层设置在各段屏蔽栅上方,并将栅极凹槽外的第一侧端和第二侧端设置在屏蔽栅两侧,避免了传统屏蔽栅场效应晶体管由于寄生电阻效应和耦合电容效应引起栅极电压变化所导致栅极误开启的现象。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种复合屏蔽栅场效应晶体管。
背景技术
传统的屏蔽栅场效应晶体管是在沟槽栅结构的基础上,引入了屏蔽栅,其相当于一个场板结构,可以提供横向的辅助耗尽,从而在漂移区实现二维电场耗尽,极大的降低漂移区EPI电阻。
但是,传统的屏蔽栅场效应晶体管由于栅极的阻挡,屏蔽栅只能在两端引出,存在一个较大的寄生电阻,同时,栅极和屏蔽栅之间的氧化层存在一个较大的耦合电容,当漏端电压变化时,由于寄生电阻效应和耦合电容效应,会引起栅极电压的变化,导致栅极误开启。
发明内容
本发明的主要目的在于提供了一种复合屏蔽栅场效应晶体管,旨在解决现有技术中屏蔽栅场效应晶体管由于寄生电阻效应和耦合电容效应,会引起栅极电压的变化,导致栅极误开启的技术问题。
为实现上述目的,本发明提供了一种复合屏蔽栅场效应晶体管,所述复合屏蔽栅场效应晶体管包括:一定数目的电极结构,各电极结构均包括:栅极、屏蔽栅和第一源极接触层;
所述屏蔽栅通过凹槽分段设置;
所述栅极设置在所述屏蔽栅上方;
所述第一源极接触层设置在各段屏蔽栅上方,所述栅极包括设置在所述凹槽内的凹槽端以及凹槽外的第一侧端和第二侧端,其中,所述第一侧端与所述第二侧端均与所述凹槽端连接,且所述第一侧端和所述第二侧端交错设置于所述屏蔽栅两侧。
可选地,所述电极结构还包括:氧化层;
所述氧化层设于所述电极结构中除所述屏蔽栅和所述栅极之外的其他部分。
可选地,所述复合屏蔽栅场效应晶体管还包括:隔离层;
所述隔离层设置于各所述电极结构的上方;
所述第一源极接触层设于所述隔离层中。
可选地,所述复合屏蔽栅场效应晶体管还包括:栅极接触层;
所述栅极接触层设置于各所述电极结构两端处的所述第一侧端或所述第二侧端上,且位于所述隔离层中。
可选地,所述复合屏蔽栅场效应晶体管还包括:体区;
所述体区设置于各相邻的所述电极结构之间;
相邻的所述电极结构之间以所述体区的方向为轴对称分布。
可选地,所述复合屏蔽栅场效应晶体管还包括:第二源极接触层;
所述第二源极接触层设于所述隔离层中,且延伸至所述体区内。
可选地,所述复合屏蔽栅场效应晶体管还包括:源区;
所述体区中的所述第二源极金属层两侧存在第一空置区和第二空置区;
在相邻的所述电极结构之间,存在所述第一空置区和所述第二空置区的体区设置在相对且邻近设置的栅极之间;
所述源区设置在所述第一空置区和所述第二空置区中。
可选地,所述复合屏蔽栅场效应晶体管还包括:源极金属;
所述源极金属设置在所述隔离层上方;
所述源极金属与所述第一源极接触层和所述第二源极接触层接触。
可选地,所述复合屏蔽栅场效应晶体管还包括:漂移区;
所述漂移区设于所述体区下方,且与所述体区接触。
可选地,所述复合屏蔽栅场效应晶体管还包括:衬底;
所述衬底设置于所述漂移区的底部,且与所述漂移区接触。
本发明提供了一种复合屏蔽栅场效应晶体管,该复合屏蔽栅场效应晶体管包括:一定数目的电极结构,各电极结构均包括:栅极、屏蔽栅和第一源极接触层;屏蔽栅通过凹槽分段设置;栅极设置在屏蔽栅上方;第一源极接触层设置在各段屏蔽栅上方,栅极包括设置在凹槽内的凹槽端以及凹槽外的第一侧端和第二侧端,其中,第一侧端与第二侧端均与凹槽端连接,且第一侧端和第二侧端交错设置于屏蔽栅两侧。本发明通过第一源极接触层设置在各段屏蔽栅上方,并将栅极凹槽外的第一侧端和第二侧端设置在屏蔽栅两侧,避免了传统屏蔽栅场效应晶体管由于寄生电阻效应和耦合电容效应引起栅极电压变化所导致栅极误开启的现象。
附图说明
图1为本发明复合屏蔽栅场效应晶体管实施例的结构示意图;
图2为本发明复合屏蔽栅场效应晶体管实施例的平面结构示意图;
图3为本发明复合屏蔽栅场效应晶体管实施例中传统结构的耦合电容示意图;
图4为本发明复合屏蔽栅场效应晶体管实施例中传统结构的寄生电阻示意图;
图5为本发明复合屏蔽栅场效应晶体管实施例的第一切面示意图;
图6为本发明复合屏蔽栅场效应晶体管实施例的第二切面示意图;
图7为本发明复合屏蔽栅场效应晶体管实施例的第三切面示意图;
图8为本发明复合屏蔽栅场效应晶体管实施例的第四切面示意图。
附图标号说明:
标号 | 名称 | 标号 | 名称 |
10 | 栅极 | 101 | 第一侧端 |
102 | 第二侧端 | 103 | 凹槽端 |
20 | 屏蔽栅 | 31 | 第一源极接触层 |
40 | 氧化层 | AA' | 第一方向 |
BB' | 第二方向 | CC' | 第三方向 |
DD' | 第四方向 | 50 | 隔离层 |
11 | 栅极接触层 | 60 | 体区 |
32 | 第二源极接触层 | 601 | 第一空置区 |
602 | 第二空置区 | 70 | 源极金属 |
80 | 漂移区 | 90 | 衬底 |
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
下面将结合本发明实施例中的附图,对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例、基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有实施例,都属于本发明保护的范围。
需要说明的是,在本发明实施例中涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征,另外各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
参照图1,图1为本发明复合屏蔽栅场效应晶体管实施例的结构示意图。
如图1所示,本实施例中,所述复合屏蔽栅场效应晶体管包括:一定数目的电极结构,各电极结构均包括:栅极10、屏蔽栅20和第一源极接触层31。
其中,所述屏蔽栅20通过凹槽分段设置;所述栅极10设置在所述屏蔽栅20上方;所述第一源极接触层31设置在各段屏蔽栅20上方,所述栅极10包括设置在所述凹槽内的凹槽端103以及凹槽外的第一侧端101和第二侧端102,其中,所述第一侧端101与所述第二侧端102均与所述凹槽端连接,且所述第一侧端101和所述第二侧端102交错设置于所述屏蔽栅20两侧。
为了便于理解,参考图2进行说明,但并不对本方案进行限定。图2为本发明复合屏蔽栅场效应晶体管实施例的平面结构示意图,图中,AA'为沿电极结构方向的第一方向,BB'为电极结构中部与第一方向AA'垂直的第二方向,CC'为电极结构中凹槽位置处与第二方向BB'平行的第三方向,DD'为电极结构中第一源极接触层31处与第三方向CC'平行的第四方向,屏蔽栅20上的凹槽交替设置,各凹槽间存在间隔,栅极10的凹槽端均设置在凹槽内,栅极的第一侧端101和第二侧端102交错设置与屏蔽栅20两侧。
需要说明的是,图1和图2示出的均为电极位置的部分结构,在芯片晶体结构中,上述凹槽可为多个,均按图1和图2所示结构设置,本实施例对此不再赘述。
本实施例中,所述电极结构还包括:氧化层40。
其中,所述氧化层40设于所述电极结构中除所述屏蔽栅20和所述栅极10之外的其他部分。
可理解的是,参考图2,栅极10和屏蔽栅20之间并未接触,均设置上述氧化层40,以对栅极10和屏蔽栅20进行隔离,提高芯片性能。
为了便于理解,参考图3进行说明,但并不对本方案进行限定。图3为本发明复合屏蔽栅场效应晶体管实施例中传统结构的耦合电容示意图,图中的复合屏蔽栅场效应晶体管为局部切面图,可参考图2中的第三方向CC'平,以第三CC'方向进行切割即可得到图3所示的切面示意图,图中,栅极10和屏蔽栅20之间的氧化层40之间存在耦合电容,且该耦合电容较大,其产生的耦合电容效应会引起栅极电压的变化,导致栅极误开启。
需要说明的是,本实施例中复合屏蔽栅场效应晶体管中栅极10采用交替布局,也即栅极10的第一侧端101和第二侧端102交错设置于屏蔽栅20的两侧,可有效降低栅极10和屏蔽栅20之间的电容耦合面积,从而降低耦合电容的问题。
为了便于理解,参考图4进行说明,但并不对本方案进行限定。图4为本发明复合屏蔽栅场效应晶体管实施例中传统结构的寄生电阻示意图,图中,传统的屏蔽栅场效应晶体管在栅极10的基础上,引入了屏蔽栅20,且屏蔽栅20设置于栅极10的下方,由于栅极10在屏蔽栅20的上方,对屏蔽栅20起到了阻挡作用,造成屏蔽栅20只能在两端引出,也即通过图4中的第一源极接触层31引出,导致存在一个较大的寄生电阻,其产生的寄生电阻效应会引起栅极电压的变化,导致栅极误开启。
需要说明的是,本实施例中复合屏蔽栅场效应晶体管中的屏蔽栅20在电极结构中通过上述凹槽分段设置,凹槽外的栅极10的第一侧端101和第二侧端102与屏蔽栅20平行,并阻挡屏蔽栅20,因此,可在屏蔽栅20凹槽外的上方设置第一源极接触层31,通过该第一源极接触层31引出屏蔽栅20接触的源极金属,从而避免了上述寄生电阻的问题。
可理解的是,在凹槽外的屏蔽栅20上均可设置上述第一源极接触层31,本实施例对此不加以限定。
本实施例中,所述复合屏蔽栅场效应晶体管还包括:隔离层50。
其中,所述隔离层50设置于各所述电极结构的上方;所述第一源极接触层31设于所述隔离层50中。
为了便于理解,参考图5进行说明,但并不对本方案进行限定。图5为本发明复合屏蔽栅场效应晶体管实施例的第一切面示意图,图5可为沿图2所示的第一方向AA'进行切割所获得的切面图,图中,栅极10的凹槽端103与屏蔽栅20之间存在氧化层,且凹槽端103设置在屏蔽栅20上的凹槽中,隔离层50设置在电极结构的上方,也即,设置在屏蔽栅20和栅极10的上方,第一源极接触层31设置在隔离层50中,且与凹槽外的屏蔽栅20上接触,在凹槽外的屏蔽栅20的上方均可设置上述第一源极接触层31,从而引出屏蔽栅20,同时,通过隔离层50也可起隔离作用,隔离栅极10与源极金属接触。
本实施例中,所述复合屏蔽栅场效应晶体管还包括:栅极接触层11。
其中,所述栅极接触层11设置于各所述电极结构两端处的所述第一侧端101或所述第二侧端102上,且位于所述隔离层50中。
需要说明的是,由于本实施例凹槽外的屏蔽栅20上引出了第一源极接触层31,故而交错设置于屏蔽栅20两侧的栅极10第一侧端101和第二侧端102无法引出接触到栅极金属,因此,可在电极结构的两端处的第一侧端101或第二侧端102上引出栅极接触层11接触栅极金属。
可理解的是,若在电极结构的两端处为栅极10的第一侧端101,则在该第一侧端101上设置栅极接触层11,相应地,若在电极结构的两端处为栅极10的第二侧端102,则在该第二侧端102上设置栅极接触层11。
需要说明的是,栅极接触层11也是设置在上述隔离层50中与第一侧端101或第二侧端102接触。
本实施例中,所述复合屏蔽栅场效应晶体管还包括:体区60。
其中,所述体区60设置于各相邻的所述电极结构之间;相邻的所述电极结构之间以所述体区60的方向为轴对称分布。
为了便于理解,参考图6进行说明,图6为本发明复合屏蔽栅场效应晶体管实施例的第二切面示意图,图6可为沿图2所示的第二方向BB'进行切割所获得的切面图,图中,体区60设置在相邻的电极结构之间,且设置在隔离层50下方,与相邻电极之间的氧化层50接触。
需要说明的是,参照图2,图2中体区60处于上述各电极结构之间,排布方向与AA'保持一致,并且,各电极结构以体区60的方向为轴对此分布,如此便可形成如图2所示的对称结构,其中,栅极10的第一侧端101均处于屏蔽栅20右侧,相应地,第二侧端102均处于屏蔽栅20的左侧。
可理解的是,对于图1以及图3至6均为上述对称结构,均可按照上述内容进行说明,本实施例对称不再赘述。
本实施例中,所述复合屏蔽栅场效应晶体管还包括:第二源极接触层32。
如图6所示,所述第二源极接触层32设于所述隔离层50中,且延伸至所述体区60内。
需要说明的是,由于栅极金属是在电极结构两端处的第一侧端101或第二侧端102上引出,则其余部分均应设置源极金属,故而第二源极接触层32与处于凹槽外屏蔽栅20上的第一源极接触层31均与同一源极金属连接,以降低芯片的面积。
本实施例提供了一种复合屏蔽栅场效应晶体管,该复合屏蔽栅场效应晶体管包括:一定数目的电极结构,各电极结构均包括:栅极、屏蔽栅和第一源极接触层;屏蔽栅通过凹槽分段设置;栅极设置在屏蔽栅上方;第一源极接触层设置在各段屏蔽栅上方,栅极包括设置在凹槽内的凹槽端以及凹槽外的第一侧端和第二侧端,其中,第一侧端与第二侧端均与凹槽端连接,且第一侧端和第二侧端交错设置于屏蔽栅两侧。本实施例通过第一源极接触层设置在各段屏蔽栅上方,并将栅极凹槽外的第一侧端和第二侧端设置在屏蔽栅两侧,避免了传统屏蔽栅场效应晶体管由于寄生电阻效应和耦合电容效应引起栅极电压变化所导致栅极误开启的现象。
参照图7,图7为本发明复合屏蔽栅场效应晶体管实施例的第三切面示意图。
本实施例中,所述复合屏蔽栅场效应晶体管还包括:源区。
其中,所述体区60中的所述第二源极金属层32两侧存在第一空置区601和第二空置区602;在相邻的所述电极结构之间,存在所述第一空置区601和所述第二空置区602的体区设置在相对且邻近设置的栅极10之间;所述源区设置在所述第一空置区601和所述第二空置区602中。
需要说明的是,图7可为沿本实施例中图2所示的第三方向CC'进行切割所获得的切面图,图中,该第三方向CC'上,栅极10的凹槽端103处于屏蔽栅20的上方,故而与传统结构保持一致,在第三方向CC'上的体区60可存在上述第一空置区601和第二空置区602。
为了便于理解,参考图8进行说明,但并不对本方案进行限定。图8为本发明复合屏蔽栅场效应晶体管实施例的第四切面示意图,图中可为沿本实施例中图2所示的第四方向DD'进行切割所获得的切面图,图中,在第四方向DD'上处于屏蔽栅20右侧的第一侧端101与处于屏蔽栅左侧的第一侧端102之间的体区60中存在上述第一空置区601和第二空置区602。
可理解的是,在相邻的所述电极结构之间,在图2所示的第四方向DD'上的体区60也可存在上述第一空置区601和第二空置区602,相应地,由于各电极均为对称分布,则在图2中在第二方向BB'上右边的第一侧端101与下一个电极结构也通过第二侧端102与相互邻近(图中未示出,该情况可参照图2中第四方向DD'上的第一侧端101以及第二侧端102的分布,此处不再赘述)。故而,在相对邻近设置的栅极10(包括第一侧端101、第二侧端102以及第三侧端103)之间的体区60存在上述第一空置区601和上述第二空置区602。
需要说明的是,未处在相对邻近设置的栅极10之间的体区60则不存在上述第一空置区601和上述第二空置区602,可参照图6所示的结构,图6中的体区设置在各相邻结构中相对邻近设置的屏蔽栅20之间,由于该情况的体区60中不在上述第一空置区601和上述第二空置区602,则无法在体区中填充源区,则在该方向上的区域为无效结构或空置结构,也即Dummy的元胞结构,该结构可以有效抑制NPN的闩锁效应并提高短路能力。
本实施例中,所述复合屏蔽栅场效应晶体管还包括:源极金属70。
其中,所述源极金属70设置在所述隔离层50上方;所述源极金属70与所述第一源极接触层31和所述第二源极接触层32接触。
如图8所示,源极金属70处于隔离层50上方,与隔离层50接触,屏蔽栅20通过上述第一源极接触层31引出接触到源极金属70,体区60通过上述第二源极接触层32引出接触到源极金属70。
本实施例中,所述复合屏蔽栅场效应晶体管还包括:漂移区80。
其中,所述漂移区80设于所述体区60下方,且与所述体区60接触。
如图8所示,漂移区80处于各电极结构的氧化层50之间,且在体区60下方与体区60接触。
需要说明的是,上述漂移区80可为衬底上生长出的N型半导薄膜。
本实施例中,所述复合屏蔽栅场效应晶体管还包括:衬底90。
参照图8,所述衬底90设置于所述漂移区80的底部,且与所述漂移区80接触。
需要说明的是,上述衬底90可为用于承载上述各个部件的结构,其中,本实施例中的衬底90可为N型衬底。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者***不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者***所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者***中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
以上仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种复合屏蔽栅场效应晶体管,其特征在于,所述复合屏蔽栅场效应晶体管包括:一定数目的电极结构,各电极结构均包括:栅极、屏蔽栅和第一源极接触层;
所述屏蔽栅通过凹槽分段设置;
所述栅极设置在所述屏蔽栅上方;
所述第一源极接触层设置在各段屏蔽栅上方,所述栅极包括设置在所述凹槽内的凹槽端以及凹槽外的第一侧端和第二侧端,其中,所述第一侧端与所述第二侧端均与所述凹槽端连接,且所述第一侧端和所述第二侧端交错设置于所述屏蔽栅两侧。
2.如权利要求1所述的复合屏蔽栅场效应晶体管,其特征在于,所述电极结构还包括:氧化层;
所述氧化层设于所述电极结构中除所述屏蔽栅和所述栅极之外的其他部分。
3.如权利要求2所述的复合屏蔽栅场效应晶体管,其特征在于,所述复合屏蔽栅场效应晶体管还包括:隔离层;
所述隔离层设置于各所述电极结构的上方;
所述第一源极接触层设于所述隔离层中。
4.如权利要求3所述的复合屏蔽栅场效应晶体管,其特征在于,所述复合屏蔽栅场效应晶体管还包括:栅极接触层;
所述栅极接触层设置于各所述电极结构两端处的所述第一侧端或所述第二侧端上,且位于所述隔离层中。
5.如权利要求4所述的复合屏蔽栅场效应晶体管,其特征在于,所述复合屏蔽栅场效应晶体管还包括:体区;
所述体区设置于各相邻的所述电极结构之间;
相邻的所述电极结构之间以所述体区的方向为轴对称分布。
6.如权利要求5所述的复合屏蔽栅场效应晶体管,其特征在于,所述复合屏蔽栅场效应晶体管还包括:第二源极接触层;
所述第二源极接触层设于所述隔离层中,且延伸至所述体区内。
7.如权利要求6所述的复合屏蔽栅场效应晶体管,其特征在于,所述复合屏蔽栅场效应晶体管还包括:源区;
所述体区中的所述第二源极金属层两侧存在第一空置区和第二空置区;
在相邻的所述电极结构之间,存在所述第一空置区和所述第二空置区的体区设置在相对且邻近设置的栅极之间;
所述源区设置在所述第一空置区和所述第二空置区中。
8.如权利要求7所述的复合屏蔽栅场效应晶体管,其特征在于,所述复合屏蔽栅场效应晶体管还包括:源极金属;
所述源极金属设置在所述隔离层上方;
所述源极金属与所述第一源极接触层和所述第二源极接触层接触。
9.如权利要求5至8任一项所述的复合屏蔽栅场效应晶体管,其特征在于,所述复合屏蔽栅场效应晶体管还包括:漂移区;
所述漂移区设于所述体区下方,且与所述体区接触。
10.如权利要求9所述的复合屏蔽栅场效应晶体管,其特征在于,所述复合屏蔽栅场效应晶体管还包括:衬底;
所述衬底设置于所述漂移区的底部,且与所述漂移区接触。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310024068.2A CN115763543B (zh) | 2023-01-09 | 2023-01-09 | 复合屏蔽栅场效应晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310024068.2A CN115763543B (zh) | 2023-01-09 | 2023-01-09 | 复合屏蔽栅场效应晶体管 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115763543A CN115763543A (zh) | 2023-03-07 |
CN115763543B true CN115763543B (zh) | 2023-04-18 |
Family
ID=85348342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310024068.2A Active CN115763543B (zh) | 2023-01-09 | 2023-01-09 | 复合屏蔽栅场效应晶体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115763543B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10103257B1 (en) * | 2017-11-10 | 2018-10-16 | Nxp Usa, Inc. | Termination design for trench superjunction power MOSFET |
CN109037335A (zh) * | 2017-06-08 | 2018-12-18 | 力祥半导体股份有限公司 | 功率晶体管装置 |
CN111415992A (zh) * | 2020-04-20 | 2020-07-14 | 安建科技(深圳)有限公司 | 一种屏蔽栅mosfet器件及其制备方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8785278B2 (en) * | 2012-02-02 | 2014-07-22 | Alpha And Omega Semiconductor Incorporated | Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact |
US11563080B2 (en) * | 2020-04-30 | 2023-01-24 | Wolfspeed, Inc. | Trenched power device with segmented trench and shielding |
-
2023
- 2023-01-09 CN CN202310024068.2A patent/CN115763543B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109037335A (zh) * | 2017-06-08 | 2018-12-18 | 力祥半导体股份有限公司 | 功率晶体管装置 |
US10103257B1 (en) * | 2017-11-10 | 2018-10-16 | Nxp Usa, Inc. | Termination design for trench superjunction power MOSFET |
CN111415992A (zh) * | 2020-04-20 | 2020-07-14 | 安建科技(深圳)有限公司 | 一种屏蔽栅mosfet器件及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN115763543A (zh) | 2023-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100856299B1 (ko) | 절연 게이트형 반도체 장치 | |
US4794563A (en) | Semiconductor memory device having a high capacitance storage capacitor | |
EP1058318B1 (en) | Power semiconductor device having an edge termination structure comprising a voltage divider | |
CN108155087B (zh) | 半导体装置以及半导体装置的制造方法 | |
CN109148444B (zh) | Bcd半导体器件及其制造方法 | |
JPH08167711A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
CN113471291B (zh) | 一种超结器件及其制造方法 | |
JP2010050147A (ja) | 半導体装置 | |
JP2001168329A (ja) | トレンチ型mos半導体装置 | |
JPH06244412A (ja) | 高耐圧mis電界効果トランジスタ | |
JP2016082167A (ja) | 半導体装置 | |
US8513733B2 (en) | Edge termination region of a semiconductor device | |
CN110718585A (zh) | Ldmos器件及其制造方法 | |
CN111223930A (zh) | 屏蔽栅沟槽mosfet | |
CN115763543B (zh) | 复合屏蔽栅场效应晶体管 | |
CN115274849A (zh) | Ldmos器件 | |
JP7461218B2 (ja) | 半導体装置 | |
JP7325301B2 (ja) | 半導体装置およびその製造方法 | |
CN108511341B (zh) | 屏蔽栅沟槽功率器件及其制造方法 | |
CN115692472A (zh) | Igbt器件结构及其制造方法 | |
CN210272369U (zh) | 一种功率半导体器件 | |
CN210984735U (zh) | 一种半导体功率器件结构 | |
CN107527906B (zh) | 半导体器件 | |
CN220253246U (zh) | Ldmos器件 | |
CN115799324B (zh) | 分段屏蔽栅场效应晶体管 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |