CN115731840A - 像素电路、显示面板及像素电路的驱动方法 - Google Patents

Abstract

本发明公开了一种像素电路、显示面板及像素电路的驱动方法，其中像素电路的比较模块包括快速比较单元和复位单元；复位单元用于在复位阶段将第一电压直接或间接的写入到快速比较单元的第一控制端和第二控制端；以及用于在比较阶段将第二电压写入到快速比较单元的第一电压输入端；快速比较单元用于在比较阶段将第一比较输入端输入的数据电压和第二比较输入端输入的斜坡电压的比较结果输出至快速比较单元的输出端。驱动模块用于根据快速比较单元的输出端传输至驱动模块的控制端的电压控制发光模块在控制发光阶段是否发光。本发明实施例减少了扫描次数、降低了扫描功耗，保证时间比率灰度调节下高分辨率面板的实现。

Description

像素电路、显示面板及像素电路的驱动方法

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路、显示面板及像素电路的驱动方法。

背景技术

随着显示技术的发展，数字驱动方式应用越来越广泛。

现有技术中，采用数字驱动方式驱动像素电路时，通常将一帧划分为多个子帧，一帧内分多次扫描像素电路来控制像素电路中发光器件的发光时长，进而实现对显示灰阶的控制。

然而，现有技术的数字驱动方式使得扫描次数大大增加，使得显示面板难以实现高分辨率，功耗也较大。

发明内容

本发明提供一种像素电路、显示面板及像素电路的驱动方法，以实现减少扫描次数，降低扫描功耗，保证时间比率灰度调节下高分辨率面板的实现。

第一方面，本发明实施例提供了一种像素电路，包括：数据写入模块、比较模块、驱动模块和发光模块；比较模块包括快速比较单元和复位单元；

数据写入模块用于在数据写入阶段将数据电压写入到快速比较单元的第一比较输入端；

复位单元与快速比较单元的第一电压输入端电连接；复位单元用于在复位阶段将第一电压写入到快速比较单元的第一电压输入端，以将第一电压间接写入到快速比较单元的第一控制端和第二控制端，或者在复位阶段直接将第一电压写入到第一控制端和第二控制端；以及用于在比较阶段将第二电压写入到快速比较单元的第一电压输入端，其中第一电压和第二电压电平相反；

快速比较单元用于在比较阶段在第一比较输入端、第二比较输入端、第一控制端、第二控制端、第一电压输入端和第二电压输入端的电压的作用下，将第一比较输入端输入的数据电压和第二比较输入端输入的斜坡电压的比较结果输出至快速比较单元的输出端；

驱动模块用于根据快速比较单元的输出端传输至驱动模块的控制端的电压控制发光模块在控制发光阶段是否发光；

其中，一帧内包括多个驱动子阶段，驱动子阶段包括复位阶段、比较阶段和控制发光阶段。

可选的，一帧内，从第一个驱动子阶段至最后一个驱动子阶段，斜坡电压从最小值连续直线变化至最大值；其中斜坡电压的最大值等于第一电源电压，斜坡电压的最小值等于第二电源电压；

数据电压大于或等于第二电源电压，且小于或等于第一电源电压。

可选的，快速比较单元包括输入控制单元和输出控制单元，输入控制单元用于根据第一比较输入端输入的数据电压控制第一电压输入端与输出控制单元的第一输入端的连通状态，以及用于根据第二比较输入端输入的斜坡电压控制第一电压输入端与输出控制单元的第二输入端的连通状态；

输出控制单元用于根据第一控制端和第二控制端的电压控制自身输出端的电压为第二电压输入端的第一电压或输出控制单元的第二输入端的电压。

可选的，复位单元包括第一控制子单元和第二控制子单元，第一控制子单元的输入端与第一电源电压输入端电连接，第一控制子单元的第一输出端与第一控制端电连接，第一控制子单元的第二输出端与第二控制端电连接；第一控制子单元用于在自身控制端的控制信号的作用下，在复位阶段将第一电源电压传输至第一控制端和第二控制端；

第二控制子单元的输入端与第二电源电压输入端电连接，第二控制子单元的输出端与第一电压输入端电连接；第二控制子单元用于在自身控制端的控制信号的作用下，在比较阶段将第二电源电压传输至第一电压输入端。

本实施例的第一控制子单元和第二控制子单元可以直接将第一电源电压传输至第一控制端和第二控制端，进而使得像素电路的结构更为简单。

可选的，第一控制子单元包括第一晶体管和第二晶体管，第一晶体管的栅极与第二晶体管的栅极电连接并作为第一控制子单元的控制端，第一晶体管的第一极与第二晶体管的第一极电连接并作为第一控制子单元的输入端，第一晶体管的第二极作为第一控制子单元的第一输出端，第二晶体管的第二极作为第一控制子单元的第二输出端；其中，第一晶体管和第二晶体管的沟道类型相同；

第二控制子单元包括第三晶体管，第三晶体管的栅极作为第二控制子单元的控制端，第三晶体管的第一极作为第二控制子单元的输入端，第三晶体管的第二极作为第二控制子单元的输出端；

可选的，第三晶体管的沟道类型与第一晶体管、第二晶体管的沟道类型均相反，第三晶体管的栅极与第一晶体管的栅极、第二晶体管的栅极电连接。

第三晶体管的沟道类型与第一晶体管、第二晶体管的沟道类型均相反，可以使得在像素电路工作时，第一晶体管、第二晶体管和第三晶体管连接同一个信号线，从而节省像素电路信号线的数量，简化像素电路的布局。

可选的，输入控制单元包括第四晶体管和第五晶体管，第四晶体管的栅极与第一比较输入端电连接，第四晶体管的第一极与第一电压输入端电连接，第四晶体管的第二极与输出控制单元的第一输入端电连接；

第五晶体管的栅极与第二比较输入端电连接，第五晶体管的第一极与第一电压输入端电连接，第五晶体管的第二极与输出控制单元的第二输入端电连接。

可选的，复位单元包括第三控制子单元和第四控制子单元，第三控制子单元的输入端与第三电源电压输入端电连接，第三控制子单元的输出端与第一电压输入端电连接，第三控制子单元用于在自身控制端的控制信号的作用下，复位阶段，将第三电源电压传输至第一电压输入端；

第四控制子单元的输入端与第四电源电压输入端电连接，第四控制子单元的输出端与第一电压输入端电连接，第四控制子单元用于在自身控制端的控制信号的作用下，比较阶段，将第四电源电压传输至第一电压输入端。

第三控制子单元在复位阶段，将第三电源电压传输至第一电压输入端，第三电源电压再经输入控制单元和输出控制单元传输至第一控制端和第二控制端，进而实现将第一电源电压以间接的方式写入第一控制端和第二控制端。

可选的，第三控制子单元包括第六晶体管，第六晶体管的栅极作为第三控制子单元的控制端，第六晶体管的第一极作为第三控制子单元的输入端，第六晶体管的第二极作为第三控制子单元的输出端；

第四控制子单元包括第七晶体管，第七晶体管的栅极作为第四控制子单元的控制端，第七晶体管的第一极作为第四控制子单元的输入端，第七晶体管的第二极作为第四控制子单元的输出端；

可选的，第六晶体管和第七晶体管的沟道类型相反，第六晶体管与第七晶体管的栅极电连接。

第六晶体管和第七晶体管的沟道类型相反，可以使得在像素电路工作时，第六晶体管和第七晶体管连接同一个信号线，从而节省像素电路信号线的数量，简化像素电路的布局。

可选的，输入控制单元包括第一并联子单元和第二并联子单元；

第一并联子单元包括沟道类型相反的第八晶体管和第九晶体管，第八晶体管的栅极与第九晶体管的栅极电连接并与第一比较输入端电连接，第八晶体管的第一极与第九晶体管的第一极电连接并与第一电压输入端电连接，第八晶体管的第二极与第九晶体管的第二极电连接并与输出控制单元的第一输入端电连接；

第二并联子单元包括沟道类型相反的第十晶体管和第十一晶体管，第十晶体管的栅极与第十一晶体管的栅极电连接并与第二比较输入端电连接，第十晶体管的第一极与第十一晶体管的第一极电连接并与第一电压输入端电连接，第十晶体管的第二极与第十一晶体管的第二极电连接并与输出控制单元的第二输入端电连接；

可选的，第三电源电压大于第一电源电压，第一电源电压大于第二电源电压，第二电源电压大于第四电源电压。

第三电源电压大于第一电源电压，第一电源电压大于第二电源电压，第二电源电压大于第四电源电压，可以使得完全开启第九晶体管和第十一晶体管，以将第三电源电压以尽可能小的损耗传输至第一输入端和第二输入端。同时，也可以使得需关闭第九晶体管和第十一晶体管时，使其完全关闭。

可选的，输出控制单元包括第十二晶体管、第十三晶体管、第十四晶体管和第十五晶体管；

第十二晶体管的栅极与第十三晶体管的栅极电连接，第十二晶体管的第一极与第二电压输入端电连接，第十二晶体管的第二极与第十三晶体管的第一极电连接，第十三晶体管的第二极与输出控制单元的第一输入端电连接；

第十四晶体管的栅极与第十五晶体管的栅极电连接，第十四晶体管第一极与第二电压输入端电连接，第十四晶体管的第二极与第十五晶体管的第一极电连接，第十五晶体管的第二极与输出控制单元的第二输入端电连接。

可选的，像素电路还包括发光控制模块，发光控制模块连接在快速比较单元的输出端与驱动模块的控制端之间，发光控制模块用于在控制发光阶段导通，并将快速比较单元的输出端的电压传输至驱动模块的控制端；

驱动模块用于根据驱动模块的控制端的电压控制发光模块在当前驱动子阶段的控制发光阶段至下一驱动子阶段的控制发光阶段之前是否发光；

发光控制模块可以使得快速比较单元的输出端的电压仅在控制发光阶段写入驱动模块的控制端，进而控制发光模块在当前驱动子阶段的控制发光阶段至下一驱动子阶段的控制发光阶段之前是否发光。

可选的，像素电路还包括第一存储模块和第二存储模块，第一存储模块用于保持第一比较输入端的数据电压，第二存储模块用于保持驱动模块的控制端的电位。

第一存储模块用于存储数据电压，以使数据电压写入第一比较输入端后，即使数据写入模块关断后，第一比较输入端的电压仍然能维持数据电压不变，以便在后续的驱动子阶段，数据电压发挥作用。第二存储模块存储驱动模块的控制端的电压，以使驱动模块的控制端的电压在被重新写入之前，保持不变。

第二方面，本发明实施例还提供了一种像素电路的驱动方法，包括：

数据写入模块在数据写入阶段将数据电压写入到比较模块的快速比较单元的第一比较输入端；

比较模块的复位单元在复位阶段将第一电压写入到快速比较单元的第一电压输入端，以将第一电压间接写入到快速比较单元的第一控制端和第二控制端，或者在复位阶段直接将第一电压写入到第一控制端和第二控制端；

比较模块的复位单元在比较阶段将第二电压写入到快速比较单元的第一电压输入端，其中第一电压和第二电压电平相反；

快速比较单元在比较阶段在第一比较输入端、第二比较输入端、第一控制端、第二控制端、第一电压输入端和第二电压输入端的电位的作用下，将第一比较输入端输入的数据电压和第二比较输入端输入的斜坡电压的比较结果输出至快速比较单元的输出端；

驱动模块在根据快速比较单元的输出端传输至驱动模块的控制端的电压控制发光模块在控制发光阶段是否发光；

其中，一帧内包括多个驱动子阶段，驱动子阶段包括复位阶段、比较阶段和控制发光阶段。

第三方面，本发明实施例还提供了一种显示面板，包括第一方面任一项所述的像素电路；

可选的，像素电路阵列排布，显示面板还包括斜坡电压信号线，每条斜坡电压信号线连接至少一行像素电路；

可选的，一帧内的各个时刻，各斜坡电压信号线的斜坡电压相同。

本发明实施例提供了一种像素电路、显示面板及像素电路的驱动方法，其中，像素电路包括数据写入模块、比较模块、驱动模块和发光模块。比较模块包括快速比较单元和复位单元；数据写入模块用于在数据写入阶段将数据电压写入到快速比较单元的第一比较输入端；复位单元与快速比较单元的第一电压输入端电连接；复位单元在复位阶段将第一电压直接或间接的写入到快速比较单元的第一控制端和第二控制端；以及在比较阶段将第二电压写入到快速比较单元的第一电压输入端；快速比较单元在比较阶段在第一比较输入端、第二比较输入端、第一控制端、第二控制端、第一电压输入端和第二电压输入端的电压的作用下，将第一比较输入端输入的数据电压和第二比较输入端输入的斜坡电压的比较结果输出至快速比较单元的输出端；其中比较结果可以包括高电平和低电平，驱动模块根据快速比较单元输出端传输至驱动模块的控制端的电压控制发光模块在控制发光阶段是否发光；进而实现在每一驱动子阶段中，根据数据电压和斜坡电压的大小关系来控制发光模块在该驱动子阶段的控制发光阶段内是否发光，因一帧内包括多个驱动子阶段，进而可以实现通过控制各驱动子阶段的控制发光阶段内发光模块是否发光来控制发光模块在一帧内的发光时长，进而实现不同灰阶的显示。本实施例技术方案，在一帧内进行一次数据写入(对应一帧对像素电路进行一次扫描)之后，可以根据各驱动子阶段内数据电压与斜坡电压的大小关系来将数据电压转化为时间脉宽信号，进而将数据电压调制发光转化为时间脉宽调制发光，使得相对于模拟驱动的像素电路，一帧内至少部分灰阶对应的发光模块的发光时长可以减少，有利于降低显示功耗。并且，相比于现有数字驱动像素电路，本发明技术方案，一帧内进行一次扫描即可，不需要划分子帧并进行多次扫描，降低了扫描功耗，同时对于显示面板中每一行像素电路来说，扫描时间可以增加，有利于时间比率灰度调节下高分辨率显示面板的实现。

附图说明

图1是现有技术的一种像素电路的结构示意图；

图2是现有技术的一种显示面板的工作时序图；

图3是本发明实施例提供的一种像素电路的结构示意图；

图4是本发明实施例提供的另一种像素电路的结构示意图；

图5是本发明实施例提供的另一种像素电路的结构示意图；

图6是本发明实施例提供的另一种像素电路的结构示意图；

图7是本发明实施例提供的一种像素电路的时序图；

图8是本发明实施例提供的一种像素电路各点的电压变化图；

图9是本发明实施例提供的另一种像素电路的结构示意图；

图10是本发明实施例提供的另一种像素电路的结构示意图；

图11是本发明实施例提供的另一种像素电路的时序图；

图12是本发明实施例提供的另一种像素电路的结构示意图；

图13是本发明实施例提供的另一种像素电路的结构示意图；

图14是本发明实施例提供的另一种像素电路各点的电压变化图；

图15是本发明实施例提供的另一种像素电路的结构示意图；

图16是本发明实施例提供的一种像素电路的驱动方法的流程图；

图17是本发明实施例提供的一种显示面板的结构示意图；

图18是本发明实施例提供的另一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术中所述，现有技术中，采用数字驱动方式驱动像素电路时，通常将一帧分为多个子帧，每一子帧均需对像素电路的每一行像素进行扫描，进而大大增加扫描次数，导致扫描功耗增加，且不利于高分辨率的实现。

图1为现有技术的一种像素电路的结构示意图，图2为现有技术的一种显示面板的工作时序图，其中显示面板中的像素电路可以如图1所示，参考图1和图2，现有技术的像素电路包括数据写入晶体管M1、驱动晶体管M2、发光器件LD和存储电容C，数据写入晶体管M1的第一极连接数据线Vdata，数据写入晶体管M1的第二极连接驱动晶体管M2的栅极，数据写入晶体管M1的栅极连接扫描线Scan，驱动晶体管M2的第一极连接第一电源线VDD，驱动晶体管M2的第二极连接第二电源线VSS。示例性的，以像素电路可以显示的灰阶总个数为256，显示面板包括n行像素电路为例，将一帧时间分为8个子帧，例如图2所示的第一子帧SF1、第二子帧SF2、第三子帧SF3、第四子帧SF4、第五子帧SF5、第六子帧SF6、第七子帧SF7、和第八子帧SF8，第一子帧SF1至第八子帧SF8发光时长的比例为2⁰：2¹：2²：2³：2⁴：2⁵：2⁶：2⁷，进而通过控制不同子帧的发光实现256灰阶的显示。每一个子帧均包括扫描时间t01和发光时间t02，图中以第七子帧SF7为例示出。在一个子帧扫描时间内，以第一子帧SF1为例，从第一行像素依次扫描到第n行像素电路，在扫描第一行像素电路时，数据线Vdata上的线号稳定后，扫描线Scan上的信号输出有效电平，以使数据写入晶体管M1导通，数据线Vdata上传输的数据电压存储于存储电容C上，扫描结束后，数据写入晶体管M1关断，数据电压不再写入。第一行像素扫描结束后，第二行像素的数据写入晶体管M1导通，开始第二像素的扫描，如此依次扫描到最后一行，完成第一子帧SF1的扫描。在一帧时间内，依次完成第一子帧SF1到第八子帧SF8的扫描。由上述分析可知，在数字驱动方式时，将一帧扫描时间分为多个子帧，大大增加了扫描次数和扫描功耗，导致数字驱动难以实现高分辨率。

基于上述原因，本发明实施例提供了一种像素电路，图3为本发明实施例提供的一种像素电路的结构示意图，参考图3，该像素电路包括：数据写入模块100、比较模块200、驱动模块300和发光模块400；比较模块200包括快速比较单元210和复位单元220；

数据写入模块100用于在数据写入阶段将数据电压写入到快速比较单元210的第一比较输入端A1；

复位单元220与快速比较单元210的第一电压输入端B1电连接；复位单元220用于在复位阶段将第一电压写入到快速比较单元210的第一电压输入端B1，以将第一电压间接写入到快速比较单元210的第一控制端E和第二控制端F，或者在复位阶段直接将第一电压写入到第一控制端E和第二控制端F；以及用于在比较阶段将第二电压写入到快速比较单元210的第一电压输入端B1，其中第一电压和第二电压电平相反；

快速比较单元210用于在比较阶段在第一比较输入端A1、第二比较输入端A2、第一控制端E、第二控制端F、第一电压输入端B1和第二电压输入端B2的电压的作用下，将第一比较输入端A1输入的数据电压和第二比较输入端A2输入的斜坡电压的比较结果输出至快速比较单元210的输出端U1；

驱动模块300用于根据快速比较单元210的输出端U1传输至驱动模块300的控制端的电压控制发光模块400在控制发光阶段是否发光；

其中，一帧内包括多个驱动子阶段，驱动子阶段包括复位阶段、比较阶段和控制发光阶段。

第二比较输入端A2连接斜坡电压信号线VIN，斜坡电压信号线VIN用于提供斜坡电压。复位单元220分别与提供第一电压的第一信号线H和提供第二电压的第二信号线L电连接。第二电压输入端B2连接固定高电平，示例性的，第二电压输入端B2连接第一信号线H。

示例性的，数据写入模块100可以包括开关晶体管，开关晶体管导通后将数据电压写入第一比较输入端A1。快速比较单元210和复位单元220可以包括多个开关晶体管，开关晶体管之间以一定方式连接以完成快速比较单元210以及复位单元220的功能。驱动模块300可以包括驱动晶体管，驱动晶体管用于根据其栅极和源极的电压生成驱动电流，以驱动发光模块400发光。发光模块400可以为有机发光二极管(Organic Light Emitting Diode，OLED)，OLED在驱动电流的驱动下发光。

本实施例的像素电路的一帧内工作过程可以包括数据写入阶段以及数据写入阶段之后进行的多个驱动子阶段，每个驱动子阶段可以包括复位阶段、比较阶段和控制发光阶段。

在复位阶段，第一电压可经复位单元220以直接或间接的方式写入第一控制端E和第二控制端F。第一电压以直接的方式写入第一控制端E和第二控制端F时，复位单元220分别直接与第一控制端E、第二控制端F电连接。第一电压以间接的方式写入第一控制端E和第二控制端F时，复位单元220与第一电压输入端B1电连接，第一电压经由第一电压输入端B1再间接写入第一控制端E和第二控制端F。图3中示例性的示出，第一电压以直接的方式写入第一控制端E和第二控制端F。示例性的，第一电压为高电平，第二电压为低电平。

可选的，一帧内，从第一个驱动子阶段至最后一个驱动子阶段，斜坡电压从最小值连续直线变化至最大值；其中斜坡电压的最大值等于第一电源电压，斜坡电压的最小值等于第二电源电压；数据电压大于或等于第二电源电压，且小于或等于第一电源电压。

其中，数据电压可以是模拟量，即数据电压的值可以包括多个，但是一帧内数据电压是恒定的，不同帧内数据电压大小可以不同。当数据电压大于第二电源电压且小于第一电源电压时，随着斜坡电压由小至大的变化，数据电压与斜坡电压的关系会出现数据电压大于斜坡电压以及数据电压小于斜坡电压的情况。

一帧内像素电路的工作过程如下：

在数据写入阶段，数据电压经数据写入模块100写入第一比较输入端A1。

在数据写入阶段后，依次进入多个驱动子阶段，每个驱动子阶段的工作过程如下：

在复位阶段，复位单元220直接将第一电压写入第一控制端E和第二控制端F。在其他实施例中，复位单元220可以间接将第一电压写入第一控制端E和第二控制端F。在比较阶段，复位单元220将第二电压写入第一电压输入端B1，快速比较单元210在第一比较输入端A1输入的数据电压、第二比较输入端A2输入的斜坡电压以及第一电压输入端B1写入的第二电压、第一控制端E、第二控制端F和第二电压输入端B2的作用下，根据数据电压和斜坡电压的大小关系，在其输出端U1生成比较结果。可选的，在数据电压大于斜坡电压时，快速比较单元220在输出端U1输出高电平，在数据电压小于斜坡电压时，快速比较单元210在输出端U1输出低电平。在控制发光阶段，快速比较单元210的输出端U1的电压传输至驱动模块300的控制端，示例性的，驱动模块300包括的驱动晶体管为P型晶体管时，驱动模块300的控制端接收到的快速比较单元210的输出端U1输出的信号为低电平时，驱动发光模块400发光。

本实施例提供的像素电路，可以根据数据电压和斜坡电压的大小关系来控制发光模块在该驱动子阶段的控制发光阶段内是否发光，因一帧内包括多个驱动子阶段，进而可以实现通过控制各驱动子阶段的控制发光阶段内发光模块是否发光来控制发光模块在一帧内的发光时长，进而实现不同灰阶的显示。本实施例技术方案，在一帧内进行一次数据写入(对应一帧对像素电路进行一次扫描)之后，可以根据各驱动子阶段内数据电压与斜坡电压的大小关系来将数据电压转化为时间脉宽信号，进而将数据电压调制发光转化为时间脉宽调制发光，使得相对于模拟驱动的像素电路，一帧内至少部分灰阶对应的发光模块的发光时长可以减少，有利于降低显示功耗。并且，相比于现有数字驱动像素电路，本发明技术方案，一帧内进行一次扫描即可，不需要划分子帧并进行多次扫描，降低了扫描功耗，同时对于显示面板中每一行像素电路来说，扫描时间可以增加，有利于时间比率灰度调节下高分辨率显示面板的实现。

图4为本发明实施例提供的另一种像素电路的结构示意图，参考图4，可选的，像素电路还包括第一存储模块600和第二存储模块700，第一存储模块600用于保持第一比较输入端A1的数据电压，第二存储模块700用于保持驱动模块300的控制端的电位。

示例性的，第一存储模块600可以为电容，存储第一比较输入端A1的数据电压。第二存储模块700可以为电容，存储驱动模块300的控制端的电压，以使驱动模块300的控制端的电压在被重新写入之前，保持不变。

继续参考图4，可选的，快速比较单元210包括输入控制单元211和输出控制单元212，输入控制单元211用于根据第一比较输入端A1输入的数据电压控制第一电压输入端B1与输出控制单元212的第一输入端D1的连通状态，以及用于根据第二比较输入端A2输入的斜坡电压控制第一电压输入端B1与输出控制单元212的第二输入端D2的连通状态；

输出控制单元212用于根据第一控制端E和第二控制端F的电压控制自身输出端U2的电压为第二电压输入端B2的第一电压或输出控制单元212的第二输入端D2的电压。

本实施例仍以第一电压直接写入第一控制端E和第二控制端F为例，可选的，输出控制单元212的输出端U2作为快速比较单元210的输出端U1。连通状态可以包括开启程度。复位单元220将第二电压写入到快速比较单元210的第一电压输入端B1，第一电压输入端B1与输出控制单元212的第一输入端D1之间开关器件的开启程度越大，在比较阶段，输出控制单元212的第一输入端D1的电压越接近于第二电压；第一电压输入端B1与输出控制单元212的第二输入端D2之间开关器件的开启程度越大，在比较阶段，输出控制单元212的第二输入端D2的电压越接近于第二电压。

在复位阶段，复位单元220将第一电压以直接的方式写入第一控制端E和第二控制端F。在比较阶段，输入控制单元211根据数据电压的大小控制第一电压输入端B1与第一输入端D1之间开关器件的开启程度，以及根据斜坡电压的大小控制第一电压输入端B1与第二输入端D2之间开关器件的开启程度，第一电压输入端B1与输出控制单元212的第一输入端D1之间开关器件的开启程度，和第一电压输入端B1与输出控制单元212的第二输入端D2之间开关器件的开启程度不同时，第二电压经过输入控制单元211传输后，输出控制单元212的第一输入端D1和第二输入端D2的电压大小不同。输出控制单元212根据第一输入端D1、第二输入端D2、第一控制端E、第二控制端F和第二电压输入端B2的电压的大小控制自身输出端U2输出的电压的大小。示例性的，在比较阶段时间较长，使得输出控制单元212的输出端U2可以最终输出稳定电压的情况下，当第一比较输入端A1输入的数据电压大于第二比较输入端A2输入的斜坡电压时，输出控制单元212的输出端U2输出第一电压，在控制发光阶段，第一电压传输至驱动模块300的控制端，驱动模块300使得发光模块400不发光。当第一比较输入端A1输入的数据电压小于第二比较输入端A2输入的斜坡电压时，输出控制单元212的输出端U2输出第二电压，在控制发光阶段，第二电压传输至驱动模块300的控制端，驱动模块300驱动发光模块400发光。

图5为本发明实施例提供的另一种像素电路的结构示意图，参考图5，在上述实施例的基础上，可选的，复位单元220包括第一控制子单元221和第二控制子单元222，第一控制子单元221的输入端与第一电源电压输入端DH电连接，第一控制子单元221的第一输出端U3与第一控制端E电连接，第一控制子单元221的第二输出端U4与第二控制端F电连接；第一控制子单元221用于在自身控制端的控制信号的作用下，在复位阶段将第一电源电压传输至第一控制端E和第二控制端F；

第二控制子单元222的输入端与第二电源电压输入端DL电连接，第二控制子单元222的输出端U5与第一电压输入端B1电连接；第二控制子单元222用于在自身控制端的控制信号的作用下，在比较阶段将第二电源电压传输至第一电压输入端B1。

其中，第一电源电压输入端DH用于输入第一电源电压，第二电源电压输入端DL用于输入第二电源电压。本实施例中，第一电压等于第一电源电压，第二电压等于第二电源电压。可选的，第一电源电压为高电平电压，第二电源电压为低电平电压。

第一控制子单元221在复位阶段，直接将第一电源电压输入端DH输入的第一电源电压传输至第一控制端E和第二控制端F。第二控制子单元222在比较阶段，将第二电源电压输入端DL输入的第二电源电压传输至第一电压输入端B1。输入控制单元211在比较阶段，根据第一比较输入端A1输入的数据电压控制第一电压输入端B1与输出控制单元212的第一输入端D1的开启程度，以及用于根据第二比较输入端A2输入的斜坡电压控制第一电压输入端B1与输出控制单元212的第二输入端D2的开启程度，因第二电源电压为低电平，使得第一输入端D1、第二输入端D2的电压被向下拉低至不同的电压。输出控制单元212用于在比较阶段根据第一输入端D1的电压、第二输入端D2的电压、第一控制端E的电压、第二控制端F的电压以及第二电压输入端B2的电压控制自身输出端U2的电压为第二电压输入端B2的电压或输出控制单元212的第二输入端D2的电压。图6为本发明实施例提供的另一种像素电路的结构示意图，参考图6，在上述实施例的基础上，可选的，第一控制子单元221包括第一晶体管T1和第二晶体管T2，第一晶体管T1的栅极与第二晶体管T2的栅极电连接并作为第一控制子单元221的控制端，第一晶体管T1的第一极与第二晶体管T2的第一极电连接并作为第一控制子单元221的输入端，第一晶体管T1的第二极作为第一控制子单元221的第一输出端U3，第二晶体管T2的第二极作为第一控制子单元221的第二输出端U4；其中，第一晶体管T1和第二晶体管T2的沟道类型相同；

第二控制子单元222包括第三晶体管T3，第三晶体管T3的栅极作为第二控制子单元222的控制端，第三晶体管T3的第一极作为第二控制子单元222的输入端，第三晶体管T3的第二极作为第二控制子单元222的输出端U5。

第一晶体管T1和第二晶体管T2的沟道类型相同，第一晶体管T1和第二晶体管T2可以均为N型晶体管，第一晶体管T1和第二晶体管T2在栅极为高电平时导通，从而将第一电源电压输入端DH输入的第一电源电压传输至第一控制端E和第二控制端F。第一晶体管T1和第二晶体管T2可以均为P型晶体管，第一晶体管T1和第二晶体管T2在栅极为低电平时导通，从而将第一电源电压输入端DH输入的第一电源电压传输至第一控制端E和第二控制端F。第三晶体管T3的沟道类型可以与第一晶体管T1、第二晶体管T2的沟道类型相同，也可以不同。在第三晶体管T3的沟道类型与第一晶体管T1、第二晶体管T2的沟道类型相同时，第三晶体管T3的栅极连接单独的信号线以控制第三晶体管T3在比较阶段导通，进而将第二电源电压输入端DL输入的第二电源电压写入第一电压输入端B1。

继续参考图6，可选的，第三晶体管T3的沟道类型与第一晶体管T1、第二晶体管T2的沟道类型均相反，第三晶体管T3的栅极与第一晶体管T1的栅极、第二晶体管T2的栅极电连接。

示例性的，第一晶体管T1、第二晶体管T2均为N型晶体管，第三晶体管T3为P型晶体管。第一晶体管T1、第二晶体管T2、第三晶体管T3的栅极可以连接同一时钟信号线CLK，时钟信号线CLK在复位阶段输出高电平信号，以使第三晶体管T3关断、第一晶体管T1、第二晶体管T2导通。时钟信号线CLK在比较阶段输出低电平信号，以使第三晶体管T3导通、第一晶体管T1、第二晶体管T2关断。

第三晶体管T3的沟道类型与第一晶体管T1、第二晶体管T2的沟道类型均相反，可以使得第一晶体管T1、第二晶体管T2、第三晶体管T3的栅极连接同一信号线，节省像素电路中信号线的数量，有利于走线的布局。

继续参考图6，可选的，输入控制单元211包括第四晶体管T4和第五晶体管T5，第四晶体管T4的栅极与第一比较输入端A1电连接，第四晶体管T4的第一极与第一电压输入端B1电连接，第四晶体管T4的第二极与输出控制单元212的第一输入端D1电连接；

第五晶体管T5的栅极与第二比较输入端A2电连接，第五晶体管T5的第一极与第一电压输入端B1电连接，第五晶体管T5的第二极与输出控制单元212的第二输入端D2电连接。

示例性的，第四晶体管T4和第五晶体管T5均为N型晶体管，第四晶体管T4根据其栅极输入的数据电压的大小，控制自身的开启程度。数据电压越大，第四晶体管T4的开启程度越大，则第一电压输入端B1处的第二电源电压在向第一输入端D1传输时，损耗越小。第五晶体管T5根据其栅极输入的斜坡电压的大小，控制自身的开启程度。斜坡电压越大，第五晶体管T5的开启程度越大，则第一电压输入端B1处的第二电源电压在向第二输入端D2传输时，损耗越小。第四晶体管T4和第五晶体管T5根据各自自身开启程度的大小，分别控制传输至第一输入端D1、第二输入端D2处的电压的大小。第四晶体管T4和第五晶体管T5的制程尽量一致，以使第四晶体管T4和第五晶体管T5的阈值电压相同，降低因第四晶体管T4和第五晶体管T5的阈值电压不同，对像素电路造成的影响。

继续参考图6，可选的，输出控制单元212包括第十二晶体管T12、第十三晶体管T13、第十四晶体管T14和第十五晶体管T15；

第十二晶体管T12的栅极与第十三晶体管T13的栅极电连接，第十二晶体管T12的第一极与第二电压输入端B2电连接，第十二晶体管T12的第二极与第十三晶体管T13的第一极电连接，第十三晶体管T13的第二极与输出控制单元212的第一输入端D1电连接；

第十四晶体管T14的栅极与第十五晶体管T15的栅极电连接，第十四晶体管T14第一极与第二电压输入端B2电连接，第十四晶体管T14的第二极与第十五晶体管T15的第一极电连接，第十五晶体管T15的第二极与输出控制单元212的第二输入端D2电连接。

示例性的，第十三晶体管T13和第十五T15晶体管均为N型晶体管，第十二晶体管T12和第十四晶体管T14均为P型晶体管。

可选的，数据写入模块100包括第十六晶体管T16，驱动模块300包括第十七晶体管T17，发光模块400包括发光器件LD。第十六晶体管T16的栅极连接扫描线Scan，第十六晶体管T16的第一极连接数据线Vdata，数据线Vdata用于提供数据电压，第十六晶体管T16的第二极连接第四晶体管T4的栅极。

第十七晶体管T17的栅极连接第一控制端E，第十七晶体管T17的第一极连接第一电源线VDD，第一电源线VDD用于提供第一发光电压，第十七晶体管T17的第二极连接发光器件LD的第一端，发光器件LD的第二端连接第二电源线VSS，第二电源线VSS用于提供第二发光电压。

可选的，第一存储模块600包括第一存储电容C1，第二存储模块700包括第二存储电容C2。第一存储电容C1的一端连接第一比较输入端A1，第一存储电容C1的另一端连接第十二晶体管T12的第一极。第二存储电容C2的一端连接第十七晶体管T17的栅极，第二存储电容C2的另一端连接第十七晶体管T17的第一极。

图7为本发明实施例提供的一种像素电路的时序图，图8为本发明实施例提供的一种像素电路各点的电压变化图，图7所示时序图可适用于图6所示的像素电路，其中，图6以第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第十三晶体管T13、第十五晶体管T15为N型晶体管，第三晶体管T3、第十二晶体管T12、第十四晶体管T14、第十六晶体管T16、第十七晶体管T17为P型晶体管为例进行示出，在本发明其他可选实施例中，各晶体管的类型可以做出改变，本实施例在此不做具体限定。本实施例中，第一控制端E和输出控制单元212的输出端为同一端口。参考图6-图8，像素电路的工作过程如下：

在数据写入阶段t00，扫描线Scan输入低电平信号，第十六晶体管T16导通，数据电压Vd写入第一比较输入端A1，并存储于第一存储电容C1上。

在复位阶段t11的起始时刻t0，时钟信号线CLK上的信号为高电平，第三晶体管T3关断，第一晶体管T1和第二晶体管T2导通，第一电源电压输入端DH输入的第一电源电压VDH写入第一控制端E和第二控制端F。

在比较阶段t22的起始时刻t1，时钟信号线CLK上的信号变为低电平，第一晶体管T1和第二晶体管T2关断，第三晶体管T3导通，第二电源电压输入端DL输入的第二电源电压写入第一电压输入端B1，使得第四晶体管T4和第五晶体管T5的第一极的电压相等，因此，第四晶体管T4的栅极输入的数据电压Vd和第五晶体管T5的栅极输入的斜坡电压VI的不同使得第四晶体管T4和第五晶体管T5的开启程度不同。根据图8可知，在比较阶段t22，数据电压Vd大于斜坡电压VI，第四晶体管T4的开启程度大于第五晶体管T5的开启程度，使得第一输入端D1的电压小于第二输入端D2的电压，第十三晶体管T13和第十五晶体管T15的栅极电压相同均为第一电源电压VDH，因此，第一输入端D1和第二输入端D2的电压的不同使得第十三晶体管T13和第十五晶体管T15的开启程度不同，第十三晶体管T13的开启程度大于第十五晶体管T15的开启程度，第一控制端E和第二控制端F的电压被从第一电压开始逐渐拉低，且第二控制端F的电压相较于第一控制端E的电压更小，使得第十四晶体管T14导通，第十四晶体管T14传输第一电源电压VDH，第一控制端E电压被向上拉，第一控制端E的电压向上拉后，第十三晶体管T13的开启程度增大，第二控制端F的电压被继续拉低，如此循环，直至第一控制端E的电压为第一电源电压VDH，第二控制端F的电压为第二电源电压，像素电路趋于稳定。

在其他实施例中，在数据电压Vd小于斜坡电压VI时，第四晶体管T4的开启程度小于第五晶体管T5的开启程度，使得第二输入端D2的电压小于第一输入端D1的电压，第十三晶体管T13和第十五晶体管T15的栅极电压相同均为第一电压，因此，第一输入端D1和第二输入端D2的电压的不同使得第十三晶体管T13和第十五晶体管T15的开启程度不同，第十三晶体管T13的开启程度小于第十五晶体管T15的开启程度，第一控制端E和第二控制端F的电压被从第一电源电压VDH开始逐渐拉低，且第一控制端E的电压相较于第二控制端F的电压更小，使得第十二晶体管T12导通，第十二晶体管T12传输第一电源电压VDH，第二控制端F电压被向上拉，第二控制端F的电压向上拉后，第十五晶体管T15的开启程度增大，第一控制端E的电压被继续拉低，如此循环，直至第一控制端E的电压为第二电源电压，第二控制端F的电压为第一电源电压VDH，像素电路趋于稳定。

在控制发光阶段t33的起始时刻t2，第一控制端E的电压被传输至第十七晶体管T17的栅极以及第二存储电容C2。当第十七晶体管T17的栅极为第二电源电压时，第十七晶体管T17驱动发光器件LD发光。当第十七晶体管T17的栅极为第一电源电压VDH时，第十七晶体管T17无法驱动发光器件LD发光，发光器件LD不发光。控制发光阶段t33结束后进入下一驱动子阶段的复位阶段t11，重复上述过程。由于第二存储电容C2的存在，使得在下一驱动子阶段的控制发光阶段t33到来之前，第十七晶体管T17的栅极电压始终为当前驱动子阶段的控制发光阶段t33写入第十七晶体管T17的栅极的电压。

图9为本发明实施例提供的另一种像素电路的结构示意图，参考图9，可选的，像素电路还包括发光控制模块500，发光控制模块500连接在快速比较单元210的输出端U1与驱动模块300的控制端之间，发光控制模块500用于在控制发光阶段导通，并将快速比较单元210的输出端U1的电压传输至驱动模块300的控制端；

驱动模块300用于根据驱动模块300的控制端的电压控制发光模块400在当前驱动子阶段的控制发光阶段至下一驱动子阶段的控制发光阶段之前是否发光。

示例性的，在当前驱动子阶段的比较阶段，快速比较单元210的输出端U1的电压稳定为第二电压，则在当前驱动子阶段的控制发光阶段，发光控制模块500导通，发光控制模块500将第二电压传输至驱动模块300的控制端，驱动发光模块400发光。当前驱动子阶段的控制发光阶段结束后，发光控制模块500关断。像素电路开始进入下一驱动子阶段的复位阶段和比较阶段，即在下一驱动子阶段的控制发光阶段到来之前，驱动模块300的控制端的电压始终为第二电压，则发光模块400在当前驱动子阶段的控制发光阶段至下一驱动子阶段的控制发光阶段之前一直保持发光，直至某一驱动子阶段的控制发光阶段，驱动模块300的控制端被写入第一电压，发光模块400停止发光。

图10本发明实施例提供的另一种像素电路的结构示意图，像素电路包括发光控制模块500、第一存储模块600、第二存储模块700。可选的，第一存储模块600包括第一存储电容C1、第二存储模块700包括第二存储电容C2。发光控制模块500包括第十八晶体管T18，第十八晶体管T18的第一极连接第一控制端E，第十八晶体管T18的第二极连接第十七晶体管T17的栅极，第十八晶体管T18的栅极连接发光控制信号线EM。

图11为本发明实施例提供的另一种像素电路的时序图，图11所示时序图可适用于图10所示的像素电路，其中，图10以第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第十三晶体管T13、第十五晶体管T15为N型晶体管，第三晶体管T3、第十二晶体管T12、第二十四晶体管T14、第十六晶体管T16、第十七晶体管T17、第十八晶体管T18为P型晶体管为例进行示出，在本发明其他可选实施例中，各晶体管的类型可以做出改变，本实施例在此不做具体限定。参考图8、图10和图11，像素电路的工作过程如下：

在数据写入阶段t00，扫描线Scan输入低电平信号，第十六晶体管T16导通，数据电压Vd写入第一比较输入端A1，并存储于第一存储电容C1上。

在复位阶段t11的起始时刻t0，时钟信号线CLK上的信号为高电平，发光控制信号线EM上的信号为高电平，第十八晶体管T18关断、第三晶体管T3关断，第一晶体管T1和第二晶体管T2导通，第一电源电压输入端DH输入的第一电源电压VDH写入第一控制端E和第二控制端F。

在比较阶段t22像素电路的工作过程同上述实施例，在此不再赘述。

在控制发光阶段t33的起始时刻t2，发光控制信号线EM上的信号为低电平，第十八晶体管T18导通，第一控制端E的电压经导通的第十八晶体管T18被传输至第十七晶体管T17的栅极以及第二存储电容C2。当第十七晶体管T17的栅极为第二电源电压时，第十七晶体管T17驱动发光器件LD发光。当第十七晶体管T17的栅极为第一电源电压时，第十七晶体管T17无法驱动发光器件LD发光，发光器件LD不发光。控制发光阶段t33结束后进入下一驱动子阶段的复位阶段t11，重复上述过程。由于第二存储电容C2的存在，使得在下一驱动子阶段的控制发光阶段t33到来之前，第十七晶体管T17的栅极电压始终为当前驱动子阶段的控制发光阶段t33写入第十七晶体管T17的栅极的电压。

图12为本发明实施例提供的另一种像素电路的结构示意图，参考图12，可选的，复位单元220包括第三控制子单元223和第四控制子单元224，第三控制子单元223的输入端与第三电源电压输入端XH电连接，第三控制子单元223的输出端与第一电压输入端B1电连接，第三控制子单元223用于在自身控制端的控制信号的作用下，复位阶段，将第三电源电压传输至第一电压输入端B1；

第四控制子单元224的输入端与第四电源电压输入端XL电连接，第四控制子单元224的输出端与第一电压输入端B1电连接，第四控制子单元224用于在自身控制端的控制信号的作用下，比较阶段，将第四电源电压传输至第一电压输入端B1。

其中，第三电源电压输入端用于输入第三电源电压，第四电源电压输入端用于输入第四电源电压。本实施例中，第一电压等于第三电源电压，第二电压等于第四电源电压。可选的，第三电源电压为高电平电压，第四电源电压为低电平电压。

第三控制子单元223在复位阶段，将第三电源电压输入端XH输入的第三电源电压传输至第一电压输入端B1，输入控制单元211在复位阶段，根据第一比较输入端A1输入的数据电压控制第一电压输入端B1与输出控制单元212的第一输入端D1连通，以及用于根据第二比较输入端A2输入的斜坡电压控制第一电压输入端B1与输出控制单元212的第二输入端D2连通，进而使得第一输入端D1、第二输入端D2均被写入第三电源电压。输出控制单元212在其第一输入端D1的电压、第二输入端D2的电压和第二电压输入端B2的电压共同控制下，控制第一控制端E、第二控制端F的电位均为第三电源电压。

在比较阶段，第四控制子单元224将第四电源电压写入第一电压输入端B1，输入控制单元211在比较阶段，根据第一比较输入端A1输入的数据电压控制第一电压输入端B1与输出控制单元212的第一输入端D1的开启程度，以及用于根据第二比较输入端A2输入的斜坡电压控制第一电压输入端B1与输出控制单元212的第二输入端D2的开启程度，因第四电源电压为低电平，使得第一输入端D1、第二输入端D2的电压被向下拉低至不同的电压。输出控制单元212用于在比较阶段根据第一输入端D1的电压、第二输入端D2的电压、第二电压输入端B2的电压控制自身输出端U2的电压为第二电压输入端B2的电压或输出控制单元212的第二输入端D2的电压。

图13为本发明实施例提供的另一种像素电路的结构示意图，参考图13，可选的，第三控制子单元223包括第六晶体管T6，第六晶体管T6的栅极作为第三控制子单元223的控制端，第六晶体管T6的第一极作为第三控制子单元223的输入端，第六晶体管T6的第二极作为第三控制子单元223的输出端；

第四控制子单元224包括第七晶体管T7，第七晶体管T7的栅极作为第四控制子单元224的控制端，第七晶体管T7的第一极作为第四控制子单元224的输入端，第七晶体管T7的第二极作为第四控制子单元224的输出端。

第六晶体管T6和第七晶体管T7的沟道类型可以相同，可以不同。当第六晶体管T6和第七晶体管T7的沟道类型相同时，每一晶体管的栅极单独连接不同的信号线控制第六晶体管T6和第七晶体管T7在不同阶段导通。

可选的，第六晶体管T6和T7第七晶体管的沟道类型相反，第六晶体管T6与第七晶体管T7的栅极电连接。

示例性的，第六晶体管T6为N型晶体管，第七晶体管T7为P型晶体管。第六晶体管T6和第七晶体管T7的栅极连接同一时钟信号线CLK，节省像素电路中信号线的数量，有利于走线的布局。在复位阶段，时钟信号线CLK上的信号为高电平，第六晶体管T6导通、第七晶体管T7关断，第三电源电压写入第一电压输入端B1。在比较阶段，时钟信号线CLK上的信号为低电平，第六晶体管T6关断、第七晶体管T7导通，第四电源电压写入第一电压输入端B1。

继续参考图13，可选的，输入控制单元211包括第一并联子单元和第二并联子单元；

第一并联子单元包括沟道类型相反的第八晶体管T8和第九晶体管T9，第八晶体管T8的栅极与第九晶体管T9的栅极电连接并与第一比较输入端A1电连接，第八晶体管T8的第一极与第九晶体管T9的第一极电连接并与第一电压输入端B1电连接，第八晶体管T8的第二极与第九晶体管T9的第二极电连接并与输出控制单元212的第一输入端D1电连接；

第二并联子单元包括沟道类型相反的第十晶体管T10和第十一晶体管T11，第十晶体管T10的栅极与第十一晶体管T11的栅极电连接并与第二比较输入端A2电连接，第十晶体管T10的第一极与第十一晶体管T11的第一极电连接并与第一电压输入端B1电连接，第十晶体管T10的第二极与第十一晶体管T11的第二极电连接并与输出控制单元212的第二输入端D2电连接。

示例性的，第八晶体管T8和第十晶体管T10为N型晶体管，第九晶体管T9和第十一晶体管T11为P型晶体管。第八晶体管T8和第十晶体管T10的制程尽量一致，以使第八晶体管T8和第十晶体管T10的阈值电压相同，降低因第八晶体管T8和第十晶体管T10的阈值电压不同，对像素电路造成的影响。

继续参考图13，可选的，第三电源电压大于第一电源电压，第一电源电压大于第二电源电压，第二电源电压大于第四电源电压。

第十一晶体管T11为P型晶体管，且栅极连接斜坡电压，第十一晶体管T11的导通条件为栅源电压|Vgs|>|Vth|，Vth为第十一晶体管T11的阈值电压，即Vg-Vs<Vth，即Vg<Vth+VXH，其中VXH为第三电源电压，Vth忽略不计时，则斜坡电压需满足小于第三电源电压VXH，因斜坡电压大于或等于第二电源电压且小于或等于第一电源电压，所以第三电源电压应大于第一电源电压，以保证第三电源电压传输到第一电压输入端B1后，第十一晶体管T11可以开启。对于第九晶体管T9栅极接入数据电压，因数据电压大于或等于第二电源电压且小于或等于第一电源电压，因此同理可推出第三电源电压应大于第一电源电压。

在比较阶段第一电压输入端B1写入第四电源电压VXL后，需关断第九晶体管T9和第十一晶体管T11。第十一晶体管T11的关断条件为栅源电压|Vgs|<|Vth|，即Vg-Vs>Vth，即Vg>Vth+VXL，Vth忽略不计时，则斜坡电压需满足大于第四电源电压VXL，因斜坡电压大于或等于第二电源电压且小于或等于第一电源电压，所以第二电源电压大于第四电源电压。

可选的，输出控制单元212包括第十二晶体管T12、第十三晶体管T13、第十四晶体管T14和第十五晶体管T15；第十二晶体管T12、第十三晶体管T13、第十四晶体管T14和第十五晶体管T15的连接关系同上述实施例，本实施例在此不再赘述。

可选的，数据写入模块100包括第十六晶体管T16，驱动模块300包括第十七晶体管T17，发光模块400包括发光器件LD。第十六晶体管T16、第十七晶体管T17和发光器件LD的连接关系同上述实施例，本实施例不再赘述。可选的，像素电路还包括第一存储模块600和第二存储模块700，第一存储模块600包括第一存储电容C1，第二存储模块700包括第二存储电容C2。第一存储电容C1、第二存储电容C2的连接关系同上述实施例。

图14为本发明实施例提供的另一张像素电路各点的电压变化图，图7所示的时序图，同样适用于图13所示的像素电路，其中，图13以第六晶体管T6、第八晶体管T8、第十晶体管T10、第十三晶体管T13、第十五晶体管T15为N型晶体管，第七晶体管T7、第九晶体管T9、第十一晶体管T11、第十二晶体管T12、第十四晶体管T14、第十六晶体管T16、第十七晶体管T17为P型晶体管为例进行示出，在本发明其他可选实施例中，各晶体管的类型可以做出改变，本实施例在此不做具体限定。本实施例中，第一控制端E和输出控制单元212的输出端为同一端口。参考图7、图13和图14，像素电路的工作过程如下：

在数据写入阶段t00，导通第十六晶体管T16，数据电压写入第一比较输入端A1，并存储于第一存储电容C1上。在复位阶段t11的起始时刻t0，时钟信号线CLK上的信号为高电平，第七晶体管T7关断，第六晶体管T6导通，第三电源电压输入端XH输入的第三电源电压VXH写入第一电压输入端B1。第九晶体管T9在数据电压Vd的控制下导通、第十一晶体管T11在斜坡电压VI的控制下导通，第三电源电压经第九晶体管T9和第十一晶体管T11分别写入第一输入端D1和第二输入端D2。无论第一控制端E和第二控制端F上一时刻的电压为何，在复位阶段，第一控制端E和第二控制端F的电压均被写入为第三电源电压VXH。示例性的，上一时刻第一控制端E为高电平、第二控制端F为低电平时，第十四晶体管T14导通，第一控制端E被写入第三电源电压VXH，第十三晶体管T13导通，第一输入端D1被写入的第三电源电压VXH经第十三晶体管T13写入第二控制端F。

在比较阶段t22的起始时刻t1，时钟信号线CLK上的信号变为低电平，第六晶体管T6关断，第七晶体管T7导通，第四电源电压输入端XL输入的第四电源电压写入第一电压输入端B1，使得第八晶体管T8和第十晶体管T10的第一极的电压相等，因此，第八晶体管T8的栅极输入的数据电压Vd和第十晶体管T10的栅极输入的斜坡电压VI的不同使得第八晶体管T8和第十晶体管T10的开启程度不同。根据图14可知，数据电压Vd大于斜坡电压VI时，第八晶体管T8的开启程度大于第十晶体管T10的开启程度，使得第一输入端D1的电压小于第二输入端D2的电压，第十三晶体管T13和第十五晶体管T15的栅极电压相同均为第三电源电压VXH，因此，第一输入端D1和第二输入端D2的电压的不同使得第十三晶体管T13和第十五晶体管T15的开启程度不同，第十三晶体管T13的开启程度大于第十五晶体管T15的开启程度，第一控制端E和第二控制端F的电压被从第三电源电压VXH开始逐渐拉低，且第二控制端F的电压相较于第一控制端E的电压更小，使得第十四晶体管T14导通，第十四晶体管T14传输第三电源电压VXH，第一控制端E电压被向上拉，第一控制端E的电压向上拉后，第十三晶体管T13的开启程度增大，第二控制端F的电压被继续拉低，如此循环，直至第一控制端E的电压为第三电源电压VXH，第二控制端F的电压为第四电源电压，像素电路趋于稳定。

在控制发光阶段t33，第一控制端E的电压被传输至第十七晶体管T17的栅极以及第二存储电容C2。当第十七晶体管T17的栅极为第四电源电压时，第十七晶体管T17驱动发光器件LD发光。当第十七晶体管T17的栅极为第三电源电压VXH时，第十七晶体管T17无法驱动发光器件LD发光，发光器件LD不发光。控制发光阶段t33结束后进入下一驱动子阶段的复位阶段t11，重复上述过程。由于第二存储电容C2的存在，使得在下一驱动子阶段的控制发光阶段t33到来之前，第十七晶体管T17的栅极电压始终为当前驱动子阶段的控制发光阶段t33写入第十七晶体管T17的栅极的电压。

图15为本发明实施例提供的另一种像素电路的结构示意图，参考图15，可选的，像素电路还包括发光控制模块500、第一存储模块600、第二存储模块700，发光控制模块500、第一存储模块600、第二存储模块700的连接关系同上述实施例，本实施例在此不再赘述。发光控制模块500包括第十八晶体管T18，第一存储模块600包括第一存储电容C1、第二存储模块700包括第二存储电容C2。

图11所示的时序图同样适用于图15所示的像素电路，图15以第六晶体管T6、第八晶体管T8、第十晶体管T10、第十三晶体管T13、第十五晶体管T15为N型晶体管，第七晶体管T7、第九晶体管T9、第十一晶体管T11、第十二晶体管T12、第十四晶体管T14、第十六晶体管T16、第十七晶体管T17、第十八晶体管T18为P型晶体管为例进行示出。

参考图11、图14和图15，本实施例中像素电路的工作过程如下：

在数据写入阶段t00，导通第十六晶体管T16，数据电压Vd写入第一比较输入端A1，并存储于第一存储电容C1上。在复位阶段t11的起始时刻t0，时钟信号线CLK上的信号为高电平，发光控制信号线EM上的信号为高电平，第十八晶体管T18关断、第七晶体管T7关断，第六晶体管T6导通，第三电源电压输入端XH输入的第三电源电压VXH写入第一电压输入端B1。第九晶体管T9在数据电压Vd的控制下导通、第十一晶体管T11在斜坡电压VIN的控制下导通，第三电源电压VXH经第九晶体管T9和第十一晶体管T11分别写入第一输入端D1和第二输入端D2。无论第一控制端E和第二控制端F上一时刻的电压为何，在复位阶段，第一控制端E和第二控制端F的电压均被写入为第三电源电压VXH。示例性的，上一时刻第一控制端E为高电平、第二控制端F为低电平时，第十四晶体管T14导通，第一控制端E被写入第三电源电压VXH，第十三晶体管T13导通，第一输入端D1被写入的第三电源电压VXH经第十三晶体管T13写入第二控制端F。

比较阶段t22的起始时刻t1，时钟信号线CLK上的信号变为低电平，第六晶体管T6关断，第七晶体管T7导通，第四电源电压输入端XL输入的第四电源电压写入第一电压输入端B1，使得第八晶体管T8和第十晶体管T10的第一极的电压相等，因此，第八晶体管T8的栅极输入的数据电压Vd和第十晶体管T10的栅极输入的斜坡电压VIN的不同使得第八晶体管T8和第十晶体管T10的开启程度不同。示例性的，数据电压Vd大于斜坡电压时，第八晶体管T8的开启程度大于第十晶体管T10的开启程度，使得第一输入端D1的电压小于第二输入端D2的电压，第十三晶体管T13和第十五晶体管T15的栅极电压相同均为第三电源电压VXH，因此，第一输入端D1和第二输入端D2的电压的不同使得第十三晶体管T13和第十五晶体管T15的开启程度不同，第十三晶体管T13的开启程度大于第十五晶体管T15的开启程度，第一控制端E和第二控制端F的电压被从第三电源电压VXH开始逐渐拉低，且第二控制端F的电压相较于第一控制端E的电压更小，使得第十四晶体管T14导通，第十四晶体管T14传输第三电源电压VXH，第一控制端E电压被向上拉，第一控制端E的电压向上拉后，第十三晶体管T13的开启程度增大，第二控制端F的电压被继续拉低，如此循环，直至第一控制端E的电压为第三电源电压VXH，第二控制端F的电压为第四电源电压，像素电路趋于稳定。

在控制发光阶段t33的起始时刻t2，发光控制信号线EM上的信号为低电平，第十八晶体管T18导通，第一控制端E的电压经导通的第十八晶体管T18被传输至第十七晶体管T17的栅极以及第二存储电容C2。当第十七晶体管T17的栅极为第四电源电压时，第十七晶体管T17驱动发光器件LD发光。当第十七晶体管T17的栅极为第三电源电压VXH时，第十七晶体管T17无法驱动发光器件LD发光，发光器件LD不发光。控制发光阶段t33结束后进入下一驱动子阶段的复位阶段t11，重复上述过程。由于第二存储电容C2的存在，使得在下一驱动子阶段的控制发光阶段t33到来之前，第十七晶体管T17的栅极电压始终为当前驱动子阶段的控制发光阶段t33写入第十七晶体管T17的栅极的电压。

本发明实施例还提供了一种像素电路的驱动方法，图16为本发明实施例提供的一种像素电路的驱动方法的流程图，本实施例可适用于控制像素电路驱动发光模块发光的情况，该方法可以由上述任一实施例提供的像素电路来执行，具体包括如下步骤：

S10：数据写入模块在数据写入阶段将数据电压写入到比较模块的快速比较单元的第一比较输入端；

S20：比较模块的复位单元在复位阶段将第一电压写入到快速比较单元的第一电压输入端，以将第一电压间接写入到快速比较单元的第一控制端和第二控制端，或者在复位阶段直接将第一电压写入到第一控制端和第二控制端；

S30：比较模块的复位单元在比较阶段将第二电压写入到快速比较单元的第一电压输入端，其中第一电压和第二电压电平相反；

S40：快速比较单元在比较阶段在第一比较输入端、第二比较输入端、第一控制端、第二控制端、第一电压输入端和第二电压输入端的电位的作用下，将第一比较输入端输入的数据电压和第二比较输入端输入的斜坡电压的比较结果输出至快速比较单元的输出端；

S50：驱动模块在根据快速比较单元的输出端传输至驱动模块的控制端的电压控制发光模块在控制发光阶段是否发光。

其中，一帧内包括多个驱动子阶段，驱动子阶段包括复位阶段、比较阶段和控制发光阶段。

本实施例提供的像素电路的驱动方法根据数据电压和斜坡电压的大小关系来控制发光模块在该驱动子阶段的控制发光阶段内是否发光，因一帧内包括多个驱动子阶段，进而可以实现通过控制各驱动子阶段的控制发光阶段内发光模块是否发光来控制发光模块在一帧内的发光时长，进而实现不同灰阶的显示。本实施例技术方案，在一帧内进行一次数据写入(对应一帧对像素电路进行一次扫描)之后，可以根据各驱动子阶段内数据电压与斜坡电压的大小关系来将数据电压转化为时间脉宽信号，进而将数据电压调制发光转化为时间脉宽调制发光，使得相对于模拟驱动的像素电路，一帧内至少部分灰阶对应的发光模块的发光时长可以减少，有利于降低显示功耗。并且，相比于现有数字驱动像素电路，本发明技术方案，一帧内进行一次扫描即可，不需要划分子帧并进行多次扫描，降低了扫描功耗，同时对于显示面板中每一行像素电路来说，扫描时间可以增加，有利于时间比率灰度调节下高分辨率显示面板的实现。

本发明实施例还提供了一种显示面板，显示面板包括上述任一实施例所述的像素电路。

本实施例提供的显示面板将数据电压调制发光转化为时间脉宽调制发光，使得相对于模拟驱动的像素电路的显示面板，一帧内至少部分灰阶对应的发光模块的发光时长可以减少，有利于降低显示功耗。并且，相比于使用现有数字驱动像素电路的显示面板，本发明显示显示面板内的像素电路，一帧内进行一次扫描即可，不需要划分子帧并进行多次扫描，降低了扫描功耗，同时对于显示面板中每一行像素电路来说，扫描时间可以增加，有利于时间比率灰度调节下高分辨率显示面板的实现。图17为本发明实施例提供的一种显示面板的结构示意图，参考图17，可选的，像素电路01阵列排布，显示面板02还包括斜坡电压信号线03，每条斜坡电压信号线03连接至少一行像素电路01。

可选的，一帧内的各个时刻，各斜坡电压信号线03的斜坡电压相同。

本实施例中示例性的示出包括一条斜坡信号线03，每一行像素电路01均与此条斜坡信号线03连接，在其他实施例中，当包含n行像素电路01时，还可包括n条斜坡信号线03，每一行像素电路01连接一条斜坡信号线03，n条斜坡信号线03连接同一驱动芯片04的端口，使得n条斜坡信号线03传输的斜坡电压相同。

当显示面板的像素电路01包括发光控制模块时，显示面板还可包括发光控制信号线05，每条发光控制信号线05至少连接一行像素电路01，当各行像素电路01所连接的斜坡信号线03在一帧内的各个时刻的斜坡信号相同时，各行像素电路01所连接的发光控制信号线05在一帧内的各个时刻的发光控制信号也可以是相同的。其中图17示意性地示出了各行像素电路01连接相同的一条发光控制信号线05的情况。本发明实施例还包括n条扫描线06，每一扫描线06连接一行像素电路01。本发明实施例还可包括时钟信号线07，每条时钟信号线07至少连接一行像素电路01，当各行像素电路01所连接的斜坡信号线03在一帧内的各个时刻的斜坡信号相同时，各行像素电路01所连接的时钟信号线07在一帧内的各个时刻的时钟信号也可以是相同的。其中图17示意性地示出了各行像素电路01连接相同的一条时钟信号线07的情况。其中时钟信号线07连接像素电路中第一控制子单元的控制端和第二控制子单元的控制端。

对显示面板进行驱动时，可首先向各扫描线依次提供扫描信号，使得各行像素电路逐行进入数据写入阶段，扫描线06逐行扫描每一行的像素电路01，进而将数据电压写入像素电路中；在扫描完所有行的像素电路后，通过时钟信号线向各行像素电路提供相同的时钟信号，通过斜坡信号线向各行像素电路提供相同的斜坡信号，使得各行像素电路同时进入驱动子阶段，在每一驱动子阶段的复位阶段，时钟信号线07传输第一电平信号至所有行的像素电路以将第一电压写入像素电路，在比较阶段，时钟信号线07传输第二电平信号至所有行的像素电路以将第二电压写入像素电路，其中，第一电平信号和第二电平信号电位相反。在控制发光阶段，发光控制信号线05传输的有效信号同时写入各行像素电路，以使发光控制模块导通，进而将像素电路根据数据电压和斜坡电压的大小关系生成的比较结果写入驱动模块的控制端，以控制发光模块是否发光。其中，发光控制信号线05传输的有效信号为使发光控制模块导通的信号。

图18为本发明实施例提供的另一种显示面板的结构示意图，参考图18，可选的，本实施例中显示面板02，每一行像素电路01连接一条斜坡信号线03、一条发光控制信号线05、一条时钟信号线07。当显示面板02包括n行像素电路时，显示面板02还包括n行扫描线06。

本实施例中的显示面板02在工作时，通过扫描线向一行像素电路01提供有效扫描信号，进行数据电压写入完成后，即可通过时钟信号线向该行像素电路提供时钟信号，通过斜坡信号线向该行像素电路提供斜坡电压信号，并通过发光控制信号线像该行像素电路提供发光控制信号，使一行像素电路数据写入阶段写入数据电压完成后，即进入驱动子阶段，即全屏像素电路的驱动子阶段可以不同时进行。示例性的，第一行像素电路01扫描完成并写入数据电压后，第一行像素电路01在复位阶段，第一行像素电路01连接的时钟信号线07传输第一电平信号至第一行的像素电路以将第一电压写入第一行像素电路，在比较阶段，第一行像素电路01连接的时钟信号线07传输第二电平信号至第一行的像素电路以将第二电压写入第一像素电路，其中，第一电平信号和第二电平信号电位相反。在控制发光阶段，第一行像素电路01连接的发光控制信号线05传输的有效信号写入像素电路，以使发光控制模块导通，进而将像素电路根据数据电压和斜坡电压的大小关系生成的比较结果写入驱动模块的控制端，以控制第一行像素电路中发光模块是否发光。对于其他行同理，在此不再赘述。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (13)

1.一种像素电路，其特征在于，包括：数据写入模块、比较模块、驱动模块和发光模块；所述比较模块包括快速比较单元和复位单元；

所述数据写入模块用于在数据写入阶段将数据电压写入到所述快速比较单元的第一比较输入端；

所述复位单元与所述快速比较单元的第一电压输入端电连接；所述复位单元用于在复位阶段将第一电压写入到所述快速比较单元的第一电压输入端，以将所述第一电压间接写入到所述快速比较单元的第一控制端和第二控制端，或者在复位阶段直接将所述第一电压写入到第一控制端和第二控制端；以及用于在比较阶段将第二电压写入到所述快速比较单元的第一电压输入端，其中所述第一电压和所述第二电压电平相反；

所述快速比较单元用于在所述比较阶段在所述第一比较输入端、第二比较输入端、所述第一控制端、所述第二控制端、所述第一电压输入端和第二电压输入端的电压的作用下，将所述第一比较输入端输入的数据电压和所述第二比较输入端输入的斜坡电压的比较结果输出至快速比较单元的输出端；

所述驱动模块用于根据所述快速比较单元的输出端传输至所述驱动模块的控制端的电压控制所述发光模块在控制发光阶段是否发光；

其中，一帧内包括多个驱动子阶段，所述驱动子阶段包括所述复位阶段、所述比较阶段和所述控制发光阶段。

2.根据权利要求1所述的像素电路，其特征在于，一帧内，从第一个所述驱动子阶段至最后一个所述驱动子阶段，所述斜坡电压从最小值连续直线变化至最大值；其中所述斜坡电压的最大值等于第一电源电压，所述斜坡电压的最小值等于第二电源电压；

所述数据电压大于或等于所述第二电源电压，且小于或等于所述第一电源电压。

3.根据权利要求2所述的像素电路，其特征在于，所述快速比较单元包括输入控制单元和输出控制单元，所述输入控制单元用于根据所述第一比较输入端输入的所述数据电压控制所述第一电压输入端与所述输出控制单元的第一输入端的连通状态，以及用于根据所述第二比较输入端输入的所述斜坡电压控制所述第一电压输入端与所述输出控制单元的第二输入端的连通状态；

所述输出控制单元用于根据所述第一控制端和所述第二控制端的电压控制自身输出端的电压为所述第二电压输入端的第一电压或所述输出控制单元的第二输入端的电压。

4.根据权利要求3所述的像素电路，其特征在于，所述复位单元包括第一控制子单元和第二控制子单元，所述第一控制子单元的输入端与第一电源电压输入端电连接，所述第一控制子单元的第一输出端与所述第一控制端电连接，所述第一控制子单元的第二输出端与所述第二控制端电连接；所述第一控制子单元用于在自身控制端的控制信号的作用下，在所述复位阶段将所述第一电源电压传输至所述第一控制端和所述第二控制端；

所述第二控制子单元的输入端与第二电源电压输入端电连接，所述第二控制子单元的输出端与所述第一电压输入端电连接；所述第二控制子单元用于在自身控制端的控制信号的作用下，在所述比较阶段将第二电源电压传输至所述第一电压输入端。

5.根据权利要求4所述的像素电路，其特征在于，所述第一控制子单元包括第一晶体管和第二晶体管，所述第一晶体管的栅极与所述第二晶体管的栅极电连接并作为所述第一控制子单元的控制端，所述第一晶体管的第一极与所述第二晶体管的第一极电连接并作为所述第一控制子单元的输入端，所述第一晶体管的第二极作为所述第一控制子单元的第一输出端，所述第二晶体管的第二极作为所述第一控制子单元的第二输出端；其中，所述第一晶体管和所述第二晶体管的沟道类型相同；

所述第二控制子单元包括第三晶体管，所述第三晶体管的栅极作为所述第二控制子单元的控制端，所述第三晶体管的第一极作为所述第二控制子单元的输入端，所述第三晶体管的第二极作为所述第二控制子单元的输出端；

优选的，所述第三晶体管的沟道类型与所述第一晶体管、所述第二晶体管的沟道类型均相反，所述第三晶体管的栅极与所述第一晶体管的栅极、所述第二晶体管的栅极电连接。

6.根据权利要求4或5所述的像素电路，其特征在于，所述输入控制单元包括第四晶体管和第五晶体管，所述第四晶体管的栅极与所述第一比较输入端电连接，所述第四晶体管的第一极与所述第一电压输入端电连接，所述第四晶体管的第二极与所述输出控制单元的第一输入端电连接；

所述第五晶体管的栅极与所述第二比较输入端电连接，所述第五晶体管的第一极与所述第一电压输入端电连接，所述第五晶体管的第二极与所述输出控制单元的第二输入端电连接。

7.根据权利要求3所述的像素电路，其特征在于，所述复位单元包括第三控制子单元和第四控制子单元，所述第三控制子单元的输入端与第三电源电压输入端电连接，所述第三控制子单元的输出端与所述第一电压输入端电连接，所述第三控制子单元用于在自身控制端的控制信号的作用下，所述复位阶段，将第三电源电压传输至所述第一电压输入端；

所述第四控制子单元的输入端与第四电源电压输入端电连接，所述第四控制子单元的输出端与所述第一电压输入端电连接，所述第四控制子单元用于在自身控制端的控制信号的作用下，所述比较阶段，将第四电源电压传输至所述第一电压输入端。

8.根据权利要求7所述的像素电路，其特征在于，所述第三控制子单元包括第六晶体管，所述第六晶体管的栅极作为所述第三控制子单元的控制端，所述第六晶体管的第一极作为所述第三控制子单元的输入端，所述第六晶体管的第二极作为所述第三控制子单元的输出端；

所述第四控制子单元包括第七晶体管，所述第七晶体管的栅极作为所述第四控制子单元的控制端，所述第七晶体管的第一极作为所述第四控制子单元的输入端，所述第七晶体管的第二极作为所述第四控制子单元的输出端；

优选的，所述第六晶体管和所述第七晶体管的沟道类型相反，所述第六晶体管与所述第七晶体管的栅极电连接。

9.根据权利要求7或8所述的像素电路，其特征在于，所述输入控制单元包括第一并联子单元和第二并联子单元；

所述第一并联子单元包括沟道类型相反的第八晶体管和第九晶体管，所述第八晶体管的栅极与所述第九晶体管的栅极电连接并与所述第一比较输入端电连接，所述第八晶体管的第一极与所述第九晶体管的第一极电连接并与所述第一电压输入端电连接，所述第八晶体管的第二极与所述第九晶体管的第二极电连接并与所述输出控制单元的第一输入端电连接；

所述第二并联子单元包括沟道类型相反的第十晶体管和第十一晶体管，所述第十晶体管的栅极与所述第十一晶体管的栅极电连接并与所述第二比较输入端电连接，所述第十晶体管的第一极与所述第十一晶体管的第一极电连接并与所述第一电压输入端电连接，所述第十晶体管的第二极与所述第十一晶体管的第二极电连接并与所述输出控制单元的第二输入端电连接；

优选的，所述第三电源电压大于所述第一电源电压，所述第一电源电压大于所述第二电源电压，所述第二电源电压大于所述第四电源电压。

10.根据权利要求6或9所述的像素电路，其特征在于，所述输出控制单元包括第十二晶体管、第十三晶体管、第十四晶体管和第十五晶体管；

所述第十二晶体管的栅极与所述第十三晶体管的栅极电连接，所述第十二晶体管的第一极与所述第二电压输入端电连接，所述第十二晶体管的第二极与所述第十三晶体管的第一极电连接，所述第十三晶体管的第二极与所述输出控制单元的第一输入端电连接；

所述第十四晶体管的栅极与所述第十五晶体管的栅极电连接，所述第十四晶体管第一极与所述第二电压输入端电连接，所述第十四晶体管的第二极与所述第十五晶体管的第一极电连接，所述第十五晶体管的第二极与所述输出控制单元的第二输入端电连接。

11.根据权利要求1所述的像素电路，其特征在于，还包括发光控制模块，所述发光控制模块连接在所述快速比较单元的输出端与所述驱动模块的控制端之间，所述发光控制模块用于在控制发光阶段导通，并将所述快速比较单元的输出端的电压传输至所述驱动模块的控制端；

所述驱动模块用于根据所述驱动模块的控制端的电压控制所述发光模块在当前驱动子阶段的控制发光阶段至下一驱动子阶段的控制发光阶段之前是否发光；

优选的，所述像素电路还包括第一存储模块和第二存储模块，所述第一存储模块用于保持所述第一比较输入端的数据电压，所述第二存储模块用于保持所述驱动模块的控制端的电位。

12.一种像素电路的驱动方法，其特征在于，包括：

数据写入模块在数据写入阶段将数据电压写入到比较模块的快速比较单元的第一比较输入端；

所述比较模块的复位单元在复位阶段将第一电压写入到所述快速比较单元的第一电压输入端，以将所述第一电压间接写入到所述快速比较单元的第一控制端和第二控制端，或者在复位阶段直接将所述第一电压写入到第一控制端和第二控制端；

所述比较模块的所述复位单元在比较阶段将第二电压写入到所述快速比较单元的第一电压输入端，其中所述第一电压和所述第二电压电平相反；

所述快速比较单元在所述比较阶段在所述第一比较输入端、第二比较输入端、所述第一控制端、所述第二控制端、所述第一电压输入端和第二电压输入端的电位的作用下，将所述第一比较输入端输入的数据电压和所述第二比较输入端输入的斜坡电压的比较结果输出至快速比较单元的输出端；

驱动模块在根据所述快速比较单元的输出端传输至所述驱动模块的控制端的电压控制发光模块在控制发光阶段是否发光；

其中，一帧内包括多个驱动子阶段，所述驱动子阶段包括所述复位阶段、所述比较阶段和所述控制发光阶段。

13.一种显示面板，其特征在于，包括权利要求1-11任一项所述的像素电路；

优选的，所述像素电路阵列排布，所述显示面板还包括斜坡电压信号线，每条所述斜坡电压信号线连接至少一行所述像素电路；

优选的，一帧内的各个时刻，各所述斜坡电压信号线的斜坡电压相同。

Images