CN115665574A - 一种新型像素电路及降噪方法 - Google Patents

Abstract

本发明公开了一种新型像素电路及降噪方法，涉及光电探测和成像，针对现有技术中全局曝光与列级CDS不兼容问题提出本方案。包括设置在APS阵列旁的辅助像素P_G；辅助像素P_G的生产工艺及电路结构均与任一APS相同；在辅助像素P_G顶部设有一层或多层遮光掩膜；利用辅助像素P_G进行空间双采样并进行模拟和数字信号处理。优点在于，像素工作速度高，悬浮扩散电容大小不受限制。阵列层面可以实现全局曝光采用空间双采样技术首先将输出模拟电压变为与温度无关的量，并且也能在一定程度上降低由暗电流引起的FPN，然后在数字信号阶段通过图像处理方法进一步消除FPN。相较于传统有源像素电路具有更低的噪声、更高的灵敏度、更宽的动态范围和更快的速度。

Description

一种新型像素电路及降噪方法

技术领域

本发明涉及光电子技术，尤其涉及一种新型像素电路及降噪方法。

背景技术

目前基于CMOS工艺的图像传感器芯片大都采用有源像素传感器(Active PixelSensor,APS)电路，其在灵敏度、动态范围、速度等方面存在瓶颈，无法满足不断涌现的新兴应用的需求。此外，传统APS阵列无法很好兼顾全局曝光与列级相关双采样(CorrelatedDouble Sample,CDS)。尽管已有的部分设计采用像素内CDS的方法来实现两者的结合，然而，这会大大增加像素电路的复杂度，导致像素的填充因子和阵列的分辨率均降低。

有源像素传感器APS是一种图像传感器芯片的基本单元，基于此像素单元构成的阵列即可成像，每个像素传感器单元都具有光敏单元和多个晶体管组成。其中，光敏单元的的作用是实现光电转换，将入射光子转换为电子，目前典型的光敏单元设计是钉扎光电二极管(Pinned Photodiode，PPD)。各个晶体管的作用分别是作为开关实现信号的复位、传输与选择和作为放大器件实现信号的放大，APS中的晶体管一般为金属氧化物半导体场效应晶体管(MOSFET)。有源像素传感器的提出是为了解决无源像素电路噪声大、动态范围窄、灵敏度低以及需要在阵列外才能实现信号放大等缺点。

目前使用最广泛的有源像素电路为四晶体管结构，称之为4T-APS，其电路原理与结构分别如图1和图2所示。4T-APS工作原理如下，首先打开重置开关Trst和传输门TX，将悬浮扩散电容C_FD和PPD的结电容C_PD上的电压充电到重置电压Vrst，重置完毕后关闭Trst和TX。然后像素开始曝光，PPD在光照下产生光生电荷，产生的电子和空穴分别向阴极和阳极移动，从而与重置电荷发生复合，曝光时间越长电荷复合越多。曝光完成后第二次打开TX，此时C_PD上的电荷，具体为电子，会向C_FD转移，从而将C_PD上的电荷变化转换为C_FD上的电压变化。因为C_FD一般较小，根据V＝Q/C，C_FD上的电压变化量会大于C_PD上的电压变化，从而实现光生电荷到电压信号的转换与放大，转换完毕后关断TX。最后通过选择开关Tsel读出电压信号，Tsf构成电压跟随器，在电路中起缓冲隔离的作用。4T-APS的工作时序图如图3所示。

任何一种在像素传感器阵列平面上转换光电信号的技术方案，都会遭遇到转换阵列平面制造不均匀而产生的固定图案噪声(Fixed Pattern Noise，FPN)问题，不同方案的转换阵列平面产生这种噪声的机理并不完全相同。由于固定图案噪声的影响，在没有光信号照射的情况下，传感器阵列也会输出一个固定不变的图案信号；而在有光学图像照射的情况下，这个固定图案信号会叠加在真实的图像信号上面。引起FPN的原因是在整个阵列的不同坐标位置上，像素元件参数性能的不一致。对于采用APS的CMOS图像传感器阵列，固定图案噪声的来源主要包括：有源晶体管开启电压Vth不一致、作为开关的晶体管导通电阻Ron不一致、由Ron不一致而导致的热噪声4KTRon不一致、光电二极管的暗电流Idark(暗电流即是在完全没有光照的情况下光电二极管产生的反向电流)不一致等。由热噪声的表达式(公知常识)可知，FPN还会受温度影响，当传感器阵列所处环境的温度不同时，FPN也不同，其随温度的升高而增大。

消除FPN的主要方法是采用CDS技术，对于4T-APS来说，即在不同时刻对C_FD上的电压进行两次采样，然后对采样电压作差，最终的输出信号便是滤除FPN后纯粹的两次采样时刻之间的电压变化量。综合考虑速度与电路复杂度的问题，现在的阵列基本都采用行扫描列读出的工作方式，即一列像素共用负载电流源以及CDS电路，但同一时刻CDS电路只为一列的某一个像素服务，这种CDS电路称为列级CDS。4T-APS的列级CDS电路原理示意图如图4所示。4T-APS阵列CDS读出电路的工作时序图如图5所示。当重置完成后即可打开Tsel，但要保证在T_SC打开前关断。Tsel打开后，在TX第二次打开之前打开T_S1，此时便可将C_FD上的重置电压作为第一次采样电压采样并存储到C_S1，第一次采样完成后关断T_S1。在TX第二次打开并关断后可打开T_S2将此时C_FD上的电压作为第二次采样电压存储到C_S2，采样完成后关断T_S2。最后同时打开T_SC1、T_SC2，将两次采样电压分别送到差分放大电路的同相端和反相端进行作差和放大，从而得到降噪后的输出信号。

除FPN外，另一个影响图像质量的主要因素是图像滞后，即图像上不同位置反映的信息并不是来自于同一时刻，对于某些应用场景这一现象必须避免。因此，对像素阵列要采用全局曝光的方式，对于4T-APS来说，即在Select信号到来前整个阵列的Reset和TX信号完全同步，在同一时刻将不同空间位置的图像信息存储在C_FD上，然后通过Select信号依次选择读出进行后续处理。全局曝光的方式，每个像素得到的图像信息均来自同一时刻，因此不会出现图像滞后。4T-APS阵列实现全局曝光的时序图如图6所示，其中Texp为曝光时间，Trow为一行像素全部读出完成的时间，x代表阵列当前正在读出的行。由全局曝光的原理可以知道，列级电路无法实现CDS，因为同一时刻一个CDS电路只能对一个像素的C_FD进行采样。但全局曝光的重置操作是全阵列一起的，这样就不可能利用列级CDS来进行第一次采样，即同时读出并存储所有像素的重置电压Vrst。

如前所述，全局曝光与列级CDS是不兼容的，尽管已有一些电路采用像素内CDS的方案，即每个像素内都集成一个CDS电路从而保证每个CDS电路单独为一个像素服务。但这会大大增加像素电路复杂度，并且会引起像素其它方面性能的降低，比如填充因子和空间分辨率等。

总括，现有技术的缺点：

1.因为光敏元件和曝光方式的限制，现有4T-APS的灵敏度和动态范围(灵敏度指光信号转化为电信号时的转换增益，动态范围指能够探测到的最弱与最强光之间的范围)等指标均已到达瓶颈，虽然能通过优化工艺略微提升这些指标，但这一结构已不能满足一些新涌现的应用需求。

2.现有的4T-APS电路是利用光生电荷在光电二极管结电容和悬浮扩散电容之间的重新分配实现光电转换以及信号放大的。但光电二极管的光生电流很小，故积累电荷的速度很慢，若想要获得较高的增益即较高的灵敏度，像素曝光时间就会很长。因此该像素电路的主要问题是工作速度慢，这会影响阵列后端电路的复杂度以及读出的帧速率。

3.现有4T-APS因为灵敏度的需要，悬浮扩散电容C_FD必须远小于光电二极管的结电容C_PD，但小C_FD的会增加像素的复位噪声(每次重置操作时通过Trst的Ron和与之关联的电容产生的噪声正比于KT/C，K是玻尔兹曼常数、T是温度、C是电容)。

4.现有有源像素传感器阵列无法实现全局曝光与列级相关双采样的结合，因此无法应用于对图像拖尾和固定图案噪声要求高的场景。

相关技术在先公开文件：CN112510058A，PD-光敏二极管。

发明内容

本发明目的在于提供一种新型像素电路及降噪方法，以解决上述现有技术存在的问题。

本发明中所述一种新型像素电路，包括：APS阵列、像素读取单元以及数字处理单元；

还包括一设置在所述APS阵列旁的辅助像素P_G；所述辅助像素P_G的生产工艺及电路结构均与APS阵列内的任一APS相同，均采用4T-APS结构；在所述辅助像素P_G顶部设有一层或多层遮光掩膜；

所述像素读取单元用于逐一像素地读取APS阵列的像素电压，并且在每次读取APS阵列像素电压的同时也读取辅助像素P_G的电压，并将两电压作差和放大后经过一ADC输入至所述数字处理单元；

所述数字处理单元将收到的数字量化值逐一对应APS阵列中的位置进行存储，得到去除FPN后的阵列数据。

所述APS阵列的像素和辅助像素P_G均采用PD-MOS作为光敏元件。

所述的数字处理单元预置所述APS阵列的固定噪声模板，在像素读取单元将去除FPN后的阵列数据减去所述固定噪声模板得到最终降噪的阵列数据。

所述固定噪声模板通过以下方式获得：将APS阵列处于黑暗环境下；所述像素读取单元逐一像素地读取APS阵列的像素电压，并且在每次读取APS阵列像素电压的同时也读取辅助像素P_G的电压，并将两电压作差和放大后经过所述ADC输入至所述数字处理单元；所述数字处理单元将收到的数字量化值逐一对应APS阵列中的位置进行存储，得到所述固定噪声模板。

所述数字处理单元根据用户指令更新或重置所述固定噪声模板。

所述像素读取单元至少包括三个运算放大器和四个电阻；

运算放大器OPA1的同相端外接所述辅助像素P_G的电压输出端，运算放大器OPA1的反相端连接自身的输出端，运算放大器OPA1的输出端依次经过电阻R2、电阻R3后接地；

运算放大器OPA2的同相端外接所述APS阵列的电压输出端，运算放大器OPA2的反相端连接自身的输出端，运算放大器OPA2的输出端依次经过电阻R1、电阻R4后连接所述ADC的输入端；

运算放大器OPA3的同相端连接所述电阻R2和电阻R3的连接点，运算放大器OPA3的反相端连接所述电阻R1和电阻R4的连接点，运算放大器OPA3的输出端连接所述ADC的输入端；

且令，电阻比R3/R2＝R4/R1＝β，其中β是像素读取单元的放大系数。

本发明中所述降噪方法，利用所述一种新型像素电路进行降噪。

本发明中所述一种新型像素电路及降噪方法，其优点在于，采用新型的曝光方式来提高像素的工作速度，同时悬浮扩散电容大小不再受限制，可以在面积允许的条件下通过给C_FD并联额外的电容来降低复位噪声。阵列层面首先基于4T-APS的架构决定了其可以实现全局曝光；对于FPN的消除，采用空间双采样技术首先将输出模拟电压变为与温度无关的量，并且也能在一定程度上降低由暗电流引起的FPN，然后在数字信号阶段通过图像处理方法进一步消除FPN。相较于传统有源像素电路具有更低的噪声、更高的灵敏度、更宽的动态范围和更快的速度。空间双采样方案实现了全局曝光与滤除固定图案噪声的结合。

附图说明

图1是现有技术中4T-APS的电路原理图；

图2是现有技术中4T-APS的结构示意图；

图3是现有技术中4T-APS的时序图；

图4是现有技术中4T-APS列级CDS的电路原理图；

图5是现有技术中4T-APS阵列CDS读出电路时序图；

图6是现有技术中4T-APS阵列进行全局曝光的时序图；

图7是本发明中所述一种新型像素电路的结构示意图；

图8是本发明中所述PD-MOS 4T-APS的电路原理图；

图9是本发明中所述PD-MOS 4T-APS的结构示意图；

图10是本发明中所述PD-MOS 4T-APS的时序图；

图11是本发明中所述PD-MOS 4T-APS阵列进行全局曝光的时序图；

图12是本发明中所述PD-MOS 4T-APS进行空间双采样模拟信号阶段的电路原理图；

图13是本发明中所述PD-MOS 4T-APS进行空间双采样模拟信号阶段的时序图；

图14是本发明中所述PD-MOS 4T-APS进行空间双采样数字信号阶段的工作原理示意图。

具体实施方式

本发明中所述降噪方法是利用所述一种新型像素电路在特定的工作要求下实现。

本发明中所述一种新型像素电路的具体结构和工作原理如图7至图14所示。

在本实施例中，基于传统4T-APS架构，光敏元件采用新型光电转换器件PD-MOS，该器件利用光致衬偏效应将入射光间接转换为MOSFET的漏源电流，并且灵敏度和动态范围均优于传统的光电二极管，记载于公开号为CN112510058A的文件中。所述PD-MOS仅为优选项，不应作为对本发明光敏元件选用的具体限制。

图8、图9分别为PD-MOS的器件结构图与等效电路图，反偏的PD在光照条件下产生的空穴通过阳极扩散到与之相邻的MOS管的衬底，通过改变衬底电压从而改变MOS管的阈值电压进一步改变漏源电流。光照不同时漏源电流也不同，因此PD-MOS实际上是一种“光控电流源”。此外，该器件可以通过控制MOS管栅压来调节增益。从而构成一种新型像素PD-MOS4T-APS，在该像素中，输出信号能完全继承PD-MOS的特性，因此像素可以获得高的灵敏度和宽的动态范围。

因为PD-MOS的衬底电压会随光照发生变化，因此其应与其它晶体管的衬底隔离开，这里采用深N阱(DNW)工艺实现这一要求。PD-MOS的漏极接到传输门的左端，源极接地，该像素电路工作时分为复位、积分、读出三个阶段。首先进行复位，即打开Trst，将FD点电压充到一个固定值，这个过程与4T-APS类似，但在这里传输门Ttx要保证关闭。复位完成后，便可打开Ttx利用PD-MOS的漏源电流对C_FD进行积分，即对其放电。因为不同光照下PD-MOS的漏源电流不同，所以放电程度也不同。在C_FD上存储的电荷泻放完毕之前关断Ttx，此时V_FD稳定到某一个电压值，光照不同该电压也不同，这个积分过程也就是像素曝光的过程。最后根据时序通过TSel对V_FD进行读出，整个像素内部电路的工作时序图如图10所示。

上述积分的过程也即曝光完全不同于传统曝光方式，曝光时间远小于传统APS的曝光时间，因此这种新型曝光方式决定了像素可以具有很快的工作速度。因为单像素具有极高的响应速度，阵列可以采取行扫描并行列读出的方式，即每一列增加一个列选择开关，所有列共用一个后端处理电路，通过时序控制列选择开关来选择传输当前列里面某个像素的输出电压。这种方式会大大降低后端模拟电路的复杂度，从而可以在相同面积下集成更多像素，即提高阵列的分辨率。此外，这种高速的特性也会增加阵列读出的帧速率。

因为曝光方式的不同，C_FD的大小不再因为灵敏度的要求而受到限制，因此可以通过工艺调整来增大C_FD从而降低复位噪声。

在阵列层面，基于PD-MOS 4T-APS的阵列可以实现全局曝光，其原理与传统APS阵列原理相同，即阵列所有像素Trst打开的时刻要同步，Ttx打开的时刻也要同步，之后再依次打开Tsel将电压信号读出。时序图如图11所示。

在实现全局曝光的基础上要去除固定图案噪声，采用空间双采样的方式实现。分为模拟处理阶段和数字处理阶段两部分。

模拟处理阶段：原理图如图12所示，其中P_A代表APS阵列内的某一个像素，P_G是在所述APS阵列相邻位置制作的一个与APS阵列内像素工艺完全相同的辅助像素，但该辅助像素需要做遮光处理。由于进行遮光处理，在任何时该辅助像素的输出电压都只由PD-MOS的暗电流引起。此外，辅助像素P_G的Reset和TX时序与像素P_A完全相同，但Select时序不同。APS阵列内每个像素的Select信号到来时辅助像素P_G的Tsel都要打开一次，即APS阵列有多少个像素P_A，辅助像素P_G的Select信号在一个周期里就有多少个脉冲。Vout0是辅助像素P_G完全由PD-MOS的暗电流影响而得到的输出，即像素的背底噪声；Vout1是APS阵列的像素在光照下的输出。运算放大器OPA1和运算放大器OPA2为两个电压跟随器，起缓冲隔离作用，避免输出信号受后端电路的影响。电阻R1、电阻R2、电阻R3、电阻R4和运算放大器OPA3构成求差电路；若电阻比R3/R2＝R4/R1＝β，其中β是像素读取单元的放大系数，则有Vout＝β·(Vout1-Vout0)，以使通过调节电阻值就可以得到不同的放大倍数。空间双采样模拟端电路工作的时序图如图13所示。因为此处仅以APS阵列中的一个像素为例，所以P_G与P_A的Select信号相同，本领域技术人员在上述技术分析中可毫无疑义得知，若有N个P_A，只需将时序图中P_G的Select信号频率设置为P_A的N倍即可。主要作用是将APS阵列中APS内由暗电流引起的背底噪声进行滤除，尽管P_G与P_A由暗电流引起的噪声并不完全相同，但对于暗电流较大的情况这种方式会很好地改善由暗电流引起噪声的影响。除降低暗电流的影响外，经过求差之后输出信号中的噪声与温度的相关性很弱，这是因为P_G与P_A处于完全相同的温度环境中。求差之后，它们之间与温度有关的噪声(复位噪声和热噪声)的差异就几乎只与负载电容和导通电阻等工艺参数的偏差有关，与温度变化基本无关。基本解决了噪声的动态部分后，可以近似认为输出信号中的剩余噪声为一个固定噪声，该噪声可以在数字处理阶段进行解决。

数字处理阶段：经模拟处理阶段处理后的信号便可送入ADC得到不同输出电压对应的数字量化值，该量化值包含了模拟端处理后剩余的固定噪声。只要在电路固定在电路板或各APS固定在芯片后，获取一次APS阵列的固定噪声模板并预存在数字处理单元中。在后续每次得到模拟处理后的阵列数据再减去该固定噪声模板即可得到最终的去噪阵列信号。

为了得到所述固定噪声模板，可以将整个APS阵列置于完全黑暗的环境中，利用上述模拟处理方式将温度因素弱化，此时输出的数字信号则完全是由固定噪声引起的，对于一个采用稳定工艺制备加工的传感器阵列，该固定噪声就完全不会随外界环境和时间变化而变化，基于此输出的数字信号也不会变化。因此可以将这一帧黑暗条件下的图像信息作为模板进行保存，后续在处理每一帧图像时都减去这一帧的信息便可达到滤除固定噪声的目的。

为了展现所述固定噪声模板的效果，理论情况如图14所示。当均匀光照射到APS阵列上，经过像素读取单元和ADC处理后，得到的理想图像信息应当是各像素的灰度值完全相同。但是固定噪声的存在，得到的图像信息如图14(a)所示，各像素的灰度值非完全一致。图14(b)展示的是所述固定噪声模板，其中a_mn代表PA和PG在黑暗条件下的固定偏差引起的输出噪声，n和m分别代表像素的行列序号。而图14(c)是数字处理单元处理之后的输出图像，尽管不能实现百分百滤除噪声，但降噪的效果将十分明显。

在某些特殊的情况下，例如初始制作固定噪声模板时遮光效果不良、后续其他物理因素导致某一像素发生物理变化、人为视觉感受去噪不良等等情况，需要对固定噪声模板进行调整或更新时，可以按用户需求进行全部像素或任一像素的改变。这有赖于固定噪声模板是数字方式储存，可以随时调整/更新至手机处理单元中。

对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。

Claims (7)

1.一种新型像素电路，包括：APS阵列、像素读取单元以及数字处理单元；

其特征在于，

还包括一设置在所述APS阵列旁的辅助像素P_G；所述辅助像素P_G的生产工艺及电路结构均与APS阵列内的任一APS相同，均采用4T-APS结构；在所述辅助像素P_G顶部设有一层或多层遮光掩膜；

所述像素读取单元用于逐一像素地读取APS阵列的像素电压，并且在每次读取APS阵列像素电压的同时也读取辅助像素P_G的电压，并将两电压作差和放大后经过一ADC输入至所述数字处理单元；

所述数字处理单元将收到的数字量化值逐一对应APS阵列中的位置进行存储，得到去除FPN后的阵列数据。

2.根据权利要求1所述一种新型像素电路，其特征在于，所述APS阵列的像素和辅助像素P_G均采用PD-MOS作为光敏元件。

3.根据权利要求1所述一种新型像素电路，其特征在于，所述的数字处理单元预置所述APS阵列的固定噪声模板，在像素读取单元将去除FPN后的阵列数据减去所述固定噪声模板得到最终降噪的阵列数据。

4.根据权利要求3所述一种新型像素电路，其特征在于，所述固定噪声模板通过以下方式获得：将APS阵列处于黑暗环境下；所述像素读取单元逐一像素地读取APS阵列的像素电压，并且在每次读取APS阵列像素电压的同时也读取辅助像素P_G的电压，并将两电压作差和放大后经过所述ADC输入至所述数字处理单元；所述数字处理单元将收到的数字量化值逐一对应APS阵列中的位置进行存储，得到所述固定噪声模板。

5.根据权利要求4所述一种新型像素电路，其特征在于，所述数字处理单元根据用户指令更新或重置所述固定噪声模板。

6.根据权利要求1所述一种新型像素电路，其特征在于，所述像素读取单元至少包括三个运算放大器和四个电阻；

运算放大器OPA1的同相端外接所述辅助像素P_G的电压输出端，运算放大器OPA1的反相端连接自身的输出端，运算放大器OPA1的输出端依次经过电阻R2、电阻R3后接地；

运算放大器OPA2的同相端外接所述APS阵列的电压输出端，运算放大器OPA2的反相端连接自身的输出端，运算放大器OPA2的输出端依次经过电阻R1、电阻R4后连接所述ADC的输入端；

运算放大器OPA3的同相端连接所述电阻R2和电阻R3的连接点，运算放大器OPA3的反相端连接所述电阻R1和电阻R4的连接点，运算放大器OPA3的输出端连接所述ADC的输入端；

且令，电阻比R3/R2＝R4/R1＝β，其中β是像素读取单元的放大系数。

7.降噪方法，其特征在于，利用权利要求1至6任一项所述一种新型像素电路进行降噪。

Images