CN115623677A - 天线封装结构及其制作方法 - Google Patents

Abstract

一种天线封装结构及其制作方法。所述制作方法包括：提供第一线路基板，包括第一内层叠构，第一内层叠构包括第一和第二表面，第一外侧线路层内埋于第一内层叠构且露出于第一表面，天线层设于第二表面上；在第一外侧线路层上形成导电层，构成导电柱；在第一表面开设容置槽；在容置槽内安装芯片，芯片的导电部凸伸出第一表面；在第一表面上形成粘胶层，导电柱和导电部分别具有凸伸出粘胶层的第一端部和第二端部；提供第二线路基板，包括第二内层叠构，第二内层叠构包括第三和第四表面，第二外侧线路层设于第三表面且包括第一和第二连接垫；将第一线路基板层叠于第二线路基板上并压合，使第一端部朝向第一连接垫且第二端部朝向第二连接垫。

Description

天线封装结构及其制作方法

技术领域

本申请涉及一种天线封装领域，尤其涉及一种天线封装结构及其制作方法。

背景技术

传统的天线封装技术包括：将芯片包覆于模压树脂内得到通信单元后，再将通信单元安装于线路板上，使芯片的引脚与线路板的导电线路层电连接。然而，天线封装后可能会存在信号损耗、气泡等问题。

发明内容

为解决以上至少一不足之处，有必要提供一种天线封装结构及其制作方法。

本申请提供一种天线封装结构的制作方法，包括：提供第一线路基板，包括第一内层叠构、天线层和第一外侧线路层，所述第一内层叠构包括相对的第一表面和第二表面，所述第一外侧线路层内埋于第一内层叠构且露出于所述第一表面，所述天线层设于所述第二表面上；在所述第一外侧线路层上形成导电层，所述导电层和所述第一外侧线路层相连接并共同构成多个导电柱；在所述第一表面未设有导电柱的区域开设容置槽；在所述容置槽内安装芯片，所述芯片包括芯片本体和设于所述芯片本体上的导电部，所述芯片本体安装于所述容置槽内，所述导电部凸伸出所述第一表面；在具有所述导电柱和所述导电部的所述第一表面上形成粘胶层，所述导电柱和所述导电部分别具有凸伸出所述粘胶层的第一端部和第二端部；提供第二线路基板，所述第二线路基板包括第二内层叠构和第二外侧线路层，所述第二内层叠构包括相对的第三表面和第四表面，所述第二外侧线路层设于所述第三表面上，且包括第一连接垫和第二连接垫；将具有所述芯片的所述第一线路基板层叠于所述第二线路基板上，使所述第一表面与所述第三表面相对，所述第一端部朝向所述第一连接垫且所述第二端部朝向所述第二连接垫，压合后得到所述天线封装结构。

在一些可能的实现方式中，形成所述导电柱后，所述制作方法还包括在所述导电柱上进行表面处理，得到第一表面处理层；所述第一连接垫和所述第二连接垫上通过表面处理形成有第二表面处理层；所述压合在加热条件下进行，使所述第一表面处理层和所述第二表面处理层接触共融以形成合金层。

在一些可能的实现方式中，所述第一线路基板为硬板，所述第二线路基板为软板，所述第二线路基板沿其延伸方向划分为第一区域和第二区域，具有所述芯片的所述第一线路基板设于所述第二区域上。

在一些可能的实现方式中，所述第二线路基板还设有电连接部，所述电连接部与所述第二外侧线路层电连接，所述电连接部设于所述第一区域上。

在一些可能的实现方式中，形成所述形成导电层具体包括：在所述第一表面上覆盖图形化干膜，所述图形化干膜具有用于暴露所述第一外侧线路层的图案开口；在所述图案开口内形成所述导电层；将所述图形化干膜移除。

在一些可能的实现方式中，所述导电层通过电镀铜的方式形成。

在一些可能的实现方式中，形成所述粘胶层时，所述粘胶层为半固化状态，所述芯片本体与所述容置槽的内壁之间设有间隙，所述压合后，部分所述粘胶层还设于所述间隙中。

在一些可能的实现方式中，所述芯片本体的表面与所述第一表面齐平。

在一些可能的实现方式中，所述导电部为引脚或焊球。

本申请还提供一种如上制作方法制得的天线封装结构，包括：第一线路基板，包括第一内层叠构、天线层和导电柱，所述第一内层叠构包括相对的第一表面和第二表面，所述导电柱包括导电层和第一外侧线路层，所述第一外侧线路层内埋于所述第一内层叠构且露出于所述第一表面，所述导电层连接所述第一外侧线路层且凸伸出所述第一表面，所述天线层设于所述第二表面上，所述第一表面未设有所述导电柱的区域开设有容置槽；芯片，包括芯片本体和设于芯片本体上的导电部，所述芯片本体安装于所述容置槽内，且所述导电部凸伸出所述第一表面；第二线路基板，包括第二内层叠构和第二外侧线路层，所述第二内层叠构包括相对的第三表面和第四表面，所述第二外侧线路层设于所述第三表面上，且包括第一连接垫和第二连接垫，所述第一线路基板与第二线路基板层叠设置，且所述第一表面与所述第三表面相对，所述导电柱电连接所述第一连接垫，所述导电部电连接所述第二连接垫；粘胶层，设置于所述第一表面与所述第三表面之间，且包覆所述第一连接垫、所述第二连接垫、所述导电柱和所述导电部。

本申请由于芯片的导电部凸伸出第一表面，相较于将芯片的导电部安装于容置槽底部的情况，本申请的导电部可直接与第二外侧线路层的第二连接垫电连接，而不需要设置额外的引线，因此可缩短第二外侧线路层至芯片之间的传输路径，有利于减少信号损耗。而且，将芯片的导电部凸伸出第一表面，还可避免当芯片的导电部安装于容置槽底部时，压合后容易在容置槽底部产生气泡的情况。再者，粘胶层可充分包覆第一连接垫、第二连接垫、导电柱和导电部，进一步减小了气泡产生的风险。

附图说明

图1A为本申请一实施方式的第一线路基板的结构示意图。

图1B为在图1所示的第一线路基板的内部结构示意图。

图2为在图1所示的第一线路基板上覆盖图形化干膜后的结构示意图。

图3为在图2所示的图形化干膜内形成导电层以形成导电柱后的结构示意图。

图4为在图3所示的第一线路基板中开设容置槽后的结构示意图。

图5为在图4所示的容置槽内安装芯片后的结构示意图。

图6为在图5所示的第一线路基板上设置粘胶层后的结构示意图。

图7为本申请一实施方式提供的第二线路基板的结构示意图。

图8为将图6所示的第一线路基板和图7所示的第二线路基板层叠并压合后得到的天线封装结构的结构示意图。

主要元件符号说明

第一线路基板 10

第一内层叠构 11

第一表面 11A

第二表面 11B

第一外侧线路层 12

天线层 13

导电层 14

导电柱 15

容置槽 16

图形化干膜 20

图案开口 21

芯片 30

芯片本体 31

导电部 32

粘胶层 40

第二线路基板 50

第二内层叠构 51

第三表面 51A

第四表面 51B

第二外侧线路层 52

电连接部 53

天线封装结构 100

软板区 101

硬板区 102

第一基层 110

第一内侧线路层 111

胶层 112

导通部 113

第一表面处理层 150

第一端部 151

第二端部 321

第一区域 501

第二区域 502

第二基层 510

第二内侧线路层 511

第一连接垫 521

第二连接垫 522

第二表面处理层 5210

金锡合金层 L

如下具体实施方式将结合上述附图进一步说明本申请。

具体实施方式

以下描述将参考附图以更全面地描述本申请内容。附图中所示为本申请的示例性实施例。然而，本申请可以以许多不同的形式来实施，并且不应该被解释为限于在此阐述的示例性实施例。提供这些示例性实施例是为了使本申请透彻和完整，并且将本申请的范围充分地传达给本领域技术人员。类似的附图标记表示相同或类似的组件。

本文使用的术语仅用于描述特定示例性实施例的目的，而不意图限制本申请。如本文所使用的，除非上下文另外清楚地指出，否则单数形式“一”，“一个”和“该”旨在也包括复数形式。此外，当在本文中使用时，“包括”和/或“包含”或“包括”和/或“包括”或“具有”和/或“具有”，整数，步骤，操作，组件和/或组件，但不排除存在或添加一个或多个其它特征，区域，整数，步骤，操作，组件，组件和/或其群组。

除非另外定义，否则本文使用的所有术语(包括技术和科学术语)具有与本申请所属领域的普通技术人员通常理解的相同的含义。此外，除非文中明确定义，诸如在通用字典中定义的那些术语应该被解释为具有与其在相关技术和本申请内容中的含义一致的含义，并且将不被解释为理想化或过于正式的含义。

以下内容将结合附图对示例性实施例进行描述。须注意的是，参考附图中所描绘的组件不一定按比例显示；而相同或类似的组件将被赋予相同或相似的附图标记表示或类似的技术用语。

下面参照附图，对本申请的具体实施方式作进一步的详细描述。

本申请一实施方式提供一种天线封装结构的制作方法，其包括以下步骤：

步骤S1：请参阅图1A和图1B，提供第一线路基板10。第一线路基板10包括第一内层叠构11、天线层13和第一外侧线路层12。第一内层叠构11包括相对的第一表面11A和第二表面11B。第一外侧线路层12内埋于第一内层叠构11中且露出于第一表面11A。天线层13设于第二表面11B上。

在一些实施例中，第一外侧线路层12的表面可以与第一内层叠构11的第一表面11A齐平。

在一些实施例中，第一内层叠构11包括第一基层110以及设于第一基层110上的至少一第一内侧线路层111。天线层13与临近的一第一内侧线路层111之间、相邻两个第一内侧线路层111之间、第一基层110与临近的一第一内侧线路层111之间、及第一外侧线路层12与临近的一第一内侧线路层111之间均设有胶层112。第一内层叠构11中还设有导通部113，导通部113贯穿第一内层叠构11，用于电性连接天线层13和第一外侧线路层12。

步骤S2：请参阅图2，在具有第一外侧线路层12的第一表面11A上覆盖图形化干膜20。图形化干膜20具有用于暴露第一外侧线路层12的图案开口21。

步骤S3：请参阅图3，在图案开口21内形成导电层14，然后将图形化干膜20移除。导电层14和第一外侧线路层12相连接并共同构成多个导电柱15。因此，每一导电柱15部分内埋于第一线路基板10中，另一部分凸伸出第一表面11A。

在一些实施例中，导电层14可通过电镀铜的方式形成。

在一些实施例中，还可在导电柱15凸伸出的部分上进行表面处理，得到第一表面处理层150。具体地，第一表面处理层150可形成于导电柱15凸伸出的部分的顶面和侧面。

其中，第一表面处理层150用于避免导电柱15由于露出于第一表面11A而发生表面氧化，进而影响其电气特性。表面处理的方式可为采用化学镀金、化学镀镍等方式形成保护层(图未示)，或者在导电柱15上形成有机防焊性保护层(OSP，图未示)。

步骤S4：请参阅图4，在第一表面11A未设有导电柱15的区域开设容置槽16。容置槽16由第一表面11A向第二表面11B开设形成，且容置槽16不贯穿第二表面11B。

在一些实施例中，容置槽16可通过激光镭射加工形成。在其它实施例中，容置槽16也可通过高压水刀、气刀切割、车床等机械切割方法或化学蚀刻、物理蚀刻等其他方式形成。

步骤S5：请参阅图5，在容置槽16内安装芯片30。芯片30包括芯片本体31和设于芯片本体31上的导电部32。其中，芯片本体31安装于容置槽16内，并使得导电部32凸伸出第一表面11A。

在一些实施例中，导电部32可以为引脚或者焊球。

在一些实施例中，芯片本体31的表面可与第一表面11A齐平。

步骤S6：请参阅图6，在具有导电柱15和导电部32的第一表面11A上形成液体胶并进行预固化，使液体胶转化为半固化的粘胶层40。其中，半固化指的是粘胶层40已经成型为胶膜，但在压力作用下仍具有流动性。导电柱15和导电部32分别具有凸伸出粘胶层40的第一端部151和第二端部321。

在一些实施例中，液体胶填充于导电柱15之间的间隙、导电部32之间的间隙以及导电柱15与导电部32之间的间隙中。

在一些实施例中，芯片本体31与容置槽16的内壁之间可设有一定的间隙。部分粘胶层40还可设于芯片本体31与容置槽16内壁之间的间隙中，从而将芯片本体31固定于容置槽16内。

步骤S7：请参阅图7，提供第二线路基板50。第二线路基板50包括第二内层叠构51和第二外侧线路层52。第二内层叠构51包括相对的第三表面51A和第四表面51B。第二外侧线路层52设于第三表面51A上，且包括第一连接垫521和第二连接垫522。

在一些实施例中，第二内层叠构51包括第二基层510和内埋于第二基层510中的至少一第二内侧线路层511。

在一些实施例中，第二线路基板50还包括电连接部53。电连接部53可通过第二内侧线路层511电连接至第二外侧线路层52。其中，电连接部53可设于第三表面51A或第四表面51B上。电连接部53可以为电连接器或者金手指。电连接部53用于与外部主板(图未示)电连接。

在一些实施例中，第一连接垫521和第二连接垫522上也可通过表面处理形成有第二表面处理层5210。第二表面处理层5210用于避免第一连接垫521和第二连接垫522由于露出于第三表面51A而发生表面氧化，进而影响其电气特性。表面处理的方式可为采用化学镀金、化学镀镍等方式形成保护层(图未示)，或者在导电柱15上形成有机防焊性保护层(OSP，图未示)。

步骤S8：请参阅图8，将具有芯片30的第一线路基板10层叠于第二线路基板50上，使第一表面11A与第三表面51A相对。而且，导电柱15的第一端部151朝向第一连接垫521且使导电部32的第二端部321朝向第二连接垫522，得到中间体(图未示)。压合中间体，得到天线封装结构100。

其中，由于粘胶层40呈半固化状态，因此粘胶层40可流动并固定导电柱15的第一端部151与第一连接垫521，以及固定导电部32的第二端部321与第二连接垫522。从而，实现了芯片30与第二线路基板50之间的电连接。另一方面，粘胶层40的流动性可使其充分包覆第一连接垫521、第二连接垫522、导电柱15和导电部32，提升了其填充性能，减小了压合后产生气泡的风险。

在一些实施例中，第一表面处理层150可以为化镀金层，第二表面处理层5210可以为化镀锡层。所述压合在加热的条件下进行，使得第一表面处理层150和第二表面处理层5210接触后，在加热的条件下共融，形成金锡合金层L。

其中，第一线路基板10为硬板，第二线路基板50既可以为硬板，也可以为软板。在一些实施例中，第二线路基板50为软板。其中，第二线路基板50沿其延伸方向划分为第一区域501和第二区域502，电连接部53设于第一区域501上，具有芯片30的第一线路基板10设于第二区域502上。从而，天线封装结构100包括软板区101和硬板区102。其中，第二线路基板50的第一区域501形成软板区101。第二线路基板50的第二区域502以及具有芯片30的第一线路基板10形成硬板区102。

在一些实施例中，第一线路基板10的第一基层110和胶层均为柔性材质。在一些实施例中，第一基层110和胶层的材料可以为聚酰亚胺(Polyimide，PI)、聚萘二甲酸乙二醇酯(Polyethylene naphthalate two formic acid glycol ester，PEN)或聚对苯二甲酸乙二醇酯(polyethylene glycol terephthalate，PET)中的至少一种。

第二线路基板50的第二基层510为硬质材料，其可以为由纤维和树脂的复合材料，具体可以由玻璃纤维或有机纤维等纤维、和被浸渍在该纤维材料中的环氧树脂、聚酰亚胺树脂、双马来酰胺三嗪(bismaleimide triazine，BT)树脂、聚亚苯基醚(polyphenyleneether，PPE)树脂、聚苯醚(polyphenylene oxide，PPO)树脂等树脂而形成；也能够由聚酰亚胺(Polyimide，PI)薄膜、芳香族聚酰胺薄膜、聚四氟乙烯(polytetrafluoroethylene，PTFE)薄膜、液晶高分子(liquid crystal polymer，LCP)薄膜等多孔质薄膜、和被浸渍在该多孔质薄膜中的环氧树脂、聚酰亚胺树脂、双马来酰胺三嗪(bismaleimide triazine，BT)树脂、聚亚苯基醚(polyphenylene ether，PPE)树脂、聚苯醚(polyphenylene oxide，PPO)树脂等树脂而形成；也能够由聚酰亚胺(Polyimide，PI)薄膜、芳香族聚酰胺薄膜、液晶高分子(liquid crystal polymer，LCP)薄膜等薄膜、和被设置在该薄膜的两面的粘接剂而形成。

工作时，天线层13可向外辐射一发射信号。另一方面，天线层13还可用于接收电信号，并将电信号由第二线路基板50传输至主板上，从而由上述主板分析或处理上述电信号。

本申请通过将芯片30内埋于容置槽16内，使得天线封装结构100整体具有较小的厚度，且第一线路基板10可为芯片30提供保护、电磁屏蔽等作用，信号的隔离度提高，可靠性也相应提高。其次，由于芯片30的导电部32凸伸出第一表面11A，相较于将芯片30的导电部32安装于容置槽16底部的情况，本申请的导电部32可直接与第二外侧线路层52的第二连接垫522电连接，而不需要设置额外的引线，因此可缩短第二外侧线路层52至芯片30之间的传输路径，有利于减少信号损耗。而且，将芯片30的导电部32凸伸出第一表面11A，还可避免当芯片30的导电部32安装于容置槽16底部时，压合后容易在容置槽16底部产生气泡的情况。再次，导电柱15由在第一外侧线路层12上电镀形成，有利于提高信号传输的一致性。最后，本申请将芯片30内埋于第一线路基板10后不需另外在第一线路基板10上制作外侧线路层，从而避免了制作外侧线路层所采用的湿制程对芯片30的导电部32造成反蚀刻。

请参阅图8，本申请一实施方式还提供一种天线封装结构100，包括第一线路基板10、第二线路基板50、芯片30和粘胶层40。

第一线路基板10包括第一内层叠构11、天线层13和导电柱15。第一内层叠构11包括相对的第一表面11A和第二表面11B。导电柱15包括导电层14和第一外侧线路层12。第一外侧线路层12内埋于第一内层叠构11中且露出于第一表面11A。导电层14连接第一外侧线路层12且凸伸出第一表面11A。天线层13设于第二表面11B上。第一表面11A上未设有导电柱15的区域开设有容置槽16。容置槽16由第一表面11A向第二表面11B开设形成，且容置槽16不贯穿第二表面11B。芯片30安装于容置槽16内。芯片30包括芯片本体31和设于芯片本体31上的导电部32。其中，芯片本体31安装于容置槽16内，且导电部32凸伸出第一表面11A。

第二线路基板50包括第二内层叠构51和第二外侧线路层52。第二内层叠构51包括相对的第三表面51A和第四表面51B。第二外侧线路层52设于第三表面51A上，且包括第一连接垫521和第二连接垫522。第一线路基板10与第二线路基板50层叠设置，且第一表面11A与第三表面51A相对。导电柱15电连接第一连接垫521，导电部32电连接第二连接垫522。粘胶层40设置于第一表面11A与第三表面51A之间，且包覆第一连接垫521、第二连接垫522、导电柱15和导电部32。

以上仅是本申请的较佳实施方式而已，并非对本申请任何形式上的限制，虽然本申请已是较佳实施方式揭露如上，并非用以限定本申请，任何熟悉本专业的技术人员，在不脱离本申请技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本申请技术方案内容，依据本申请的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本申请技术方案的范围内。

Claims (10)

1.一种天线封装结构的制作方法，包括：

提供第一线路基板，包括第一内层叠构、天线层和第一外侧线路层，所述第一内层叠构包括相对的第一表面和第二表面，所述第一外侧线路层内埋于第一内层叠构且露出于所述第一表面，所述天线层设于所述第二表面上；

在所述第一外侧线路层上形成导电层，所述导电层和所述第一外侧线路层相连接并共同构成多个导电柱；

在所述第一表面未设有导电柱的区域开设容置槽；

在所述容置槽内安装芯片，所述芯片包括芯片本体和设于所述芯片本体上的导电部，所述芯片本体安装于所述容置槽内，所述导电部凸伸出所述第一表面；

在具有所述导电柱和所述导电部的所述第一表面上形成粘胶层，所述导电柱和所述导电部分别具有凸伸出所述粘胶层的第一端部和第二端部；

提供第二线路基板，所述第二线路基板包括第二内层叠构和第二外侧线路层，所述第二内层叠构包括相对的第三表面和第四表面，所述第二外侧线路层设于所述第三表面上，且包括第一连接垫和第二连接垫；

将具有所述芯片的所述第一线路基板层叠于所述第二线路基板上，使所述第一表面与所述第三表面相对，所述第一端部朝向所述第一连接垫且所述第二端部朝向所述第二连接垫，压合后得到所述天线封装结构。

2.如权利要求1所述的天线封装结构的制作方法，其特征在于，形成所述导电柱后，所述制作方法还包括在所述导电柱上进行表面处理，得到第一表面处理层；

所述第一连接垫和所述第二连接垫上通过表面处理形成有第二表面处理层；

所述压合在加热条件下进行，使所述第一表面处理层和所述第二表面处理层接触共融以形成合金层。

3.如权利要求1所述的天线封装结构的制作方法，其特征在于，所述第一线路基板为硬板，所述第二线路基板为软板，所述第二线路基板沿其延伸方向划分为第一区域和第二区域，具有所述芯片的所述第一线路基板设于所述第二区域上。

4.如权利要求3所述的天线封装结构的制作方法，其特征在于，所述第二线路基板还设有电连接部，所述电连接部与所述第二外侧线路层电连接，所述电连接部设于所述第一区域上。

5.如权利要求1所述的天线封装结构的制作方法，其特征在于，形成所述形成导电层具体包括：

在所述第一表面上覆盖图形化干膜，所述图形化干膜具有用于暴露所述第一外侧线路层的图案开口；

在所述图案开口内形成所述导电层；

将所述图形化干膜移除。

6.如权利要求5所述的天线封装结构的制作方法，其特征在于，所述导电层通过电镀铜的方式形成。

7.如权利要求1所述的天线封装结构的制作方法，其特征在于，形成所述粘胶层时，所述粘胶层为半固化状态，所述芯片本体与所述容置槽的内壁之间设有间隙，所述压合后，部分所述粘胶层还设于所述间隙中。

8.如权利要求1所述的天线封装结构的制作方法，其特征在于，所述芯片本体的表面与所述第一表面齐平。

9.如权利要求1所述的天线封装结构的制作方法，其特征在于，所述导电部为引脚或焊球。

10.一种如权利要求1至9中任一项所述的制作方法制得的天线封装结构，其特征在于，包括：

第一线路基板，包括第一内层叠构、天线层和导电柱，所述第一内层叠构包括相对的第一表面和第二表面，所述导电柱包括导电层和第一外侧线路层，所述第一外侧线路层内埋于所述第一内层叠构且露出于所述第一表面，所述导电层连接所述第一外侧线路层且凸伸出所述第一表面，所述天线层设于所述第二表面上，所述第一表面未设有所述导电柱的区域开设有容置槽；

芯片，包括芯片本体和设于芯片本体上的导电部，所述芯片本体安装于所述容置槽内，且所述导电部凸伸出所述第一表面；

第二线路基板，包括第二内层叠构和第二外侧线路层，所述第二内层叠构包括相对的第三表面和第四表面，所述第二外侧线路层设于所述第三表面上，且包括第一连接垫和第二连接垫，所述第一线路基板与第二线路基板层叠设置，且所述第一表面与所述第三表面相对，所述导电柱电连接所述第一连接垫，所述导电部电连接所述第二连接垫；

粘胶层，设置于所述第一表面与所述第三表面之间，且包覆所述第一连接垫、所述第二连接垫、所述导电柱和所述导电部。

Images