CN115618185A - 基于fpga的矩阵特征向量求解方法、***、存储介质及终端 - Google Patents

基于fpga的矩阵特征向量求解方法、***、存储介质及终端 Download PDF

Info

Publication number
CN115618185A
CN115618185A CN202211399098.3A CN202211399098A CN115618185A CN 115618185 A CN115618185 A CN 115618185A CN 202211399098 A CN202211399098 A CN 202211399098A CN 115618185 A CN115618185 A CN 115618185A
Authority
CN
China
Prior art keywords
matrix
solving
fpga
eigenvector
eigenvalues
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211399098.3A
Other languages
English (en)
Inventor
邓方科
吕清刚
李冬
余浪
廖钧华
陈晓龙
汪渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Huaxintian Micro Technology Co ltd
Original Assignee
Chengdu Huaxintian Micro Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Huaxintian Micro Technology Co ltd filed Critical Chengdu Huaxintian Micro Technology Co ltd
Priority to CN202211399098.3A priority Critical patent/CN115618185A/zh
Publication of CN115618185A publication Critical patent/CN115618185A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/11—Complex mathematical operations for solving equations, e.g. nonlinear equations, general mathematical optimization problems
    • G06F17/12—Simultaneous equations, e.g. systems of linear equations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Operations Research (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开了基于FPGA的矩阵特征向量求解方法、***、存储介质及终端，包括：使用FPGA接收协方差矩阵数据及其特征值；根据所述特征值构建求解矩阵，设n阶方阵A有n个特征值：λ1、λ2、…、λn，设特征值λ1对应的特征向量为B，则有方程组：AB＝λ1B；采用克拉默法则求解满足所述方程组的一组特殊解，将方程右边的列向量替换左边矩阵的各列数据，对于每一个特征值构造出n个求解矩阵；计算所述每一个求解矩阵行列式的值；根据所述求解矩阵行列式的值计算特征向量。本发明能够求解所有特征值的特征向量，整个计算流程既适用于实数域，也适用于复数域，运用范围广，可以直接使用在music算法中。

Description

基于FPGA的矩阵特征向量求解方法、***、存储介质及终端
技术领域
本发明涉及矩阵运算领域，尤其涉及基于FPGA的矩阵特征向量求解方法、***、存储介质及终端。
背景技术
矩阵运算是常用的数学运算之一，在图像处理和阵列信号处理方面有十分广泛的应用。在基于music算法的DOA(波达方向)估计中就大量运用了矩阵运算。
music算法是一种基于矩阵特征空间分解的方法，其中最关键的部分为计算信号协方差矩阵的特征值与特征向量。在music算法中，根据特征值大小分为信号空间与噪声空间，大于预定阈值的特征值所对应的特征向量组成信号空间矩阵，小于预定阈值的特征值所对应的特征向量组成噪声空间矩阵，在遍历空间谱时需要信号空间矩阵和噪声空间矩阵参与运算，故需要计算所有的特征值所对应的特征向量。
一般情况下，计算矩阵特征向量有QR分解与幂法两种方式。其中，QR分解只适用于计算实对称矩阵的特征向量，而music算法中信号协方差矩阵几乎不可能是实对称矩阵。幂法只能求解矩阵最大特征值或者最小特征值对应的特征向量，而music算法需要求解多个特征向量，所以这两种方法都不适用于music算法。
发明内容
本发明的目的在于针对现有music算法中矩阵特征向量的求解问题，提供了基于FPGA的矩阵特征向量求解方法、***、存储介质及终端。
本发明的目的是通过以下技术方案来实现的：
在第一方案中，提供一种基于FPGA的矩阵特征向量求解方法，包括以下步骤：
S1、使用FPGA接收协方差矩阵数据及其特征值；
S2、根据所述特征值构建求解矩阵，设n阶方阵A有n个特征值：λ1、λ2、…、λn，设特征值λ1对应的特征向量为B，则有方程组：AB＝λ1B，其中，B为列向量；
采用克拉默法则求解满足所述方程组的一组特殊解，将方程右边的列向量替换左边矩阵的各列数据，对于每一个特征值构造出n个求解矩阵；
S3、计算所述每一个求解矩阵行列式的值；
S4、根据所述求解矩阵行列式的值计算特征向量。
在一个示例中，一种基于FPGA的矩阵特征向量求解方法，在所述步骤S1前包括：
将所述协方差矩阵数据及其特征值扩大。
在一个示例中，一种基于FPGA的矩阵特征向量求解方法，所述将所述协方差矩阵数据及其特征值扩大，包括：
将所述协方差矩阵数据及其特征值扩大2-10倍。
在一个示例中，一种基于FPGA的矩阵特征向量求解方法，将扩大后的协方差矩阵数据及特征值分别存入寄存器的数组中。
在一个示例中，一种基于FPGA的矩阵特征向量求解方法，所述特征向量B＝[1,b2，b3,…，bn]，其中，
Figure BDA0003934299620000031
所述D、D1、D2…Dn-1分别表示n个求解矩阵。
在一个示例中，一种基于FPGA的矩阵特征向量求解方法，给所述特征向量B乘以一个常数。
在一个示例中，一种基于FPGA的矩阵特征向量求解方法，所述步骤S3中计算所述每一个求解矩阵行列式的值时，在所述FPGA内采用并行运算的方法。
在第二方案中，提供一种基于FPGA的矩阵特征向量求解***，所述***包括：
数据接收模块，用于使用FPGA接收协方差矩阵数据；
求解矩阵构建模块，用于在FPGA内根据扩大后的特征值构建求解矩阵，设n阶方阵A有n个特征值：λ1、λ2、…、λn，设特征值λ1对应的特征向量为B，则有方程组：AB＝λ1B，其中，B为列向量；
采用克拉默法则求解满足所述方程组的一组特殊解，将方程右边的列向量替换左边矩阵的各列数据，对于每一个特征值构造出n个求解矩阵；
求解矩阵行列式计算模块，用于在FPGA计算所述每一个求解矩阵行列式的值；
特征向量计算模块，用于根据所述求解矩阵行列式的值计算特征向量。
在第三方案中，提供一种存储介质，其上存储有计算机指令，所述计算机指令运行时执行任意一项所述矩阵特征向量求解方法的步骤。
在第四方案中，提供一种终端，包括存储器和处理器，存储器上存储有可在处理器上运行的计算机指令，处理器运行计算机指令时执行任意一项所述矩阵特征向量求解方法的步骤。
需要进一步说明的是，上述各选项对应的技术特征在不冲突的情况下可以相互组合或替换构成新的技术方案。
与现有技术相比，本发明有益效果是：
本发明通过构造求解矩阵，然后计算求解矩阵行列式的方式求解矩阵的特征向量，计算过程全部属于四则运算范畴，FPGA实现简单，计算过程大量使用并行运算的方式，极大地降低运算时间，整个计算流程既适用于实数域，也适用于复数域，运用范围广，能够求解所有特征值的特征向量，可以直接使用在music算法中。
附图说明
图1为本发明实施例示出的一种基于FPGA的矩阵特征向量求解方法的流程示意图。
具体实施方式
下面结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参照图1，在一示例性实施例中，提供一种基于FPGA的矩阵特征向量求解方法，包括以下步骤：
S1、使用FPGA接收协方差矩阵数据及其特征值；
S2、根据所述特征值构建求解矩阵，设n阶方阵A有n个特征值：λ1、λ2、…、λn，设特征值λ1对应的特征向量为B，则有方程组：AB＝λ1B，其中，B为列向量；
采用克拉默法则求解满足所述方程组的一组特殊解，将方程右边的列向量替换左边矩阵的各列数据，对于每一个特征值构造出n个求解矩阵；
S3、计算所述每一个求解矩阵行列式的值；
S4、根据所述求解矩阵行列式的值计算特征向量。
具体地，B＝[1,b2，b3,…，bn]，方程组：AB＝λ1B可以写作：
Figure BDA0003934299620000051
可由方程组表示为：
Figure BDA0003934299620000052
由于矩阵的特征向量乘以一个常数仍是该矩阵特征向量，故特征向量有无数个，所以满足上式的B向量有无数个，我们只需要求出其中一组特殊解即可，可令b1＝1，则上述方程组变为：
Figure BDA0003934299620000053
由于已经令b1＝1，所以未知数比方程个数少一个，可以舍弃第一组方程，并整理可得：
Figure BDA0003934299620000061
将上式写为矩阵形式：
Figure BDA0003934299620000062
因为此时B向量有唯一解，并可用克拉默法则求解，首先用方程右边的列向量替换左边矩阵的各列数据，构造出n个求解矩阵：
Figure BDA0003934299620000063
Figure BDA0003934299620000064
Figure BDA0003934299620000065
…………
Figure BDA0003934299620000066
进一步可以得到：
Figure BDA0003934299620000071
所述D、D1、D2…Dn-1分别表示n个求解矩阵，det表示求矩阵行列式的值，至此，就可以求得特征值λ1对应的特征向量为B，依次类推，可以求得所有特征值对应的特征向量。因为上述计算过程并不限制参数为实数或复数，所以上述结论在实数和复数域均适用。
在一个示例中，一种基于FPGA的矩阵特征向量求解方法，在所述步骤S1前包括：
将所述协方差矩阵数据及其特征值扩大，由于FPGA不能处理小数，所以输入时应将所有数据扩大一定倍数，优选地，将所述协方差矩阵数据及其特征值扩大2-10倍，以保证计算精度。
在一个示例中，一种基于FPGA的矩阵特征向量求解方法，将扩大后的协方差矩阵数据及特征值分别存入寄存器的数组中，具体地，以4*4方阵为例，FPGA接收到4*4个参数，每个参数存入寄存器x[3][3]二维数组中，同时还有4个特征值，特征值存入j[3]数组。
进一步地，每一个求解矩阵行列式的值时，在所述FPGA内采用并行运算的方法，4阶矩阵，4个特征值，需要构造16个3阶求解矩阵，记作jz1-jz16。16个求解矩阵相互之间没有依赖关系，所以在FPGA内采用并行运算的方法节省运算时间。计算行列式的值需要用到乘法，应注意寄存器位宽要足够大，保证数据运算过程不溢出，计算结果保存到寄存器hls1-hls16中。
在一个示例中，一种基于FPGA的矩阵特征向量求解方法，给所述特征向量B乘以一个常数。具体地，由于特征向量乘以一个常数仍是该矩阵特征向量，为了方便计算，可以给特征向量乘上det(D)，则特征向量也可表示为B＝[det(D)，det(D1)，det(D2)，...，det(Dn-1)]。
具体地，以4阶矩阵为例，计算得到的特征向量结果为：
B1＝[1，hls2/hls1,hls3/hls1,hls4/hls1]；B2＝[1,hls6/hls5,hls7/hls5,hls8/hls5]；B3＝[1,hls10/hls9,hls11/hls9,hls12/hls9]；B4＝[1,hls14/hls13,hls15/hls13,hls16/hls13]。根据后端处理需求可给特征向量乘以常量，以方便数据表示及运算，若将B1、B2、B3、B4分别乘以hls1、hls5、hls9、hls13，则特性向量为：B1＝[hls1,hls2,hls3,hls4]；＝[hls5,hls6,hls7,hls8]；B3＝[hls9,hls10,hls11,hls12]；B4＝[hls13,hls14,hls15,hls16]。
在一个示例中，给出一个实例矩阵计算过程，计算如下：
输入一矩阵：
Figure BDA0003934299620000081
其特征值λ1＝14、λ2＝-3、λ3＝1、λ4＝4。
构造求解矩阵：
基于λ1＝14可构造矩阵：
Figure BDA0003934299620000082
Figure BDA0003934299620000083
基于λ2＝-3可构造矩阵：
Figure BDA0003934299620000084
Figure BDA0003934299620000091
基于λ3＝1可构造矩阵：
Figure BDA0003934299620000092
Figure BDA0003934299620000093
基于λ4＝4可构造矩阵：
Figure BDA0003934299620000094
Figure BDA0003934299620000095
计算各个求解矩阵的行列式的值：
hls1＝(jz1[0][0]*jz1[1][1]*jz1[2][2]+jz1[0][1]*jz1[1][2]*jz1[2][0]+jz1[0][2]*jz1[1][0]*jz1[2][1])-(jz1[0][2]*jz1[1][1]*jz1[2][0]+jz1[0][1]*jz1[1][0]*jz1[2][2]+jz1[0][0]*jz1[1][2]*jz1[2][1])＝-817；
同理：
hls2＝-475、hls3＝-266、hls4＝-1349；
hls5＝237、hls6＝-237、hls7＝-79、hls8＝79；
hls9＝-11、hls10＝-33、hls11＝-33、hls12＝-55；
hls13＝-13、hls14＝15、hls15＝54、hls16＝-89；
特征向量为：
B1＝[-817,-475,-266,-1349]；
B2＝[237,-237,-79,79]；
B3＝[-11,-33,-33,-55]；
B4＝[-13,15,54,-89]。
在另一示例性实施例中，提供一种基于FPGA的矩阵特征向量求解***，所述***包括：
数据接收模块，用于使用FPGA接收协方差矩阵数据；
求解矩阵构建模块，用于在FPGA内根据扩大后的特征值构建求解矩阵，设n阶方阵A有n个特征值：λ1、λ2、…、λn，设特征值λ1对应的特征向量为B，则有方程组：AB＝λ1B，其中，B为列向量；
采用克拉默法则求解满足所述方程组的一组特殊解，将方程右边的列向量替换左边矩阵的各列数据，对于每一个特征值构造出n个求解矩阵；
求解矩阵行列式计算模块，用于在FPGA计算所述每一个求解矩阵行列式的值；
特征向量计算模块，用于根据所述求解矩阵行列式的值计算特征向量。
在另一示例性实施例中，提供一种存储介质，其上存储有计算机指令，所述计算机指令运行时执行任意一项所述矩阵特征向量求解方法的步骤。
基于这样的理解，本实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
在另一示例性实施例中，提供一种终端，包括存储器和处理器，存储器上存储有可在处理器上运行的计算机指令，处理器运行计算机指令时执行任意一项所述矩阵特征向量求解方法的步骤。
处理器可以是单核或者多核中央处理单元或者特定的集成电路，或者配置成实施本发明的一个或者多个集成电路。
本说明书中描述的主题及功能操作的实施例可以在以下中实现：有形体现的计算机软件或固件、包括本说明书中公开的结构及其结构性等同物的计算机硬件、或者它们中的一个或多个的组合。本说明书中描述的主题的实施例可以实现为一个或多个计算机程序，即编码在有形非暂时性程序载体上以被数据处理装置执行或控制数据处理装置的操作的计算机程序指令中的一个或多个模块。可替代地或附加地，程序指令可以被编码在人工生成的传播信号上，例如机器生成的电、光或电磁信号，该信号被生成以将信息编码并传输到合适的接收机装置以由数据处理装置执行。
本说明书中描述的处理及逻辑流程可以由执行一个或多个计算机程序的一个或多个可编程计算机执行，以通过根据输入数据进行操作并生成输出来执行相应的功能。所述处理及逻辑流程还可以由专用逻辑电路—例如FPGA(现场可编程门阵列)或ASIC(专用集成电路)来执行，并且装置也可以实现为专用逻辑电路。
适合用于执行计算机程序的处理器包括，例如通用和/或专用微处理器，或任何其他类型的中央处理单元。通常，中央处理单元将从只读存储器和/或随机存取存储器接收指令和数据。计算机的基本组件包括用于实施或执行指令的中央处理单元以及用于存储指令和数据的一个或多个存储器设备。通常，计算机还将包括用于存储数据的一个或多个大容量存储设备，例如磁盘、磁光盘或光盘等，或者计算机将可操作地与此大容量存储设备耦接以从其接收数据或向其传送数据，抑或两种情况兼而有之。然而，计算机不是必须具有这样的设备。此外，计算机可以嵌入在另一设备中，例如移动电话、个人数字助理(PDA)、移动音频或视频播放器、游戏操纵台、全球定位***(GPS)接收机、或例如通用串行总线(USB)闪存驱动器的便携式存储设备，仅举几例。
虽然本说明书包含许多具体实施细节，但是这些不应被解释为限制任何发明的范围或所要求保护的范围，而是主要用于描述特定发明的具体实施例的特征。本说明书内在多个实施例中描述的某些特征也可以在单个实施例中被组合实施。另一方面，在单个实施例中描述的各种特征也可以在多个实施例中分开实施或以任何合适的子组合来实施。此外，虽然特征可以如上所述在某些组合中起作用并且甚至最初如此要求保护，但是来自所要求保护的组合中的一个或多个特征在一些情况下可以从该组合中去除，并且所要求保护的组合可以指向子组合或子组合的变型。
类似地，虽然在附图中以特定顺序描绘了操作，但是这不应被理解为要求这些操作以所示的特定顺序执行或顺次执行、或者要求所有例示的操作被执行，以实现期望的结果。在某些情况下，多任务和并行处理可能是有利的。此外，上述实施例中的各种***模块和组件的分离不应被理解为在所有实施例中均需要这样的分离，并且应当理解，所描述的程序组件和***通常可以一起集成在单个软件产品中，或者封装成多个软件产品。
以上具体实施方式是对本发明的详细说明，不能认定本发明的具体实施方式只局限于这些说明，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演和替代，都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于FPGA的矩阵特征向量求解方法，其特征在于，包括以下步骤：
S1、使用FPGA接收协方差矩阵数据及其特征值；
S2、根据所述特征值构建求解矩阵，设n阶方阵A有n个特征值：λ1、λ2、…、λn，设特征值λ1对应的特征向量为B，则有方程组：AB＝λ1B，其中，B为列向量；
采用克拉默法则求解满足所述方程组的一组特殊解，将方程右边的列向量替换左边矩阵的各列数据，对于每一个特征值构造出n个求解矩阵；
S3、计算所述每一个求解矩阵行列式的值；
S4、根据所述求解矩阵行列式的值计算特征向量。
2.根据权利要求1所述的一种基于FPGA的矩阵特征向量求解方法，其特征在于，在所述步骤S1前包括：
将所述协方差矩阵数据及其特征值扩大。
3.根据权利要求2所述的一种基于FPGA的矩阵特征向量求解方法，其特征在于，所述将所述协方差矩阵数据及其特征值扩大，包括：
将所述协方差矩阵数据及其特征值扩大2-10倍。
4.根据权利要求3所述的一种基于FPGA的矩阵特征向量求解方法，其特征在于，将扩大后的协方差矩阵数据及特征值分别存入寄存器的数组中。
5.根据权利要求1所述的一种基于FPGA的矩阵特征向量求解方法，其特征在于，所述特征向量B＝[1,b2，b3,…，bn]，其中，
Figure FDA0003934299610000011
所述D、D1、D2…Dn-1分别表示n个求解矩阵。
6.根据权利要求5所述的一种基于FPGA的矩阵特征向量求解方法，其特征在于，给所述特征向量B乘以一个常数。
7.根据权利要求1所述的一种基于FPGA的矩阵特征向量求解方法，其特征在于，所述步骤S3中计算所述每一个求解矩阵行列式的值时，在所述FPGA内采用并行运算的方法。
8.一种基于FPGA的矩阵特征向量求解***，其特征在于，所述***包括：
数据接收模块，用于使用FPGA接收协方差矩阵数据；
求解矩阵构建模块，用于在FPGA内根据扩大后的特征值构建求解矩阵，设n阶方阵A有n个特征值：λ1、λ2、…、λn，设特征值λ1对应的特征向量为B，则有方程组：AB＝λ1B，其中，B为列向量；
采用克拉默法则求解满足所述方程组的一组特殊解，将方程右边的列向量替换左边矩阵的各列数据，对于每一个特征值构造出n个求解矩阵；
求解矩阵行列式计算模块，用于在FPGA计算所述每一个求解矩阵行列式的值；
特征向量计算模块，用于根据所述求解矩阵行列式的值计算特征向量。
9.一种存储介质，其上存储有计算机指令，其特征在于，所述计算机指令运行时执行权利要求1-7中任意一项所述矩阵特征向量求解方法的步骤。
10.一种终端，包括存储器和处理器，存储器上存储有可在处理器上运行的计算机指令，其特征在于，处理器运行计算机指令时执行权利要求1-7中任意一项所述矩阵特征向量求解方法的步骤。
CN202211399098.3A 2022-11-09 2022-11-09 基于fpga的矩阵特征向量求解方法、***、存储介质及终端 Pending CN115618185A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211399098.3A CN115618185A (zh) 2022-11-09 2022-11-09 基于fpga的矩阵特征向量求解方法、***、存储介质及终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211399098.3A CN115618185A (zh) 2022-11-09 2022-11-09 基于fpga的矩阵特征向量求解方法、***、存储介质及终端

Publications (1)

Publication Number Publication Date
CN115618185A true CN115618185A (zh) 2023-01-17

Family

ID=84877680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211399098.3A Pending CN115618185A (zh) 2022-11-09 2022-11-09 基于fpga的矩阵特征向量求解方法、***、存储介质及终端

Country Status (1)

Country Link
CN (1) CN115618185A (zh)

Similar Documents

Publication Publication Date Title
JP7507271B2 (ja) Ｎ次元テンソルにアクセスするための命令を処理するための装置、システム、およびコンピュータによって実現される方法
US11507370B2 (en) Method and device for dynamically adjusting decimal point positions in neural network computations
EP3373210B1 (en) Transposing neural network matrices in hardware
JP7485820B2 (ja) ベクトル縮小プロセッサ
CN107341547B (zh) 一种用于执行卷积神经网络训练的装置和方法
US20180107630A1 (en) Processor and method for executing matrix multiplication operation on processor
EP3651073B1 (en) Computation device and method
TWI772506B (zh) 在基於處理器系統中使用矩陣處理器提供高效浮點運算的器件及方法
US20200133990A1 (en) Efficient analog in-memory matrix multiplication processor
US20180081634A1 (en) Piecewise polynomial evaluation instruction
CN114746840A (zh) 用于乘法和累加操作的处理器单元
CN115618185A (zh) 基于fpga的矩阵特征向量求解方法、***、存储介质及终端
CN109740730B (zh) 运算方法、装置及相关产品
CN109478199B (zh) 分段线性逼近的***及方法
US20230161555A1 (en) System and method performing floating-point operations
CN112765540A (zh) 数据处理方法、装置及相关产品
CN115713104A (zh) 用于神经网络的数据处理电路、神经网络电路和处理器
US20220121908A1 (en) Method and apparatus for processing data, and related product
TWI825935B (zh) 用於記憶體中計算的系統、電腦實施過程以及解碼器
KR101974779B1 (ko) 16비트 이하 양의 정수용 파이프라인형 제곱기
CN111061513B (zh) 加速计算设备建模的方法、电子设备及可读存储介质
Fathi et al. Improving Accuracy, Area and Speed of Approximate Floating-Point Multiplication Using Carry Prediction
CN117786285A (zh) 数据处理方法、装置、设备及存储介质
CN116955906A (zh) 一种哈密顿矩阵正交归一化方法及装置
KR20220157510A (ko) 출력 사후 프로세싱을 갖는 시스톨릭 어레이 셀들

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination